CN116507988A - 具有对谐振效应的自校准补偿的ldo - Google Patents
具有对谐振效应的自校准补偿的ldo Download PDFInfo
- Publication number
- CN116507988A CN116507988A CN202180073393.7A CN202180073393A CN116507988A CN 116507988 A CN116507988 A CN 116507988A CN 202180073393 A CN202180073393 A CN 202180073393A CN 116507988 A CN116507988 A CN 116507988A
- Authority
- CN
- China
- Prior art keywords
- lpf
- regulator circuit
- ldo regulator
- circuit
- voltage output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title claims abstract description 31
- 230000010355 oscillation Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000009467 reduction Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000004044 response Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000002411 adverse Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
可以在高频率下工作而没有来自电容性负载的振荡谐振效应的不利后果的低压差(LDO)调节器电路和方法。在第一实施方式中，低通滤波器(LPF)耦接至LDO并被调谐以消去振荡谐振效应。在第二实施方式中，LPF是二阶LPF和/或可编程的。由于可编程LPF的调谐值可以以编程方式选择，因此可以适应大得多范围的外部电容值(以及附带的ESR和ESL值)以及较宽范围的系统寄生电容，同时保持系统稳定性。第二实施方式的一些变型包括允许动态地确定和重新确定可编程LPF的调谐值的振荡检测器和滤波器位控制电路。可以耦接阻抗降低装置，以降低连接至LPF的阻抗。
Description
相关申请的交叉引用
本申请要求于2020年11月3日提交的EPO专利申请第20205374.0号的优先权，其全部内容通过引用并入本文中。
背景技术
(1)技术领域
本发明涉及电子电路系统，更具体地涉及开关模式电源的调节器电路。
(2)背景技术
电子开关模式电源(SMPS)将电力从DC或AC源传输到DC负载，例如个人计算机或蜂窝电话内的电子部件，同时转换电压和电流特性。电压调节是通过改变传输晶体管的通断时间比来实现的，而不是像线性电源那样通过功率耗散来实现的，因此具有较高的电源转换效率。开关模式电源也可以比线性电源小得多、轻得多，因此在便携式电子器件中相当有用。
SMPS的特征开关操作意味着SMPS的输出电压不是平坦的，而是包括纹波电压。纹波电压在为噪声敏感的电路系统特别是射频(RF)电路系统供电时是非常不理想的。因此，通常调节SMPS的输出以抑制或消除纹波电压。
例如，图1是由SMPS 102供电的一般现有技术电子电路的框图100。如图所示，SMPS102输出包括纹波电压的电源电压104。具有足够高的电源抑制比(PSRR)的低压差(lowdrop-out，LDO)调节器106滤除SMPS输出电压的纹波，并且提供基本恒定的DC电源输出电压108。PSRR是对LDO调节器电路106抑制其输出信号的任何电源变化的能力的常规测量。然后，来自LDO调节器电路106的“干净”电压输出可以提供给噪声敏感电路系统110，该噪声敏感电路系统可以是例如包括混频器、低噪声放大器(LNA)、锁相环(PLL)、压控振荡器(VCO)等的RF电路系统。
LDO调节器电路是DC线性调节器，其即使在电源电压与输出电压非常接近时，也能调节输出电压。LDO调节器电路避免了开关噪声(因为不发生开关)，通常具有较小的器件尺寸(因为既不需要大电感也不需要变压器)，并且通常具有相对简单的电路架构(通常包括电压参考、差分误差放大器和传输晶体管)。
电源行业的趋势是(至少部分地)提高实施在集成电路(IC)中的SMPS的开关频率，以缩小所需电感器的尺寸并减少SMPS所需的管芯面积。例如，趋势已经成为将开关频率从大约100kHz转移到大约1MHz。然而，高开关频率会导致高频输出纹波电压，其在为噪声敏感的电路系统供电时必须被滤除。因此，LDO调节器电路106必须具有非常高的PSRR，以充分抑制由高开关频率引起的纹波。
高频SMPS出现的另一个问题是振荡谐振效应。为在高频下实现高PSRR而设计的LDO调节器电路通常被设计为在最高频率(例如，大约1MHz)下具有高的单位增益带宽(UGB)。然而，负载电容的等效串联电阻(ESR)和等效串联电感(ESL)在这些高频率下会引起谐振效应——即振荡。如果LDO调节器电路的环路UGB接近电容谐振频率，则谐振效应会导致反馈环路不稳定，并且降低相位裕度，这就减少了确保LDO调节器电路正常非振荡运行的“安全裕度”。
例如，图2是连接至电容性输出负载202的简化的现有技术LDO调节器电路201的示意图200。差分误差放大器204具有连接至稳定参考电压VREF(例如带隙参考)的第一输入端和连接至驱动器场效应晶体管(FET)M1的栅极的输出端，该场效应晶体管可以是例如MOSFET。误差放大器204由待调节的电压源VIN供电，并且连接至电路地。驱动器FET M1和电流源203在VIN与电路地之间以源极跟随器电路配置串联连接。驱动器FET M1与电流源203之间的节点连接至传输FET M2的栅极。源极跟随器电路在传输FET M2的栅极处供应低阻抗，并且使该点处的极点不占主导地位。此外，源极跟随器电路充当电压电平转换器，以在误差放大器204的输出端处设置适当的电压。传输FET M2如图所示连接在VIN与分压器206之间，该分压器包括串联在传输FET M2与电路地之间的电阻R1和R2。电阻器R1与R2之间的节点X连接至误差放大器204的第二输入端。LDO调节器电路201的输出端连接至电容性输出负载202。注意，在一些设计中，VOUT直接连接至误差放大器204的第二输入端(即，省略了分压器206)。
在操作中，从节点X向误差放大器204的输入将来自传输FET M2的输出VOUT的一部分(由R1与R2的电阻比确定)与参考电压VREF进行比较。如果输出电压VOUT相对于参考电压VREF上升过高，则误差放大器204的输出发生变化，并且源极跟随器电路(即，驱动器FET M1和电流源203)的输出跟随该变化，从而改变对传输FET M2的驱动偏置，使得保持恒定的输出电压VOUT。
输出负载202具有电容CLOAD，该电容可以构成有意电路元件以及寄生电容。负载电容CLOAD的阻抗不仅是负载电容CLOAD的值的函数，而且是串联连接的ESR和ESL的值的函数，如图所示。
图3是针对图2所示类型的一个经建模LDO调节器电路的作为频率的函数的增益和相位的曲线图300。参照图线302，随着频率的增加，增益基本上保持恒定，直到点(即主导极点)，然后向零增益下降。同时，如图线304所示，相位基本上保持恒定，直到在主导极点附近开始向零度下降。然而，随着频率的增加，负载电容CLOAD的阻抗由于其ESR和ESL特性而变成感应的，这导致图线302的拐折，该拐折基本上推迟了增益的零交叉点。由于相位裕度是在增益跨越0dB时的频率上测量的，所以示出的相位裕度在该频率上是负的。曲线图300基本上表明，谐振效应相当于有两个零点，并在电路的非主导极点生效之前阻止增益达到0dB。应该清楚的是，如果UGB接近非主导极点，则相位就会下降到没有相位裕度的点，并且系统就会不稳定。
因此，需要LDO调节器电路，该LDO调节器电路可以在高频率(例如，大约1MHz)下工作，而没有由于电容性负载而产生的谐振效应的不利后果。本发明解决了这一需求。
发明内容
本发明涵盖了可以在高频率(例如，在或超过大约1MHz)下工作而没有来自电容性负载的谐振效应的不利后果的低压差(LDO)调节器电路和方法。
在根据本发明的LDO调节器电路的第一实施方式中，在LDO误差放大器的输出端与驱动器FET M1的栅极之间插入低通滤波器(LPF)，其可以是二阶LPF。LPF被调谐以至少部分地消去由于电容性输出负载引起的谐振效应。在二阶LPF的情况下，二阶LPF具有两个极点，其可以通过适当选择RC元件值被调谐以对抗频率响应中的双零谐振效应。
在根据本发明的LDO调节器电路的第二实施方式中，在误差放大器的输出端与驱动器FET的栅极之间插入可编程低通滤波器(LPF)，其可以是二阶LPF。由于可编程LPF的多个调谐值中的任何一个可以以编程方式选择，因此，可以适应大得多范围的外部电容器值(以及附带的ESR和ESL值)以及较宽范围的系统寄生电容，同时保持系统稳定性。
第二实施方式的一些变型包括振荡检测器和滤波器位控制(oscillationdetector and filter bit control，ODFBC)电路，其允许动态地确定和重新确定可编程LPF的调谐值。因此，调谐值可以针对最终产品配置进行调整，也可以不时地适应各种系统元件和寄生元件的值的变化(例如，由于温度或湿度波动或元件老化)。ODFBC电路检测VOUT中的振荡(优选地是以忽略瞬时突发事件的方式)，并且生成新的滤波器位模式(其可以是顺序倒数)，该模式选择可编程LPF中的不同电容组合，从而选择不同带宽。这个过程反复进行(振荡检测和新的滤波器位模式生成)，直到不再检测到振荡，从而指示：LDO调节器电路的反馈环路是稳定的。相应地，LDO调节器电路的该实施方式提供了可以不时重复的自校准。
实施方式通常包括在VIN与误差放大器的输出端之间、在LPF的输入端之前耦接的阻抗降低装置(例如，二极管连接的FET)。在该位置处插入阻抗降低装置可以降低误差放大器与LPF之间的连接的阻抗，从而避免LPF对电路中现有极点和零点的显著干扰。
在附图和以下描述中阐述了本发明的一个或更多个实施方式的细节。本发明的其他特征、目的和优点将根据说明书和附图以及根据权利要求书变得明显。
附图说明
图1是由SMPS供电的通用现有技术电子电路的框图。
图2是耦接至电容性输出负载的简化的现有技术LDO调节器电路的示意图。
图3是针对图2所示类型的一个经建模的LDO调节器电路的作为频率的函数的增益和相位的图。
图4是根据本发明的耦接至输出负载的LDO调节器电路的第一实施方式的示意图。
图5是可以用于图4的LDO调节器电路的二阶LPF的一个实施方式的示意图。
图6是针对图4所示类型的一个经建模的LDO调节器电路的作为频率的函数的增益和相位的图。
图7是根据本发明的耦接至输出负载的LDO调节器电路的第二实施方式的示意图。
图8是可以用于图7的LDO调节器电路的可编程二阶LPF的一个实施方式的示意图。
图9是ODFBC电路的一个实施方式的示意图。
图10是示出至少部分地消去LDO调节器电路的输出中的谐振效应的一个方法的流程图。
除非另有说明，否则各个附图中的相似的附图标记和名称指示相似的元件。
具体实施方式
本发明涵盖了可以在高频率(例如，在或超过大约1MHz)下工作而没有来自电容性负载的谐振效应的不利后果低压差(LDO)调节器电路和方法。
第一实施方式
图4是根据本发明的耦接至输出负载202的LDO调节器电路401的第一实施方式的示意图400。该LDO调节器电路401在大多数结构和操作方面与图2的LDO调节器电路201相似，但添加了两个重要的电路元件。
示出的示例中第一个添加的电路元件是插入误差放大器204的输出端与驱动器FET M1的栅极之间的二阶(两极)低通滤波器(LPF)402。图5是可以用于图4的LDO调节器电路401中的二阶LPF 402的一个实施方式的示意图。示出的二阶LPF 402是常规设计，其包括一对串联连接的RC电路级，即第1级和第2级。应当清楚的是，其他电路可以用于二阶LPF402。
二阶LPF 402被调谐以至少部分地消去电容性输出负载202的谐振、具体地是输出(VOUT)的谐振效应。更具体地，二阶LPF 402具有两个极，其可以通过适当地选择RC元件值被调谐成对抗频率响应中的双零谐振效应。
非常理想的并且在一些实施方式中，必须在LDO调节器电路401的反馈环路中的低阻抗节点处连接二阶LPF 402，使得二阶LPF 402不会干扰电路中的现有极点和零点。此外，节点阻抗不应影响滤波器响应。因此，第二个添加的电路元件是阻抗降低装置，该阻抗降低装置耦接在VIN与误差放大器204的输出端之间且在二阶LPF 402的输入端之前的节点Y处。在示出的示例中，阻抗降低装置是二极管连接的FET M0，其降低了误差放大器204与二阶LPF 402之间的连接的阻抗。
图6是针对图4所示类型的一个经建模的LDO调节器电路的作为频率的函数的增益和相位的曲线图600。图线302与图3中所示相同。图线602示出了二阶LPF 402的频率响应。两条线的频率响应基本上相加，得到图线604，表明二阶LPF 402的频率响应基本上至少部分地消去了图线402中由于负载电容CLOAD的ESR和ESL特性而产生的拐折，从而对抗谐振效应的频率响应。因此，相位裕度在UGB的0dB交叉点的频率处是正的。在示出的示例中，相位裕度大约为90度，以及相应地，系统是稳定的。
第二实施方式
第一实施方式的LPF 402的元件值可以针对指定的外部电容性负载CLOAD值范围、系统寄生电容和电阻的已知范围以及电容器ESR和ESL值的已知范围来选择。然而，如果CLOAD、ESR、ESL和/或系统寄生电容和电阻值超过指定范围，则LDO调节器电路401的反馈环路可能变得不稳定。因此，适应可以由客户选择的较大范围的外部电容器值(以及附带的ESR和ESL值)并且更精确地考虑系统寄生电容将是有用的。
图7是根据本发明的耦接至输出负载202的LDO调节器电路701的第二实施方式的示意图700。LDO调节器电路701在大多数结构和操作方面类似于图4的LDO调节器电路401(包括阻抗降低装置)，但添加或修改了一个或两个重要的电路元件。
第一个添加的电路元件是代替图4的不可编程二阶LPF 402而插入误差放大器204的输出端与驱动器FET M1的栅极之间的可编程二阶(两极)低通滤波器(LPF)702。由于可编程二阶LPF 702的调谐值可以以编程方式选择，因此，可以适应大得多的范围的外部电容器值(附带的ESR和ESL值)以及较宽范围的系统寄生电容和电阻，同时保持系统稳定性。
图8是可以用于图7的LDO调节器电路701中的可编程二阶LPF 702的一个实施方式的示意图。示出的二阶LPF 702包括一对串联连接的RC电路级，即第1级和第2级。每级包括相应的电阻R1、R2以及两个或更多个并联电容器C10至C1n、C20至C2n，每级共有N＝n+1个电容。每个电容器C10至C1n、C20至C2n通过相应的开关Sw10至Sw1n、Sw20至Sw2n——其可以是MOSFET开关——被耦接至VIN。在图8中，VIN被示出为供应至所有电容器C10至C1n、C20至C2n的单个电压。然而，在一些实施方式中，VIN可以是电源电压的总线，每个电容器-开关对一个电源电压。开关Sw10至Sw1n、Sw20至Sw2n的开启或关闭状态可以由来自控制信号总线802的相应线路来控制，例如由具有位n:0的N位二进制信号组来控制。
在优选的实施方式中，图8的第1级和第2级中的开关被一致地切换。例如，如果开关Sw11、Sw21闭合并且所有其他开关断开，则第1级的电容器C11和第2级的电容器C21处于电路中并且设置可编程二阶LPF 702的调谐状态。在其他实施方式中，第1级和第2级中的开关Sw10至Sw1n、Sw20至Sw2n可以分别独立地或按照优选顺序进行切换，以将电容器C10至C1n、C20至C2n的所需数量放置在电路中。
可编程二阶LPF 702的调谐状态的数量由每级电容器的数量N确定，并且对于示出的电路是2N。如果一个电容器是默认连接的(在这种情况下，相应的开关可以由固定连接取代)，则每级N个电容器的调谐状态的数量将是2N-1。例如，如果每级电容器的数量N是4，则可编程二阶LPF 702可以被设置成16(24)个调谐状态中的任何一个。应当清楚的是，其他电路可以用于可编程二阶LPF 702。
可编程二阶LPF 702的调谐值可以在产品测试期间通过检测VOUT中的振荡并且生成滤波器位模式(例如，位n:0)来选择，该位模式设置可编程二阶LPF 702的带宽，以至少部分地消去由于电容性负载引起的谐振效应。例如，该位模式可以以已知的方式固定在可编程存储装置(例如，PROM或EEROM)或电路熔断位中。
然而，通过添加第二电路元件即振荡检测器和滤波器位控制(ODFBC)电路704，可以动态地确定和重新确定可编程二阶LPF 702的调谐值。因此，调谐值可以针对最终产品配置进行调整，也可以不时地适应各种系统元件和寄生元件的值的变化(例如，由于温度或湿度波动或元件老化)。ODFBC电路704检测VOUT中的振荡(优选地是以忽略瞬时突发事件的方式)，并且生成新的滤波器位模式作为具有位n:0的N位二进制信号组(其可以是顺序倒数)，其选择可编程二阶LPF 702的第1级和第2级中的不同电容组合，从而选择不同带宽。这个过程反复进行(振荡检测和新的滤波器位模式生成)，直到不再检测到振荡，从而指示反馈环路是稳定的。相应地，LDO调节器电路701的该实施方式提供了可以不时重复的自校准。
在任一情况下——一次性测试和设置滤波器位值或自校准——最终滤波器位模式导致在可编程二阶LPF 702的第1级和第2级中选择电容器，该电容器通过至少部分地消去由实际外部电容器值(与附带的ESR和ESL值)和实际系统寄生电容和电阻导致的谐振效应来提供稳定性。在一些实施方式中，最终的滤波器位模式可以被略微调整(例如，导致可编程二阶LPF 702的带宽略微减少)，以通过进一步改善相位裕度来提供一些防止振荡复发的安全裕度。
图9是ODFBC电路704的一个实施方式的示意图900。图7的LDO调节器电路701的输出VOUT耦接至比较器902的第一输入端和RC滤波电路，该RC滤波电路包括串联电阻Rf和并联电容Cf。电阻Rf与电容Cf之间的节点耦接至比较器902的第二输入端，并且表示VOUT的基本上滤除所有的AC内容的版本VOUT_F，从而为VOUT呈现DC值。如果图7的LDO调节器电路701发生振荡，则将其输出VOUT与图9的比较器902的经滤波版本VOUT_F进行比较。VOUT与VOUT_F之间的任何差导致比较器902的输出信号Comp_out。
Comp_out信号可以直接用于改变要施加到可编程二阶LPF 702的滤波器位模式的值。然而，为了确保在VOUT中检测到的振荡是真实的，而不是瞬时的突发事件，在示出的实施方式中，Comp_out信号被施加到第一计数器904的时钟输入(CLK)，第一计数器904在本示例中是4位计数器。第一计数器904的二进制计数输出Q耦接至AND门906。响应于接收到Comp_out信号，随着比较器902检测到振荡，第一计数器904的计数输出Q递增。当第一计数器904的计数输出Q达到其最大计数值(在本示例中为二进制“1111”)时，然后AND门906将脉冲输出到第二计数器908的时钟输入(CLK)，并且第一计数器904将自己复位到二进制零。因此，在示出的示例中，在4位第一计数器904递增第二计数器908的计数输出Q之前，必须检测到16次振荡。在替选实施方式中，可以对更少或更多振荡进行计数。
第二计数器908被来自AND门906的脉冲递增，并且将N位宽的二进制计数输出Q(即，位n:0)输出到可编程二阶LPF 702中的相应开关Sw10至Sw1n、Sw20至Sw2n，从而为可编程二阶LPF 702设置新的调谐状态。例如，如果N＝4，并且第二计数器908的计数输出Q最初为二进制“0001”，则由第一计数器904进行的16次振荡的计数将导致第二计数器908的计数输出Q递增为二进制“0010”。新的二进制计数将为可编程二阶LPF 702设置新的调谐状态，因为不同的电容器C10至C13、C20至C23被相应的开关Sw10至Sw13、Sw20至Sw23切入电路或者从电路切出。施加到第二计数器908的复位(RST)输入端的外部供应的使能信号可以用于为新的校准周期复位第二计数器908。
ODFBC电路704的比较器902将继续检测VOUT中的振荡，直到第二计数器908的计数输出Q达到如下值，该值使得可编程二阶LPF 702的调谐状态被设置成至少部分地消去这种振荡。在优选的实施方式中，可编程二阶LPF 702的调谐状态最初被设置成具有宽的带宽，而递增第二计数器908的计数输出Q的结果是选择电容器C10至C1n、C20至C2n，所述电容器通过并行地切换进更多的电容器C10至C1n、C20至C2n而减少该带宽。在替选实施方式中，可以通过适当布置开关Sw0至Swn(例如，通过在第二计数器908的二进制计数输出Q上使用反相器)，使用递减计数来完成同样的事情。在一些实施方式中，可以略微调整最终的滤波器位模式(例如，通过将第二计数器908的二进制计数输出Q递增一个或更多个计数值)，以通过进一步改善LDO调节器电路701的相位裕度(例如，实现至少45度裕度)，来提供具有防止振荡复发的一些安全裕度的调谐状态。
一般来说，理想的是在“空载”或“满载”的最坏情况下检查VOUT的振荡情况。在图9所示的实施方式中，在LDO调节器电路701完全通电后，通过关闭开关SwEnFL，将内部负载910连接至ODFBC电路704的输入端，来提供“满载”的最坏情况。然后可以如上所述执行LDO调节器电路701中的可编程二阶LPF 702的调谐状态的校准循环。一旦LDO调节器电路701被校准(即，可编程二阶LPF 702的“消去”带宽被选择)，就可以通过断开开关SwEnFL将内部负载910切出电路。
图9中所示的模拟和数字电路示出了ODFBC电路704的利用少数易于实现的元件的直接实现。然而，可以使用其他电路来检测VOUT中的振荡并且为可编程二阶LPF 702设置调谐状态。
在LDO调节器电路701的每次启动之后，可以对可编程二阶LPF 702的调谐状态进行自校准循环。这确保了可编程二阶LPF 702的带宽被选择为至少部分地消去由实际的客户选择的外部电容器值(以及附带的ESR和ESL值)和实际的系统寄生电容和电阻(包括例如封装和电路板寄生电容的影响)——不考虑元件老化或环境状态(例如，温度和/或湿度)——产生的谐振效应。本发明的实施方式提供了针对LDO调节器电路701的在良好的相位裕度下的改进的环路稳定性、高环路带宽、高频下的高PSRR、以及对外部电容性负载的宽选择范围的适应。
方法
本发明的另一个方面包括至少部分地消去LDO调节器电路的输出中的谐振效应的方法。例如，图10是示出至少部分地消去LDO调节器电路的输出中的谐振效应的一个方法的处理流程图1000。该方法包括：将低通滤波器(LPF)耦接至LDO调节器电路的内部节点，该LPF可以被设置成多个调谐状态中之一[框1002]；检测LDO调节器电路的输出中的振荡[框1002]；以及响应于检测到振荡而设置LPF的调谐状态以至少部分地消去LDO调节器电路的输出中的振荡谐振效应[框1006]。
上述方法的附加方面可以包括以下中的一个或更多个：其中，LDO调节器电路的输出中的谐振效应至少部分地由耦接的电容性负载引起；其中，检测LDO调节器电路的输出中的振荡包括：将输出与输出的经滤波版本进行比较，并且当输出与输出的经滤波版本不同时输出比较信号；根据比较信号生成新的计数输出，并且应用新的计数输出以便以编程方式设置LPF的多个调谐状态中之一；在根据比较信号生成新的计数输出之前对发生的最小振荡次数进行计数；其中，内部节点是低阻抗节点；和/或其中，LPF是二阶LPF。
示例性列举的实施方式
如本文所述，本发明的实施方式可以涉及一个或更多个示例实施方式，这些示例实施方式在下文中列举。因此，本发明可以以本文描述的任何形式实施，包括但不限于以下列举的示例实施方式(EEE)，这些列举的示例实施方式描述了本发明的某些部分的结构、特征和功能。
EEE1.一种低压差[LDO]调节器电路(701)，包括：低通滤波器[LPF](702)，其耦接至所述LDO调节器电路的内部节点(Y)并且能够被设置成多个调谐状态中之一；以及振荡检测器和滤波器位控制电路(704)，其耦接至所述LDO调节器电路的输出(VOUT)并且耦接至所述LPF，并且被配置成检测所述LDO调节器电路的输出中的振荡并且设置所述LPF的所述多个调谐状态中之一，以至少部分地控制所述LDO调节器电路的输出中的振荡。
EEE2.根据列举的示例实施方式1所述的LDO调节器电路，其中，所述LPF是二阶LPF。
EEE3.根据列举的示例实施方式1所述的LDO调节器电路，其中，所述LDO调节器电路的输出的振荡至少部分地由耦接的电容性负载(202)引起。
EEE4.根据列举的示例实施方式3所述的LDO调节器电路，其中，所述LPF包括多个电容器，所述电容器被配置成在每个调谐状态下以编程方式切入电路或者从电路切出，以改变所述LPF的有效带宽。
EEE5.根据列举的示例实施方式1所述的LDO调节器电路，其中，所述LDO调节器电路的内部节点(Y)是低阻抗节点。
EEE6.一种低压差(LDO)调节器电路，包括：(a)误差放大器(204)；(b)驱动器场效应晶体管[FET](M1)；(c)二阶低通滤波器[LPF](702)，其耦接在所述误差放大器与所述驱动器FET之间，并且能够被设置成多个调谐状态中之一；以及振荡检测器和滤波器位控制电路(704)，其耦接至所述LDO调节器电路的输出端并且耦接至所述LPF，并且被配置成检测所述输出中的振荡并且设置所述LPF的所述多个调谐状态中之一，以至少部分地消去所述LDO调节器电路的输出(VOUT)中的振荡。
EEE7.根据列举的示例实施方式6所述的LDO调节器电路，还包括耦接在所述误差放大器与所述驱动器FET(M1)之间的阻抗降低装置(M0)。
EEE8.根据列举的示例实施方式7所述的LDO调节器电路，其中，所述阻抗降低装置是二极管连接的FET(M0)。
EEE9.根据列举的示例实施方式6所述的LDO调节器电路，其中，所述LPF是二阶LPF。
EEE10.根据列举的示例实施方式6所述的LDO调节器电路，其中，所述LDO调节器电路的输出中的振荡至少部分地由耦接的电容性负载(202)引起。
EEE11.根据列举的示例实施方式6所述的LDO调节器电路，其中，所述LPF包括多个电容器，所述电容器被配置成在每个调谐状态下以编程方式切入电路或者从电路切出，以改变所述LPF的有效带宽。
EEE12.一种低压差(LDO)调节器电路，包括：(a)误差放大器(204)；(b)驱动器场效应晶体管[FET](M1)；(c)二阶低通滤波器[LPF](702)，其耦接在所述误差放大器与所述驱动器FET之间，并且能够以编程方式设置成多个调谐状态中之一；以及(d)振荡检测器和滤波器位控制电路(704)，其耦接至所述LDO调节器电路的输出端并且耦接至所述二阶LPF，并且被配置成检测所述输出中的振荡并且以编程方式设置所述二阶LPF的所述多个调谐状态中之一，以至少部分地消去由耦接的电容性负载引起的所述LDO调节器电路的输出中的振荡。
EEE13.根据列举的示例实施方式12所述的LDO调节器电路，其中，所述二阶LPF包括多个电容器，所述电容器被配置成在每个调谐状态中以编程方式切入电路或者从电路切出，以改变所述二阶LPF的有效带宽。
EEE14.一种消去低压差[LDO]调节器电路(701)的输出(VOUT)中的振荡谐振效应的方法，所述方法包括：(a)将低通滤波器[LPF](702)耦接至所述LDO调节器电路的内部节点(Y)，所述LPF能够设置成多个调谐状态中之一；(b)检测所述LDO调节器电路的输出中的振荡；以及(c)响应于检测到所述振荡而设置所述LPF的调谐状态，以至少部分地消去所述LDO调节器电路的输出(VOUT)中的振荡谐振效应。
EEE15.根据列举的示例实施方式14所述的方法，其中，所述LDO调节器电路的输出中的振荡谐振效应至少部分地由耦接的电容性负载(202)引起。
EEE16.根据列举的示例实施方式14所述的方法，其中，检测所述LDO调节器电路的输出中的振荡包括：将所述输出(VOUT)与所述输出的经滤波版本(VOUT_F)进行比较(902)，以及当所述输出与所述输出的经滤波版本不同时输出比较信号(Comp_out)。
EEE17.根据列举的示例实施方式16所述的方法，还包括:(a)根据所述比较信号生成新的计数输出(908)；以及(b)应用所述新的计数输出，以便以编程方式设置所述LPF的所述多个调谐状态中之一。
EEE18.根据列举的示例实施方式17所述的方法，还包括：在根据所述比较信号生成所述新的计数输出之前，对发生的最小振荡次数进行计数(904)。
EEE19.根据列举的示例实施方式14所述的方法，其中，所述LDO调节器电路的内部节点(Y)是低阻抗节点。
EEE20.根据列举的示例实施方式14所述的方法，其中，所述LPF是二阶LPF。
制造技术和选项
如本公开内容中使用的，术语“MOSFET”包括具有其电压确定晶体管的导电性的绝缘栅极的任何场效应晶体管(FET)，并且包括具有金属或类金属、绝缘体和/或半导体结构的绝缘栅极。术语“金属”或“类金属”包括至少一种导电材料(例如铝、铜或其他金属、或者高掺杂的多晶硅、石墨烯或其他电导体)，“绝缘体”包括至少一种绝缘材料(例如硅氧化物或其他介电材料)，并且“半导体”包括至少一种半导体材料。
如本公开内容中使用的，术语“无线电频率”(RF)是指在约3kHz至约300GHz的范围内的振荡速率。该术语还包括无线通信系统中使用的频率。RF频率可以是电磁波的频率或者电路中的交流电压或电流的频率。
可以实现本发明的各种实施方式以满足各种规范。除非以上另有说明，否则对合适的部件值的选择是设计选择的问题。本发明的各种实施方式可以以任何合适的集成电路(IC)技术(包括但不限于MOSFET结构)或者以混合或分立电路形式来实现。可以使用任何合适的基板和工艺来制造集成电路实施方式，包括但不限于标准体硅、绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非以上另有说明，否则本发明的实施方式可以以其他晶体管技术例如双极、BiCMOS、LDMOS、BCD、GaAs HBT、GaN HEMT、GaAs pHEMT和MESFET技术来实现。然而，本发明的实施方式在使用基于SOI或SOS的工艺来制造时或者在使用具有类似特性的工艺来制造时特别有用。使用SOI或SOS工艺在CMOS中进行的制造使得电路能够具有低功耗、由于FET堆叠而在操作期间承受高电力信号的能力、良好的线性度以及高频操作(即，高达并超过50GHz的无线电频率)。由于通常可以通过精心设计而使寄生电容保持小(或处于最小，在所有单元上保持均匀，从而允许对其进行补偿)，因此单片IC实现方式特别有用。
根据特定规范和/或实现技术(例如，NMOS、PMOS或CMOS，以及增强模式或耗尽模式晶体管器件)，可以调节电压水平和/或使电压和/或逻辑信号极性反转。部件电压、电流和功率处理能力可以根据需要进行调整，例如通过调节器件尺寸、串行“堆叠”部件(特别是FET)来承受更大的电压以及/或者通过使用多个并行部件来处理更大的电流。可以添加附加的电路部件以增强所公开的电路的性能以及/或者在不显著改变所公开的电路的功能的情况下提供附加的功能。
根据本发明的电路和器件可以单独使用或与其他部件、电路和器件组合使用。本发明的实施方式可以被制造为集成电路(IC)，集成电路(IC)可以被封装在IC封装和/或模块中以易于处理、制造和/或改善性能。特别地，本发明的IC实施方式通常用于其中这样的IC中的一个或更多个与其他电路块(例如，滤波器、无源部件和可能的附加IC)组合成一个封装件的模块中。然后，通常将IC和/或模块与通常在印刷电路板上的其他部件组合，以形成诸如蜂窝电话、膝上型计算机或电子平板的最终产品，或者形成可以用于诸如车辆、测试设备、医疗装置等的各种产品的较高级别模块。通过模块和组件的各种配置，这样的IC通常使得能够进行通常为无线通信的通信模式。
结论
已经描述了本发明的多个实施方式。应当理解，可以在不脱离本发明的精神和范围的情况下进行各种修改。例如，上述步骤中的一些可以与顺序无关，并且因此可以以与所描述的顺序不同的顺序来执行。此外，上述步骤中的一些可以是可选的。可以以重复、串行和/或并行的方式来执行关于以上标识的方法所描述的各种活动。
应当理解，前面的描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求的范围限定，并且其他实施方式在权利要求的范围内。特别地，本发明的范围包括所附权利要求书中阐述的一种或更多种处理、机器、制造或物质组成的任何和所有可行的组合。(注意，用于权利要求元素的括号标记是为了便于引用这样的元素，并且其本身并不指示元素的特定所需的顺序或枚举；此外，这样的标记可以在从属权利要求中重复使用作为对附加元素的引用，而不被认为是开始有冲突的标记序列)。
Claims (15)
1.一种低压差LDO调节器电路(701)，其被配置成耦接至电容性负载(202)，所述LDO调节器电路(701)包括：
(a)低通滤波器LPF(702)，其耦接至所述LDO调节器电路(701)的反馈环路的内部节点(Y)，并且能够响应于对所述LPF施加N位二进制信号而设置成多个调谐状态中之一；以及
(b)振荡检测器和滤波器位控制电路(704)，其耦接至所述LDO调节器电路(701)的电压输出(VOUT)并且耦接至所述LPF，并且被配置成检测所述LDO调节器电路(701)的电压输出(VOUT)中的振荡，并且被配置成根据所检测到的振荡生成滤波器位模式作为所述N位二进制信号，其中，所述N位二进制信号选择所述LPF(702)的所述多个调谐状态中之一，以至少部分地控制所述LDO调节器电路(701)的电压输出(VOUT)中的振荡。
2.根据权利要求1所述的LDO调节器电路(701)，其中，所述内部节点(Y)是所述LDO调节器电路(701)的反馈环路的低阻抗节点。
3.根据前述权利要求中任一项所述的LDO调节器电路(701)，还包括：
(a)误差放大器(204)；
(b)驱动器场效应晶体管FET(M1)；
(c)其中，所述LPF(702)耦接在所述误差放大器(204)与所述驱动器FET(M1)之间；以及
(d)其中，所述振荡检测器和滤波器位控制电路(704)被配置成选择所述LPF(702)的所述多个调谐状态中之一，以至少部分地消去所述LDO调节器电路(701)的电压输出(VOUT)中的振荡。
4.根据权利要求3所述的LDO调节器电路(701)，还包括耦接在所述误差放大器(204)与所述LPF(702)之间的阻抗降低装置(M0)，所述阻抗降低装置可选地为二极管连接的FET。
5.根据前述权利要求中任一项所述的LDO调节器电路(701)，还包括：
(a)误差放大器(204)；
(b)驱动器场效应晶体管FET(M1)；
(c)其中，所述LPF(702)是二阶低通滤波器，并且耦接在所述误差放大器(204)与所述驱动器FET(M1)之间，并且能够以编程方式设置成多个调谐状态中之一；以及
(d)其中，所述振荡检测器和滤波器位控制电路(704)被配置成以编程方式选择所述LPF(702)的所述多个调谐状态中之一，以至少部分地消去由耦接的电容性负载引起的所述LDO调节器电路(701)的电压输出(VOUT)中的振荡。
6.根据前述权利要求中任一项所述的LDO调节器电路(701)，其中，所述LPF(702)包括多个电容器(C10至C1n，C20至C2n)，所述多个电容器被配置成在每个调谐状态下以编程方式切入电路或者从电路切出，以便改变所述LPF的有效带宽。
7.根据前述权利要求中任一项所述的LDO调节器电路(701)，其中，所述LPF(702)是二阶LPF。
8.一种包括根据权利要求1至7中任一项所述的LDO调节器电路(701)的电路，所述电路还包括耦接至所述LDO调节器电路(701)的电压输出(VOUT)的电容性负载(202)。
9.一种至少部分地消去被配置成耦接至电容性负载(202)的低压差LDO调节器电路(701)的电压输出(VOUT)中的振荡谐振效应的方法(1000)，所述方法包括：
(a)用低通滤波器LPF(702)对所述LDO调节器电路(701)的反馈环路的内部节点(Y)上的信号进行滤波，所述LPF(702)能够响应于对所述LPF施加N位二进制信号而设置成多个调谐状态中之一；
(b)检测(1004)所述LDO调节器电路(701)的电压输出(VOUT)中的振荡；
(c)根据所检测到的振荡生成滤波器位模式；以及
(d)通过施加所述滤波器位模式作为所述N位二进制信号来选择(1006)所述LPF(702)的调谐状态，以至少部分地消去所述LDO调节器电路(701)的电压输出(VOUT)中的振荡谐振效应。
10.根据权利要求9所述的方法，还包括：将电容性负载(202)耦接至所述LDO调节器电路(701)的电压输出(VOUT)。
11.根据权利要求9或10所述的方法，其中，检测所述LDO调节器电路(701)的电压输出(VOUT)中的振荡包括：生成所述电压输出(VOUT)的经滤波版本(VOUT_F)，将所述电压输出(VOUT)与所述经滤波版本(VOUT_F)进行比较(902)，以及当所述电压输出(VOUT)与所述经滤波版本(VOUT_F)不同时输出比较信号(Comp_out)。
12.根据权利要求11所述的方法，还包括：
(a)根据所述比较信号(Comp_out)生成新的N位二进制信号；以及
(b)将所述新的N位二进制信号施加到所述LPF(702)，以便以编程方式选择所述LPF(702)的所述多个调谐状态中之一。
13.根据权利要求12所述的方法，还包括：在根据所述比较信号(Comp_out)生成所述新的N位二进制信号之前，对发生的最小振荡次数进行计数(904)。
14.根据权利要求9-13中任一项所述的方法，其中，所述LDO调节器电路(701)的内部节点(Y)是所述LDO调节器电路(701)的反馈环路的低阻抗节点。
15.根据权利要求9-14中任一项所述的方法，其中，所述LPF是二阶LPF。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20205374.0 | 2020-11-03 | ||
| EP20205374.0A EP3992748A1 (en) | 2020-11-03 | 2020-11-03 | Ldo with self-calibrating compensation of resonance effects |
| PCT/US2021/057138 WO2022098562A1 (en) | 2020-11-03 | 2021-10-28 | Ldo with self-calibrating compensation of resonance effects |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116507988A true CN116507988A (zh) | 2023-07-28 |
Family
ID=73059528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180073393.7A Pending CN116507988A (zh) | 2020-11-03 | 2021-10-28 | 具有对谐振效应的自校准补偿的ldo |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11989045B2 (zh) |
| EP (1) | EP3992748A1 (zh) |
| CN (1) | CN116507988A (zh) |
| WO (1) | WO2022098562A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11526186B2 (en) * | 2020-01-09 | 2022-12-13 | Mediatek Inc. | Reconfigurable series-shunt LDO |
| DE102020129614B3 (de) * | 2020-11-10 | 2021-11-11 | Infineon Technologies Ag | Spannungsregelschaltkreis und Verfahren zum Betreiben eines Spannungsregelschaltkreises |
| US11966240B2 (en) * | 2021-11-03 | 2024-04-23 | Globalfoundries U.S. Inc. | Low-dropout voltage regulator (LDO) having overshoot/undershoot capacitor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8604762B2 (en) * | 2006-05-25 | 2013-12-10 | Texas Instruments Incorporated | Low noise, low dropout regulators |
| GB0725319D0 (en) | 2007-12-28 | 2008-02-06 | Nokia Corp | A phase locked loop |
| JP5446529B2 (ja) * | 2009-07-14 | 2014-03-19 | 株式会社リコー | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
| US20140266106A1 (en) * | 2013-03-14 | 2014-09-18 | Vidatronic, Inc. | Ldo and load switch supporting a wide range of load capacitance |
| US8917070B2 (en) | 2013-03-14 | 2014-12-23 | Vidatronic, Inc. | LDO and load switch supporting a wide range of load capacitance |
| US9671803B2 (en) * | 2013-10-25 | 2017-06-06 | Fairchild Semiconductor Corporation | Low drop out supply asymmetric dynamic biasing |
| KR101598670B1 (ko) | 2013-12-04 | 2016-02-29 | 이화여자대학교 산학협력단 | 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll |
| KR102231317B1 (ko) * | 2013-12-16 | 2021-03-24 | 삼성전자주식회사 | 전압 레귤레이터 및 그것을 포함하는 전력 전달 장치 |
| US20160204702A1 (en) * | 2015-01-08 | 2016-07-14 | Broadcom Corporation | Low Output Ripple Adaptive Switching Voltage Regulator |
| US9552006B1 (en) * | 2015-03-09 | 2017-01-24 | Inphi Corporation | Wideband low dropout voltage regulator with power supply rejection boost |
| EP3193448A1 (en) * | 2016-01-13 | 2017-07-19 | Universität Zürich | Band-pass filter |
-
2020
- 2020-11-03 EP EP20205374.0A patent/EP3992748A1/en active Pending
-
2021
- 2021-10-28 WO PCT/US2021/057138 patent/WO2022098562A1/en active Application Filing
- 2021-10-28 US US17/513,112 patent/US11989045B2/en active Active
- 2021-10-28 CN CN202180073393.7A patent/CN116507988A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022098562A1 (en) | 2022-05-12 |
| EP3992748A1 (en) | 2022-05-04 |
| US11989045B2 (en) | 2024-05-21 |
| US20220137656A1 (en) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11870431B2 (en) | AC coupling modules for bias ladders | |
| US11989045B2 (en) | LDO with self-calibrating compensation of resonance effects | |
| JP6151333B2 (ja) | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 | |
| US20150311883A1 (en) | System and Method for a Switchable Capacitance | |
| KR101659651B1 (ko) | 스위칭 가능한 캐패시턴스를 위한 시스템 및 방법 | |
| US9671812B2 (en) | Apparatus and methods for temperature compensation of variable capacitors | |
| KR20230043983A (ko) | 스위치 fet 바디 전류 관리 장치 및 방법 | |
| US11476849B2 (en) | High power positive logic switch | |
| WO2022241147A1 (en) | Body resistor bypass for rf fet switch stack | |
| US11650609B2 (en) | Controlled power up and power down of multi-stage low drop-out regulators | |
| WO2023056244A1 (en) | Methods and apparatus for reducing switching time of rf fet switching devices | |
| US20240171145A1 (en) | Tunable Effective Inductance for Multi-Gain LNA with Inductive Source Degeneration | |
| US20230223847A1 (en) | Fast-Switching Current Mirror | |
| US6252460B1 (en) | FET balun transformer | |
| WO2023014575A1 (en) | Leakage compensation circuit | |
| CN116472663A (zh) | 混合模式电力转换器控制 | |
| US11641159B1 (en) | Fast detection and discharge for charge pump controller | |
| US11835978B1 (en) | Power supply slump reduction methods and devices | |
| US11936371B1 (en) | Accurate reduced gate-drive current limiter | |
| US12028060B2 (en) | Switch capacitance cancellation circuit | |
| US20230308003A1 (en) | Systems, methods, and devices for current sensing | |
| US20240113673A1 (en) | Output clamp and current limiter for amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |