CN116314146A - 电容器结构和半导体装置 - Google Patents
电容器结构和半导体装置 Download PDFInfo
- Publication number
- CN116314146A CN116314146A CN202211600285.3A CN202211600285A CN116314146A CN 116314146 A CN116314146 A CN 116314146A CN 202211600285 A CN202211600285 A CN 202211600285A CN 116314146 A CN116314146 A CN 116314146A
- Authority
- CN
- China
- Prior art keywords
- electrode
- comb
- capacitor structure
- pad
- comb electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 157
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 239000000758 substrate Substances 0.000 claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241000276425 Xiphophorus maculatus Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种电容器结构，包括：第一梳状电极，具有第一接垫及第一指状物，该第一梳状电极连接至该第一接垫；第二梳状电极，具有第二接垫及第二指状物，该第二指状物连接至该第二接垫，其中一个第二指状物配置于相邻的两个第一指状物之间；底部电极，包括间隔开的第一部分、第二部分及第三部分，其中该第一部分及该第三部分分别电性耦接至该第一梳状电极及该第二梳状电极。绝缘层，设置于该底部电极之上；以及顶部电极，设置于该绝缘层上。本发明中进行堆叠或层叠的组合，并且将这些电容器结构进行并联设置，从而可以得到具有更大电容值的电容器结构或半导体装置。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种电容器结构和半导体装置。
背景技术
半导体装置(或器件)广泛应用于各种电子应用中，例如个人计算机、移动电话、数码相机和其他电子设备。作为半导体工业取得进步的结果，需要比上一代半导体装置占据更少空间的更小的半导体装置。
然而，尽管现有的半导体装置总体上满足要求，但它们并未在各个方面都令人满意。例如，虽然晶体管和电阻器等电子元件的尺寸越来越小，但由于其物理特性，电容器仍需要比其他电子元件占用更多空间。这对半导体装置的(尺寸)缩小是不利的。因此，需要对半导体装置进行进一步改进。
发明内容
有鉴于此，本发明提供一种电容器结构和半导体装置，以解决上述问题。
根据本发明的第一方面，公开一种电容器结构，包括：
第一梳状电极，具有第一接垫及第一指状物，该第一梳状电极连接至该第一接垫；
第二梳状电极，具有第二接垫及第二指状物，该第二指状物连接至该第二接垫，其中一个第二指状物配置于相邻的两个第一指状物之间；
底部电极，包括间隔开的第一部分、第二部分及第三部分，其中该第一部分及该第三部分分别电性耦接至该第一梳状电极及该第二梳状电极。
绝缘层，设置于该底部电极之上；以及
顶部电极，设置于该绝缘层上。
根据本发明的第二方面，公开一种半导体装置，包括：
第一电容器结构，设置在基板之上，并且该第一电容器结构包括：第一梳形电极；以及第二梳状电极，与该第一梳状电极相邻；
电介质材料，设置在该第一电容器结构之上；以及
第二电容器结构，设置在该介电材料上，并且该第二电容器结构包括：底部电极，包括由介电材料隔开的第一部分、第二部分和第三部分，其中第一部分和第三部分电耦接到第一电容器结构；绝缘层，设置于该底部电极之上；以及顶部电极，设置于该绝缘层上。
根据本发明的第三方面，公开一种半导体装置，包括：
底部电极，设置在基板之上；
绝缘层，设置于该底部电极之上；
顶部电极，设置于该绝缘层之上；
介电材料，覆盖该顶部电极；
第一梳状电极，配置于该介电材料上且电性耦接至该顶部电极，其中该第一梳状电极具有第一接垫以及连接至该第一接垫的第一指状物；以及
第二梳状电极，设置于该介电材料上且电性耦接至该底部电极，其中该第二梳状电极具有第二接垫及连接至该第二接垫的第二指状物，
其中该介电材料在该第一指状物和该第二指状物之间延伸。
本发明的电容器结构由于包括：第一梳状电极，具有第一接垫及第一指状物，该第一梳状电极连接至该第一接垫；第二梳状电极，具有第二接垫及第二指状物，该第二指状物连接至该第二接垫，其中一个第二指状物配置于相邻的两个第一指状物之间；底部电极，包括间隔开的第一部分、第二部分及第三部分，其中该第一部分及该第三部分分别电性耦接至该第一梳状电极及该第二梳状电极。绝缘层，设置于该底部电极之上；以及顶部电极，设置于该绝缘层上。本发明中将梳状电容器结构与板状电容器结构进行堆叠或层叠的组合，并且将这些电容器结构进行并联设置，从而可以得到具有更大电容值的电容器结构或半导体装置，并且由于采用堆叠或层叠的结构，因此避免了占用过多的横向面积或尺寸，因此可以在不增加设计面积的情况下增加电容器结构和半导体装置的电容值。
附图说明
图1是根据一些实施例的示例性半导体装置的剖视图。
图2是根据一些实施例的图1的示例性半导体装置的一部分的俯视图。
图3是根据一些实施例的图1的示例性半导体装置的一部分的俯视图。
图4是根据一些实施例的示例性半导体装置的一部分的俯视图。
图5A是根据一些实施例的图4的示例性半导体装置的一部分的剖视图。
图5B是根据一些实施例的图4的示例性半导体装置的一部分的剖视图。
图6是根据一些实施例的示例性半导体装置的剖视图。
图7是根据一些实施例的示例性半导体装置的剖视图。
具体实施方式
在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
术语“大约”、“大致”和“约”通常表示规定值的±20％、或所述规定值的±10％、或所述规定值的±5％、或所述规定值的±3％、或规定值的±2％、或规定值的±1％、或规定值的±0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
根据本发明的一些实施例描述了包括电容器结构的半导体装置(或器件)。电容器结构可以由多个垂直堆叠的电容器结构形成。因此，本发明实施例的方案可以增加电容(电容量或电容值)而不占用更大的设计面积。
图1是根据本发明的一些实施例的半导体装置100的剖视图。可以将附加特征添加到半导体装置100。对于不同的实施例，可以替换或去除下面描述的一些特征。为了简化图，仅示出了半导体装置100的一部分。
如图1所示，根据一些实施例，半导体装置100包括基板102。基板102可以是半导体基板，并且可以由任何合适的半导体材料形成，例如硅、硅锗等；例如半导体基板可以是硅基板或含硅基板。基板102可以包括块状半导体(bulk semiconductor)或由不同材料形成的复合基板(composite substrate)。基板102可以包括由绝缘层上的半导体材料形成的绝缘体上半导体(semiconductor-on-insulator，SOI)基板。基板102可以是掺杂的(doped)(例如，使用p型或n型掺杂剂)或未掺杂的。任何所需的半导体元件(包括有源元件(activeelement)和/或无源元件(passive element))都可以形成在基板102中和基板102上。然而，为了简化附图，仅示出平坦的基板102。本发明实施例中的制造过程以及所形成的电容器结构和半导体装置，可以是基于晶圆(wafer)制造的(是以晶圆形成(wafer form)而进行)。本发明实施例基于晶圆制造过程中，可以是在晶圆厂中对含硅材料进行的制造，不同于对晶粒进行封装的制造过程。因此，本发明实施例中的电容器结构不同于位于布线基板或印刷电路板中的电容器。
如图1所示，根据一些实施例，半导体装置100包括设置在基板102上方的电容器结构。取决于位置，例如在不同的水平(level)，电容器结构也可以被称为多个电容器结构。例如，电容器结构可以分别称为三级三电容器结构(three capacitor structure)或其他数量的电容器结构。需要说明的是，图中所示的电容器结构的配置和数量仅为示例，并不用于限制本发明。
如图1所示，根据一些实施例，半导体装置100(或者电容器结构)包括设置在基板102上方的第一梳状(comb-shaped)电极104a和第二梳状电极104b。第一梳状电极104a和第二梳状电极104b可沿基本平行于基板102上表面的方向D1交替排列。第一梳状电极104a和第二梳状电极104b可以与基板102直接接触，以便于制造成型。
如图1所示，第一梳状电极104a和第二梳状电极104b可以设置在同一平面上，例如金属1(metal 1，M1)。第一梳状电极104a和第二梳状电极104b可以由相同或不同的导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。第一梳状电极104a和第二梳状电极104b可以由介电材料122间隔开(隔开)。
在一些实施例中，第一电容器结构(例如梳状电容结构或梳状电容器结构)包括第一梳状电极104a和第二梳状电极104b。本发明实施例将参考图2描述第一电容器结构。图2是根据一些实施例的图1的半导体装置100的一部分的俯视图。图1是沿图2所示的线A-A’截取的半导体装置100的剖视图。
如图2所示，第一梳状电极104a具有第一接垫104a1及连接于第一接垫104a1的(多个)第一指状物104a2，第二梳状电极104b具有第二接垫104b1及(多个)第一指状物104a2。根据一些实施例，(多个)第二指状物104b2连接到第二接垫104b1。第一接垫104a1和第二接垫104b1可以沿D1方向延伸，第一指状物104a2和第二指状物104b2可以分别沿不同于D1方向的D3方向延伸。方向D3可基本上垂直于方向D1。
第一指状物104a2可以基本上彼此平行，并且第二指状物104b2可以基本上彼此平行。第一指状物104a2可基本上平行于第二指状物104b2，且第一垫104a1可基本上平行于第二接垫104b1。其中一个第二指状物104b2可设置在两个相邻的第一指状物104a2之间。第一指状物104a2中的一个也可以设置在相邻的两个第二指状物104b2之间。
返回参考图1，根据本发明一些实施例，半导体装置100包括设置在第一梳状电极104a和第二梳状电极104b上方的第三梳状电极108a和第四梳状电极108b。半导体装置100还可以包括位于其间的多个导电通孔106。导电通孔106可以由导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。
第三梳状电极108a和第四梳状电极108b可以沿方向Dl交替排列，导电通孔106可以分别沿与方向Dl不同的方向D2延伸。方向D2可以基本上垂直于方向D1。
如图1所示，第三梳状电极108a和第四梳状电极108b的位置可以(分别)对应于第一梳状电极104a和第二梳状电极104b的位置。第三梳状电极108a和第四梳状电极108b可以通过导电孔(导电通孔)106电连接到第一梳状电极104a和第二梳状电极104b。
如图1所示，第三梳状电极108a和第四梳状电极108b可以设置在同一平面上，例如金属2(metal 2，M2)(例如金属2位于金属1之上，并且相较于金属1更加远离基板102)。第三梳状电极108a和第四梳状电极108b可以由相同或不同的导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。第三梳状电极108a和第四梳状电极108b可以通过介电材料122间隔开(隔开)。
在一些实施例中，第二电容器结构(例如梳状电容结构或梳状电容器结构)包括第三梳状电极108a和第四梳状电极108b。第二电容器结构可以与图2中的第一电容器结构类似，不再赘述。第一电容器结构与第二电容器结构可以通过导电通孔106电性连接，例如并联连接。
如图1中进一步所示，根据一些实施例，半导体装置100包括底部电极112、绝缘层114和顶部电极116。底部电极112、绝缘层114和顶部电极116也可以统称为第三电容器结构(例如板状电容结构或板状电容器结构)。
半导体装置100还可以包括多个导电通路(或导电通孔)110，其可以将第三梳状电极108a和第四梳状电极108b电连接至底部电极112。导电通路(或导电通孔)110可以类似于导电通孔106，不再赘述。第三电容器结构与第二电容器结构可以通过导电通孔110电性连接，例如并联连接。因此，第一电容器结构、第二电容器结构与第三电容器结构三者可以并联接连，从而提高电容器结构和半导体装置的电容值。
由于第一电容器结构(包括第一梳状电极104a和第二梳状电极104b)、第二电容器结构(包括第三梳状电极108a和第四梳状电极108b)、与第三电容器结构垂直堆叠，可以在不增加设计面积的情况下增加半导体装置100的电容(电容值或电容容量)。具体来说，本发明实施例中将梳状电容器结构(例如第一电容器结构或/和第二电容器结构)与板状电容器结构(例如第三电容器结构)进行堆叠或层叠的组合，并且将这些电容器结构进行并联设置，从而可以得到具有更大电容值的电容器结构或半导体装置，并且由于采用堆叠或层叠的结构，因此避免了占用过多的横向面积或尺寸，因此可以在不增加(或不显著增加)设计面积的情况下增加半导体装置100的电容值。本发明实施例中，梳状电容器结构(例如第一电容器结构或/和第二电容器结构)与板状电容器结构(例如第三电容器结构)进行组合的方式，可以结合板状电容器结构(例如第三电容器结构)电容值较大的优点，以及梳状电容器结构(例如第一电容器结构或/和第二电容器结构)方便制造的优点，从而提供更加灵活的设计方式和搭配方式，设计人员可以根据需求自由设计和搭配，提高了设计弹性。本发明实施例中，梳状电容器结构(例如第一电容器结构或/和第二电容器结构)可以利用在晶圆工艺中的布线层形成，从而无需额外的遮罩，不仅节省了遮罩成本，而且简化了工艺，进一步节省了制造成本。
底部电极112和顶部电极116可以各自独立地由相同或不同的导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。绝缘层114可以由高k介电材料形成，包括Al2O3、Ta2O5、ZrO2、HfO2、TiO2、Si3N4等或其组合。
如图1所示，底部电极112包括第一部分112a、第二部分112b和第三部分112c，它们由介电材料122隔开(间隔开或分开)。第三梳状电极108a和第四梳状电极108b可以分别电连接到底部电极112的第一部分112a和第三部分112c。因此，可以提高可靠性。本发明实施例中，在底部电极112的第二部分112b下方不设置导电通孔(也即在第二部分112b之下未设置导电通孔与第二部分112b连接)，因此可以保证底部电极112的第二部分112b的机械强度以及结构稳定性，从而提高了电容器结构及半导体装置的可靠性。
如图1所示，根据一些实施例，半导体装置100包括设置在第三电容器结构上方的多个导电通孔118。导电通孔118可由导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。导电通孔118可以包括在底部电极112的第一部分112a上方的导电通孔118a、在顶部电极116上方的导电通孔118b和在底部电极112的第三部分112c上方的导电通孔118c。图中所示的导电通孔118的配置和数量仅是示例性的，并不旨在限制本公开。
如图1所示，根据一些实施例，半导体装置100包括通过导电通孔118电耦接到第三电容器结构的导电层120。导电层120可以由导电材料形成，包括铜、铝、钛、钽、多晶硅等或其组合。
导电层120可以包括在底部电极112和顶部电极116的第一部分112a上方延伸的第一部分120a。第一部分120a可以电耦接到导电通孔118a和导电通孔118b。导电层120还可以包括在顶部电极116和底部电极112的第三部分112c上方延伸的第二部分120b。第二部分120b可以电耦接到导电通孔118b和导电通孔118c。因此，本发明实施例中，仅在底部电极112的第二部分112b的正上方(竖直投影与其重叠的区域)设置导电通孔与第二部分112b电性连接，而在第二部分112b的正下方(竖直投影与其重叠的区域)未设置与第二部分112b电性连接的导电通孔，因此可以提高底部电极112的结构可靠性和稳定性。此外，在本发明实施例中，第二部分112b还可以与其下方的梳状电极(例如第三梳状电极108a)形成额外的电容器，从而进一步增加半导体装置和电容器结构的电容值，提高单位面积的利用率。
图3是根据一些实施例的图1的半导体装置100的一部分的俯视图。图1是沿图3所示的线A-A’截取的半导体装置100的剖视图。
如图3所示，导电层120的第一部分120a可以在方向D3上延伸以电连接导电通孔118a，并且可以在方向D1上延伸以将导电通孔118a电连接到导电通孔118b。
从上面看(俯视时)，导电层120的第二部分120c可以在顶部电极116的外部围绕顶部电极116，用于电耦接导电通孔118。具体地，导电层120的第二部分120c可以在基本上垂直于顶部电极116的顶表面(或上表面)的方向上不与顶部电极116重叠。
图4是根据本发明的一些实施例的半导体装置200的剖视图。应当注意，半导体装置200可以包括与图1所示的半导体装置100相同或相似的部件，并且为了简单起见，将不再详细讨论那些部件。在以下实施例中，改变第一电容器结构与第二电容器结构的相对位置。
如图4所示，第三梳状电极108a具有第三接垫108a1和多个第三指状物108a2连接第三接垫108a1，第四梳状电极108b具有第四接垫108b1和多个第三指状物108a2。根据一些实施例，多个第四指状物108b2连接到第四接垫108b1。
类似于图1中的半导体装置100，第一电容器结构的第一接垫104a1和第二接垫104b1可以沿D1方向延伸，并且第一电容器结构的第一指状物104a2和第二指状物104b2可以向(沿)D3方向延伸。如图4所示，第二电容器结构的第三接垫108a1和第四接垫108b1可以沿D3方向延伸，第二电容器结构的第三指状物108a2和第四指状物108b2可以分别沿D1方向延伸。从上面看(俯视)，第二电容器结构的接垫和指状物与第一电容器结构的接垫和指状物相交(或交叉)，从而进一步增加电容。具体来说，如图4所示，第二电容器结构的接垫和指状物与第一电容器结构的接垫和指状物相交(或交叉)时，第一电容器结构的指状物(例如第一指状物104a2和第二指状物104b2)与第二指状物(例如第三指状物108a2和第四指状物108b2)相交(或交叉)的区域即可以用作额外的电容器，从而D2方向上也形成电容器(电容器的两个电极沿D2方向上堆叠)，因此本发明实施例中的上述方式可以进一步增加电容器结构和半导体装置的电容值，提高单位面积的利用率。此外，从上面看(俯视)，第二电容器结构的接垫和指状物与第一电容器结构的接垫和指状物也可以相互平行或/和相互重叠(例如部分或完全重叠)，以便于制造。此外，本发明实施例中半导体装置中的梳状电容器结构(例如第一电容器结构)可以具有一个或两个或三个或更多，板状电容器结构(例如第三电容器结构)可以具有一个或两个或三个或更多。多个状电容器结构之间可以具有交叉布置或/和平行布置等，这些均可以根据需求自由设置。
应当注意，为了说明的目的，第一电容器结构和第二电容器结构的位置被移动(shift)。第一电容器结构可以与第二电容器结构重叠以用于电耦接。例如，第二电容器结构的第三指状物108a2和第四指状物108b2可以分别直接设置在第一电容器结构的第二接垫104b1和第一接垫104a1上方。又例如，第二电容器结构的第三接垫108a1与第四接垫108b1可分别设置于第一电容器结构的第二指状物104b2与第一指状物104a2的正上方(正上方可以是指两者在竖直投影上部分或完全重合)。
图5A是根据一些实施例的沿图4中所示的线B-B'截取的半导体装置200的一部分的剖视图。如图5所示，第一梳状电极104a和第二梳状电极104b可以分别设置在第三梳状电极108a和第四梳状电极108b的正下方。第一梳状电极104a和第二梳状电极104b可以相邻于第二电容器结构的相对侧壁。
图5B是根据一些实施例的沿图4中所示的线C-C'截取的半导体装置200的一部分的剖视图。如图5所示，第二梳状电极104b可以设置在第四梳状电极108b的正下方，第一梳状电极104a可以交替延伸至第三梳状电极108a和第四梳状电极108b的下方。
图6是根据本发明的一些实施例的半导体装置300的剖视图。应当注意，半导体装置300可以包括与图1所示的半导体装置100相同或相似的组件，并且为了简单起见，将不再详细讨论这些组件。在以下实施例中，梳状电极设置在顶部电极上方。
如图6所示，根据一些实施例，第一梳状电极104a和第二梳状电极104b设置在导电层120上方。第一梳状电极104a和第二梳状电极104b可以分别电连接到顶部电极116和底部电极112。
如图6所示，导电通孔118a可以设置在第一梳状电极104a和导电层120之间，并且第一梳状电极104a可以通过导电通孔118a、118b和导电层120电连接到顶部电极116。如图6进一步所示，第二梳状电极104b可以通过导电通孔118c电耦接到底部电极112。
如图6所示，根据一些实施例，第三梳状电极108a和第四梳状电极108b设置在第一梳状电极104a和第二梳状电极104b之上，并且导电通孔106设置在它们(第一梳状电极104a和第三梳状电极108a，以及第四梳状电极108b和第二梳状电极104b)之间。
根据一些实施例，第三梳状电极108a和第四梳状电极108b的位置可以对应于第一梳状电极104a和第二梳状电极104b的位置，如图6所示。根据一些其他实施例，当从上方看时，第三梳状电极108a和第四梳状电极108b可以与第一梳状电极104a和第二梳状电极104b相交(或交叉)，如上文参考图4所述。因此，本发明实施例中，底部电极112的正下方未设置与其连接的导电通孔，以提高结构的可靠性。此外，由本发明上述实施例可知，梳状电容器结构与板状电容器结构之间可以自由设计堆叠顺序以及堆叠的层数，本发明不做具体限制。
图7是根据本发明的一些实施例的半导体装置400的剖视图。应当注意，半导体装置400可以包括与图1所示的半导体装置100相同或相似的组件，并且为了简单起见，将不再详细讨论这些组件。在以下实施例中，半导体装置400包括额外的梳状电极。
如图7所示，根据一些实施例，半导体装置400包括设置在导电层120上方的第五梳状电极124a和第六梳状电极124b。第五梳状电极124a和第六梳状电极124b可以分别电连接到导电层120的第一部分120a和第二部分120b。半导体装置400还可以包括其间(第五梳状电极124a和第一部分120a之间，以及第六梳状电极124b和第二部分120b之间)的导电通孔118d和118e。
在一些实施例中，第四电容器结构(例如为梳状电容器结构)包括第五梳状电极124a和第六梳状电极124b。第四电容器结构可与图2中的第一电容器结构相似，导电孔(导电通孔)118d与118e可与导电孔(导电通孔)118a、118b与118c相似，在此不再赘述。
如图7所示，半导体装置400包括设置在第五梳状电极124a和第六梳状电极124b上方的第七梳状电极128a和第八梳状电极128b，一些实施例。第七梳状电极128a和第八梳状电极128b可以通过多个导电通孔126分别电连接到第七梳状电极128a和第八梳状电极128b。
在一些实施例中，第五电容器结构(例如为梳状电容器结构)包括第七梳状电极128a和第八梳状电极128b。第五电容器结构可以与图2中的第一电容器结构相似，导电孔(导电通孔)126可以与导电孔(导电通孔)106相似，在此不再赘述。随着电容器结构数量的增加，半导体装置400的电容(电容值或电容量)可以增加。
根据一些实施例，第七梳状电极128a和第八梳状电极128b的位置可以对应于第五梳状电极124a和第六梳状电极124b的位置，如图所示在图7中。根据一些其他实施例，当从上方看时，第七梳状电极128a和第八梳状电极128b可以与第五梳状电极124a和第六梳状电极124b相交(或相交)，如上文参考图4所述。
需要说明的是，图中所示的梳状电极的配置和数量仅为示例性的，并不用于限制本发明。例如，半导体装置可以包括位于顶部电极116上方的一个梳状电极和位于顶部电极116下方的三个梳状电极，并且从上面看时，三个梳状电极可以包括对应的位置或者可以相互交叉(或相交)。因此，本发明实施例中，底部电极112的第二部分112b的正下方未设置与其连接的导电通孔，以提高结构的可靠性。此外，由本发明上述实施例可知，梳状电容器结构与板状电容器结构之间可以自由设计堆叠顺序以及堆叠的层数，本发明不做具体限制。
总之，根据本发明的半导体器件包括垂直堆叠的电容器结构。因此，可以增加电容(电容值或电容量)。在一些实施例中，电容器结构在从上方观察时彼此相交(或交叉)以进一步增加电容(电容值或电容量)。此外，在一些实施例中，底部电极包括电耦接到不同组件(或部分)以增强可靠性的分离(或间隔)部分(separate portion)(例如第一部分、第二部分、第三部分等)。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该设备和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
Claims (19)
1.一种电容器结构，其特征在于，包括：
第一梳状电极，具有第一接垫及第一指状物，该第一梳状电极连接至该第一接垫；
第二梳状电极，具有第二接垫及第二指状物，该第二指状物连接至该第二接垫，其中一个第二指状物配置于相邻的两个第一指状物之间；
底部电极，包括间隔开的第一部分、第二部分及第三部分，其中该第一部分及该第三部分分别电性耦接至该第一梳状电极及该第二梳状电极。
绝缘层，设置于该底部电极之上；以及
顶部电极，设置于该绝缘层上。
2.如权利要求1所述的电容器结构，其特征在于，还包括介电材料，将该第一梳状电极与该第二梳状电极隔开。
3.如权利要求2所述的电容器结构，其特征在于，该第一部分、该第二部分与该第三部分由该介电材料隔开。
4.如权利要求1所述的电容器结构，其特征在于，还包括：
第三梳状电极，设置于该第一梳状电极下方，该第三梳状电极具有第三接垫及连接于该第三接垫的第三指状物；
第四梳状电极，配置于第一梳状电极下方，该第四梳状电极具有第四接垫及连接该第四接垫的第四指状物，其中一个第四指状物配置于相邻的两个第三指状物之间。
5.如权利要求4所述的电容器结构，其特征在于，该第三接垫基本上平行于该第一接垫，该第四接垫基本上平行于该第二接垫。
6.如权利要求4所述的电容器结构，其特征在于，该第三接垫基本上平行于该第一指状物，该第四接垫基本上平行于该第二指状物。
7.如权利要求1所述的电容器结构，其特征在于，还包括：
第三梳状电极，设置于该顶部电极上方，该第三梳状电极具有第三接垫以及连接于该第三接垫的第三指状物；
第四梳状电极，设置于该顶部电极上方，该第四梳状电极具有第四接垫以及连接于该第四接垫的第四指状物，其中该第四指状物的其中之一设置于相邻的两个第三指状物之间。
8.如权利要求7所述的电容器结构，其特征在于，该底部电极的该第一部分与该第三部分分别电性耦接该第三梳状电极与该第四梳状电极。
9.如权利要求7所述的电容器结构，其特征在于，还包括：
第五梳状电极，设置于该第三梳状电极之上，该第五梳状电极具有第五接垫及连接于该第五接垫的第五指状物；以及
第六梳状电极，配置于该第三梳状电极之上，该第六梳状电极具有第六接垫及连接于该第六接垫的第六指状物，其中一个第六指状物配置于两个相邻的第五指状物之间。
10.如权利要求9所述的电容器结构，其特征在于，该第五接垫基本上平行于该第三接垫，该第六接垫基本上平行于该第四接垫。
11.如权利要求9所述的电容器结构，其特征在于，该第五接垫基本上平行于该第三指状物，该第六接垫基本上平行于该第四指状物。
12.一种半导体装置，其特征在于，包括：
第一电容器结构，设置在基板之上，并且该第一电容器结构包括：第一梳形电极；以及第二梳状电极，与该第一梳状电极相邻；
电介质材料，设置在该第一电容器结构之上；以及
第二电容器结构，设置在该介电材料上，并且该第二电容器结构包括：底部电极，包括由介电材料隔开的第一部分、第二部分和第三部分，其中第一部分和第三部分电耦接到第一电容器结构；绝缘层，设置于该底部电极之上；以及顶部电极，设置于该绝缘层上。
13.如权利要求12所述的半导体装置，其特征在于，该介电材料延伸于该第一梳状电极与该第二梳状电极之间。
14.如权利要求12所述的半导体装置，其特征在于，还包括第三电容器结构，该第三电容器结构包括：
第三梳形电极；以及
第四梳状电极，与该第三梳状电极相邻，并且该第四梳状电极与该第三梳状电极通过介电材料间隔开
其中，该第三电容器结构设置于该基板与该第一电容器结构之间；或者，该第三电容器结构设置在该第二电容器结构之上。
15.如权利要求14所述的半导体装置，其特征在于，还包括电耦接到该第三电容器结构的第四电容器结构，并且该第四电容器结构包括：
第五梳形电极；以及
第六梳状电极，与该第五梳状电极相邻，该第六梳状电极与第五梳状电极通过介电材料间隔开。
16.如权利要求14所述的半导体装置，其特征在于，还包括一导电层，设置于该第二电容器结构与该第三电容器结构之间。
17.一种半导体装置，其特征在于，包括：
底部电极，设置在基板之上；
绝缘层，设置于该底部电极之上；
顶部电极，设置于该绝缘层之上；
介电材料，覆盖该顶部电极；
第一梳状电极，配置于该介电材料上且电性耦接至该顶部电极，其中该第一梳状电极具有第一接垫以及连接至该第一接垫的第一指状物；以及
第二梳状电极，设置于该介电材料上且电性耦接至该底部电极，其中该第二梳状电极具有第二接垫及连接至该第二接垫的第二指状物，
其中该介电材料在该第一指状物和该第二指状物之间延伸。
18.如权利要求17所述的半导体装置，其特征在于，还包括：
第三梳状电极，设置于该第一梳状电极之上，该第三梳状电极具有第三接垫以及第三指状物，该第三指状物连接至该第三接垫；以及
第四梳状电极，设置于该第一梳状电极上方，该第四梳状电极具有第四5接垫及连接至该第四接垫的第四指状物，
其中，该第三指状物基本上平行于该第一接垫，该第四指状物基本上平行于该第二接垫。
19.如权利要求17所述的半导体装置，其特征在于，还包括：
导电层，电性耦接该第一梳状电极与该顶部电极；以及0导电通孔，将该第二梳状电极电性连接至该底部电极。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163289255P | 2021-12-14 | 2021-12-14 | |
| US63/289,255 | 2021-12-14 | ||
| US18/055,128 US20230187144A1 (en) | 2021-12-14 | 2022-11-14 | Capacitor structure and semiconductor device |
| US18/055,128 | 2022-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314146A true CN116314146A (zh) | 2023-06-23 |
Family
ID=86498613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211600285.3A Pending CN116314146A (zh) | 2021-12-14 | 2022-12-13 | 电容器结构和半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230187144A1 (zh) |
| CN (1) | CN116314146A (zh) |
| DE (1) | DE102022132949A1 (zh) |
| TW (1) | TWI836789B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485912B2 (en) * | 2006-03-28 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible metal-oxide-metal capacitor design |
| JP2008235498A (ja) * | 2007-03-20 | 2008-10-02 | Renesas Technology Corp | 半導体装置 |
-
2022
- 2022-11-14 US US18/055,128 patent/US20230187144A1/en active Pending
- 2022-12-12 DE DE102022132949.6A patent/DE102022132949A1/de active Pending
- 2022-12-13 CN CN202211600285.3A patent/CN116314146A/zh active Pending
- 2022-12-14 TW TW111147979A patent/TWI836789B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102022132949A1 (de) | 2023-06-15 |
| US20230187144A1 (en) | 2023-06-15 |
| TW202324772A (zh) | 2023-06-16 |
| TWI836789B (zh) | 2024-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465832B1 (en) | Semiconductor device | |
| US8310061B2 (en) | Stacked die parallel plate capacitor | |
| US7274085B1 (en) | Capacitor structure | |
| US7663207B2 (en) | Semiconductor device | |
| US6949781B2 (en) | Metal-over-metal devices and the method for manufacturing same | |
| TWI524395B (zh) | 背側金屬氧化物金屬／金屬絕緣體金屬設備 | |
| US20140084416A1 (en) | Stacked Package and Method of Manufacturing the Same | |
| JP2004056147A (ja) | 隣接受動素子チップが電気的に連結された半導体ウェーハ、受動素子及びこれを用いた半導体パッケージ | |
| US11276749B2 (en) | High density IC capacitor structure | |
| US20040031982A1 (en) | Interdigitated integrated circuit capacitor | |
| US11587864B2 (en) | Stacked capacitor | |
| CN108807669A (zh) | 电容器和具有该电容器的板 | |
| US20040016979A1 (en) | Semiconductor device | |
| US9953923B2 (en) | Metallization stack and semiconductor device and electronic device including the same | |
| CN116314146A (zh) | 电容器结构和半导体装置 | |
| US20110062506A1 (en) | Metal Oxide Semiconductor Field Effect Transistor Integrating a Capacitor | |
| US11791376B2 (en) | Capacitor structure | |
| KR20060068404A (ko) | 적층형 칩 커패시터 | |
| CN111933614A (zh) | 一种半导体器件、集成电路及电子设备 | |
| CN113192947A (zh) | 含有竖直集成电容器-雪崩二极管结构的集成电路 | |
| US20240038693A1 (en) | Semiconductor structure and manufacturing method thereof | |
| EP2013886A1 (en) | High precision capacitor with standoff | |
| WO2003065458A2 (en) | Electronic device | |
| US7286368B2 (en) | System to control effective series resistance of decoupling capacitor | |
| US20240079314A1 (en) | Multilayer capacitors with interdigitated fingers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |