CN116314027A - 屏蔽栅沟槽结构及其制备方法 - Google Patents

屏蔽栅沟槽结构及其制备方法 Download PDF

Info

Publication number
CN116314027A
CN116314027A CN202310471051.1A CN202310471051A CN116314027A CN 116314027 A CN116314027 A CN 116314027A CN 202310471051 A CN202310471051 A CN 202310471051A CN 116314027 A CN116314027 A CN 116314027A
Authority
CN
China
Prior art keywords
layer
short channel
trench
gate trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310471051.1A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310471051.1A priority Critical patent/CN116314027A/zh
Publication of CN116314027A publication Critical patent/CN116314027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种屏蔽栅沟槽结构及其制备方法。由于本发明所提供的形成屏蔽栅沟槽结构的有源区所对应的外延层内还同时集成有多个SBR器件，进而使屏蔽栅沟槽结构在正常工作时，便可利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，使得器件在关断时，寄生电容的电流会从SBR器件的势垒MOS沟道迅速释放，电流不经过寄生PN结，从而使器件的反向恢复特性大大优于传统的SGTMOSFET器件，即有效的减少了由于高开启电压造成的损耗、降低了高频开关过程中的开关损耗，并最终实现了提高直流‑直流转换控制电路的转换效率的目的。

Description

屏蔽栅沟槽结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种屏蔽栅沟槽结构及其制备方法。
背景技术
目前，功率MOS器件常用于电路的电源和负载控制，器件的导通电阻越小，它通过的电流就越大，是目前功率半导体开关器件中市场容量最大，需求增长最快的产品。沟槽栅MOSFET(Trench MOSFET)技术是实现此目标最重要的技术推动力之一。最初，TrenchMOSFET技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻，Trench MOSFET技术发展的其主要目标是：(1)降低正向导通电阻以减小静态功率损耗；(2)提高开关速度以减小瞬态功率损耗。
目前，在包含两个MOS管(简称为M1、M2)且其作为核心开关器件的直流-直流转换控制电路中，其是通过控制芯片来实现直流-直流转换；其中，M1和M2本身存在由于其包围源极的P型阱区/漏极构成的寄生二极管的问题，因此，为了有效的降低高频开关损耗，提高直流-直流转换控制电路的直流转化效率，现有技术的做法，是在MOS管M1的源极S与漏极D之间并联一个肖特基二极管SBD，以利用肖特基二极管SBD的阈值电压(0.3V左右)低于寄生二极管的阈值电压(PN结二极管0.7V左右)的特性，来减少由于高开启电压造成的损耗，进而有效降低高频开关过程中的开关损耗，提高转换效率。
发明内容
本发明的目的在于提供一种屏蔽栅沟槽结构及其制备方法，通过在有源区内集成多个栅氧化层(薄氧化层)比SGT MOSFET器件更薄的短沟道SBR器件，以利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，来有效的减少由于高开启电压造成的损耗，进而有效降低高频开关过程中的开关损耗，即最终实现提高直流-直流转换控制电路的转换效率的目的。
第一方面，为解决上述技术问题，本发明实施例中提供了一种屏蔽栅沟槽结构的制备方法，其具体可以应用于MOS管作为开关器件的直流-直流转换控制电路中，所述制备方法至少包括如下步骤：
提供一具有外延层的半导体衬底，所述半导体衬底至少包括有源区；
在所述有源区所对应的外延层内从左到右至少依次形成栅极沟槽、第一短沟道沟槽、MOS管沟槽和第二短沟道沟槽，且在形成的所有沟槽的下部空间的内表面上均形成屏蔽栅介质层、填满所述下部空间的屏蔽栅，以及覆盖在所述屏蔽栅介质层和所述屏蔽栅的顶面上的隔离介质层；
在所述栅极沟槽和所述MOS管沟槽所暴露出的上部空间的两侧内壁上形成厚氧化层和填满所述栅极沟槽和所述MOS管沟槽的剩余空间的栅极多晶硅层；以及，在所述第一短沟道沟槽和所述第二短沟道沟槽所暴露出的上部空间的两个内壁上形成薄氧化层以及填满所述第一短沟道沟槽和所述第二短沟道沟槽的剩余空间的多晶硅层。
进一步的，所述薄氧化层的厚度范围具体可以为：
Figure BDA0004203989280000021
而在本实施例中所述薄氧化层的厚度优选为/>
Figure BDA0004203989280000022
进一步的，所述厚氧化层的厚度范围具体可以为：
Figure BDA0004203989280000023
而在本实施例中所述厚氧化层的厚度优选为/>
Figure BDA0004203989280000024
进一步的，形成在所述第一短沟道沟槽和所述第二短沟道沟槽内的多晶硅层具体可以作为SBR器件。
进一步的，在形成位于所述第一短沟道沟槽和所述第二短沟道沟槽的剩余空间中的多晶硅层之后，本发明实施例中所提供的所述制备方法还可以包括如下步骤：
对相邻两个所述沟槽之间的外延层进行离子注入工艺，以在所述外延层内形成体区；
对所述第一短沟道沟槽、所述MOS管沟槽以及所述第二短沟道沟槽之间的所述体区的表层进行离子注入工艺，以在所述MOS管沟槽两侧的所述体区内形成所述MOS管的源极。
进一步的，所述外延层的导电类型与所述体区的导电类型需要相反。
进一步的，在形成所述源极之后，本发明实施例中所提供的所述制备方法还可以包括如下步骤：
在所述半导体衬底的表面上形成层间介质层；
刻蚀所述层间介质层，以在所述层间介质层内分别形成用于电性外接所述源极、所述第一短沟道沟槽和所述第二短沟道沟槽中的所述多晶硅层的第一导电插塞；
至少在所述第一短沟道沟槽、MOS管沟槽和第二短沟道沟槽所对应的层间介质层的顶面上形成金属层，以将用于电性外接所述源极、所述第一短沟道沟槽和所述第二短沟道沟槽中的所述多晶硅层的第一导电插塞并联连接。
进一步的，在所述有源区所对应的外延层内形成用于形成SBR器件的所述短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比具体可以为：10％～15％。
进一步的，在形成位于所有沟槽内的所述隔离介质层之后，本发明实施例中所提供的所述制备方法还可以包括如下步骤：
在所有所述沟槽所裸露出的上部空间的内表面上以及相邻所述沟槽之间的所述外延层的表面上形成堆叠的所述薄氧化层、氮化硅层和第一氧化层；
形成遮蔽所述第一短沟道沟槽和所述第二短沟道沟槽所对应的外延层的光刻胶层，以去除暴露出的所述栅极沟槽和所述MOS管沟槽内的第一氧化层；
去除所述光刻胶层，并刻蚀去除所述栅极沟槽和所述MOS管沟槽内的氮化硅层和薄氧化层，以暴露出所述栅极沟槽和所述MOS管沟槽的所述上部空间的内表面；
在所述暴露出的所述上部空间的两个侧壁上形成所述厚氧化层。
进一步的，在刻蚀去除所述栅极沟槽和所述MOS管沟槽内的氮化硅层和薄氧化层的同时，还可以刻蚀去除了所述第一短沟道沟槽和所述第二短沟道沟槽内所形成的第一氧化层。
进一步的，在所述暴露出的所述上部空间的两个侧壁上形成所述厚氧化层之后，本发明实施例中所提供的所述制备方法还可以包括如下步骤：去除所述第一短沟道沟槽和所述第二短沟道沟槽内所暴露出的氮化硅层。
进一步的，在刻蚀所述层间介质层，形成所述第一导电插塞的同时，还可以在所述层间介质层内形成了用于电性外接所述栅极沟槽中的所述栅极多晶硅层的第二导电插塞，且形成的所述金属层还可以延伸覆盖在所述栅极沟槽所对应的层间介质层的顶面上。
进一步的，在形成所述金属层之后，本发明实施例中所提供的所述制备方法还可以包括如下步骤：刻蚀去除所述栅极沟槽和所述第一短沟道沟槽之间所对应的层间介质层表面上的金属层，以使覆盖在所述栅极沟槽上的所述金属层仅将所述第二导电插塞电性引出。
第二方面，基于与所述屏蔽栅沟槽结构的制备方法相同的发明构思，本发明还提供了一种屏蔽栅沟槽结构，应用于MOS管作为开关器件的直流-直流转换控制电路中，且具体可以采用如上所述的屏蔽栅沟槽结构的制备方法制备而成，具体制备方法这里将不再累述。
其中，形成所述屏蔽栅沟槽结构的有源区所对应的外延层内还同时集成有多个SBR器件。
进一步的，在所述有源区所对应的外延层内用于形成SBR器件的短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比为：10％～15％。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
本发明提出了一种屏蔽栅沟槽结构，其中，形成所述屏蔽栅沟槽结构的有源区所对应的外延层内还同时集成有多个SBR器件，进而使本发明所提供的屏蔽栅沟槽结构在正常工作时，便可利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，使得器件在关断时，寄生电容的电流会从SBR器件的势垒MOS沟道迅速释放，电流不经过寄生PN结，从而使器件的反向恢复特性大大优于传统的SGT MOSFET器件，即有效的减少了由于高开启电压造成的损耗、降低了高频开关过程中的开关损耗，并最终实现了提高直流-直流转换控制电路的转换效率的目的。
并且，由于在本发明所提供的有源区内集成多个栅氧化层(薄氧化层)比SGTMOSFET器件更薄的短沟道SBR器件的屏蔽栅沟槽结构中，其有源区所对应的外延层内用于形成SBR器件的短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比为：10％～15％，即实现了在保证了在不影响屏蔽栅沟槽结构本身可实现的功能的情况下，降低了高频开关过程中的开关损耗。
进一步的，本发明还提供了一种屏蔽栅沟槽结构的制备方法，通过先在有源区所对应的外延层内形成多个用于后续形成SBR器件的短沟道沟槽，然后，在该短沟道沟槽的上部空间的两侧内壁上形成厚度薄于该有源区上用于形成MOS管的MOS管沟槽和起到引出该MOS管的栅极的栅极沟槽内的上部空间的两侧内壁上的栅氧化层的所述薄氧化层，进而便可利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，实现减少由于高开启电压造成的损耗，进而降低高频开关过程中的开关损耗，即最终实现提高直流-直流转换控制电路的转换效率的目的。
附图说明
图1为本发明一实施例中的半导体结构的制备方法的流程示意图。
图2～图10为本发明一实施例中的半导体结构的制备方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-半导体衬底； 110-外延层；
120-屏蔽栅介质层； 130-屏蔽栅；
140-隔离介质层； 150-薄氧化层；
160-氮化硅层； 170-第一氧化层；
180-光刻胶层； 190-厚氧化层；
200-层间介质层； 210-金属层
AA-有源区； S-源极；
101-栅极沟槽； 102-第一短沟道沟槽；
103-MOS管沟槽； 104-第二短沟道沟槽；
G-栅极多晶硅层； Spoly-SBR器件的多晶硅层；
CT1-第一导电插塞； CT2-第二导电插塞。
具体实施方式
承如背景技术所述，目前，在包含两个MOS管(简称为M1、M2)且其作为核心开关器件的直流-直流转换控制电路中，其是通过控制芯片来实现直流-直流转换；其中，M1和M2本身存在由于其包围源极的P型阱区/漏极构成的寄生二极管的问题，因此，为了有效的降低高频开关损耗，提高直流-直流转换控制电路的直流转化效率，现有技术的做法，是在MOS管M1的源极S与漏极D之间并联一个肖特基二极管SBD，以利用肖特基二极管SBD的阈值电压(0.3V左右)低于寄生二极管的阈值电压(PN结二极管0.7V左右)的特性，来减少由于高开启电压造成的损耗，进而有效降低高频开关过程中的开关损耗，提高转换效率。
为此，本发明提供了一种屏蔽栅沟槽结构及其制备方法，通过在有源区内集成多个栅氧化层(薄氧化层)比SGT MOSFET器件更薄的短沟道SBR器件，以利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，来有效的减少由于高开启电压造成的损耗，进而有效降低高频开关过程中的开关损耗，即最终实现提高直流-直流转换控制电路的转换效率的目的。
参阅图1，图1为本发明一实施例中的一种屏蔽栅沟槽结构的制备方法的流程示意图。如图1所示，本发明提供的所述屏蔽栅沟槽结构的制备方法至少可以包括如下步骤：
步骤S101，提供一具有外延层的半导体衬底，所述半导体衬底至少包括有源区。
步骤S102，在所述有源区所对应的外延层内从左到右至少依次形成栅极沟槽、第一短沟道沟槽、MOS管沟槽和第二短沟道沟槽，且在形成的所有沟槽的下部空间的内表面上均形成屏蔽栅介质层、填满所述下部空间的屏蔽栅，以及覆盖在所述屏蔽栅介质层和所述屏蔽栅的顶面上的隔离介质层。
步骤S103，在所述栅极沟槽和所述MOS管沟槽所暴露出的上部空间的两侧内壁上形成厚氧化层和填满所述栅极沟槽和所述MOS管沟槽的剩余空间的栅极多晶硅层；以及，在所述第一短沟道沟槽和所述第二短沟道沟槽所暴露出的上部空间的两个内壁上形成薄氧化层以及填满所述第一短沟道沟槽和所述第二短沟道沟槽的剩余空间的多晶硅层。
以下结合附图和具体实施例对本发明提出的屏蔽栅沟槽结构及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面首先对本发明提供的一种屏蔽栅沟槽结构的制备方法进行具体介绍。其中，图2～图10为本发明一实施例中的屏蔽栅沟槽结构的制备方法在其制备过程中的结构示意图。
参考图2，在上述步骤S101中，可以先提供一半导体衬底100，所述半导体衬底100用于为后续工艺生成有源区内集成有多个SBR器件的屏蔽栅沟槽结构的SGT器件提供操作的平台。其中，所述半导体衬底100可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
接着，可以对所述半导体衬底100的表面进行外延工艺，以在所述半导体衬底100上形成具有第一导电类型的外延层110。作为一种示例，所述外延层110的第一导电类型为N型，并将所述外延层110所对应的一块区域作为用于形成开关器件的直流-直流转换控制电路的核心器件的有源区AA。
参阅图3，在上述步骤S102中，可以对所述外延层110进行刻蚀工艺，例如湿法、干法或二者的混合工艺，以在所述外延层110内形成多个沟槽，具体可以为从左到右依次排列的栅极沟槽101、第一短沟道沟槽102、MOS管沟槽103和第二短沟道沟槽104，然后，利用沉积工艺在所述栅极沟槽101、第一短沟道沟槽102、MOS管沟槽103和第二短沟道沟槽104的下部空间的内表面上均形成屏蔽栅介质层120、填满所述下部空间的屏蔽栅130，以及覆盖在所述屏蔽栅介质层120和所述屏蔽栅130的顶面上的隔离介质层140。其中，所述屏蔽栅介质层120的材料包括二氧化硅，所述屏蔽栅130的材料包括多晶硅，所述隔离介质层140的材料包括二氧化硅。
可以理解的是，在本发明实施例中，为了简化附图，只是在图2～图10中展示出了有源区AA所对应集成的器件的一部分，而在其他实施例中，其所述外延层110还可以包括外围逻辑区(未图示)以及形成在所述有源区AA所对应的外延层110内的其他多个所述栅极沟槽101、所述第一短沟道沟槽102、所述MOS管沟槽103和所述第二短沟道沟槽104。
需要说明的是，在本发明实施例中，所述栅极沟槽101是用于形成MOS管的等效栅极多晶硅层，进而通过一独立的导电插塞(所述第二导电插塞)将其引出，而所述第一短沟道沟槽102和所述第二短沟道沟槽104则是用于形成所述SBR器件，而所述MOS管沟槽用于形成具有上下为屏蔽栅结构的MOS管。
作为一种优选示例，在本发明实施例中，在所述有源区AA所对应的外延层110内形成用于形成SBR器件的所述短沟道沟槽(102和104)的数量与该有源区AA所对应的外延层110内形成的所有沟槽(101、102、103、104等等)的数量之比为：10％～15％，即具体可以是10％、11％、12％、13％、14％、15％等等；换言之，形成集成在所述有源区AA上的SBR器件的短沟道沟槽的数目只占该有源区AA上形成的所有沟槽的数目的10％～15％。显然，由于本发明实施例中所形成的所述屏蔽栅沟槽结构中，有源区AA所对应的外延层110内用于形成SBR器件的短沟道沟槽(102和104)的数量与该有源区AA所对应的外延层110内形成的所有沟槽的数量之比为10％～15％，实现了在保证不影响屏蔽栅沟槽结构本身可实现的功能的情况下，降低了高频开关过程中的开关损耗。
参考图4，在上述步骤S102在形成位于所有沟槽内的所述隔离介质层140之后，可以在所有所述沟槽(101、102、103和104)所裸露出的上部空间的内表面上以及相邻所述沟槽(101、102、103和104)之间的所述外延层110的表面上形成堆叠的所述薄氧化层150、氮化硅层160和第一氧化层170。其中，述薄氧化层150的材料包括二氧化硅，所述第一氧化层170的材料也为二氧化硅。
而形成的所述薄氧化层150的厚度范围具体可以为：
Figure BDA0004203989280000091
即，
Figure BDA0004203989280000092
Figure BDA0004203989280000093
以及上述任何两个数字构成的范围和属于其内的整数和小数等。作为一种优选示例，在发明实施例中的所述薄氧化层150的厚度为/>
Figure BDA0004203989280000094
参考图5，接着形成遮蔽所述第一短沟道沟槽102和所述第二短沟道沟槽104所对应的外延层110的光刻胶层180，以去除暴露出的所述栅极沟槽101和所述MOS管沟槽103内的第一氧化层170。
参考图6，去除所述光刻胶层180，并刻蚀去除所述栅极沟槽101和所述MOS管103沟槽内的氮化硅层160和薄氧化层150，以暴露出所述栅极沟槽101和所述MOS管沟槽103的所述上部空间的内表面。
可以理解的是，在刻蚀去除所述栅极沟槽101和所述MOS管沟槽103内的氮化硅层160和薄氧化层150的同时，还刻蚀去除了所述第一短沟道沟槽102和所述第二短沟道沟槽104内所形成的第一氧化层170。
参考图7，在所述暴露出的所述栅极沟槽101和所述MOS管沟槽103的两个侧壁上形成所述厚氧化层190。其中，所述厚氧化层190的厚度范围具体可以为：
Figure BDA0004203989280000101
即，
Figure BDA0004203989280000102
Figure BDA0004203989280000103
以及上述任何两个数字构成的范围和属于其内的整数和小数等。作为一种优选示例，在发明实施例中的所述厚氧化层190的厚度为
Figure BDA0004203989280000104
参考图8，在所述暴露出的所述上部空间的两个侧壁上形成所述厚氧化层190之后，所述制备方法还包括：去除所述第一短沟道沟槽102和所述第二短沟道沟槽104内所暴露出的氮化硅层160。
参阅图9，在图8所示的结构中的沉积多晶硅，以在所述栅极沟槽101和所述MOS管沟槽103的剩余空间内形成的栅极多晶硅层G；以及，在所述第一短沟道沟槽102和所述第二短沟道沟槽104的剩余空间内形成作为SBR器件的多晶硅层Spoly，即得到上述步骤S103执行后所描述的结构。
参阅图10，上述步骤S103在形成位于所述第一短沟道沟槽102和所述第二短沟道沟槽104的剩余空间中的多晶硅层Spoly之后，本发明实施例中所提供的所述制备方法还可以包括：对相邻两个所述沟槽(101、102、103以及104)之间的外延层110进行离子注入工艺，以在所述外延层110内形成体区b；
接着，对所述第一短沟道沟槽102、所述MOS管沟槽103以及所述第二短沟道沟槽104之间的所述体区b的表层进行离子注入工艺，以在所述MOS管沟槽103两侧的所述体区b内形成所述MOS管的源极S。
其中，所述外延层110的导电类型与所述体区b的导电类型相反。作为一种优选示例，本发明实施例中的所述外延层110的导电类型为N型，所述体区b的导电类型为P型。
继续参阅图10，在形成所述源极S之后，本发明实施例中所提供的所述制备方法还可以包括：在所述半导体衬底100的表面上形成层间介质层200的步骤；刻蚀所述层间介质层200，以在所述层间介质层200内分别形成用于电性外接所述源极S、所述第一短沟道沟槽102和所述第二短沟道沟槽104中的所述多晶硅层Spoly的第一导电插塞CT1的步骤；以及，
至少在所述第一短沟道沟槽102、所述MOS管沟槽103和所述第二短沟道沟槽104所对应的层间介质层200的顶面上形成金属层210，以将用于电性外接所述源极S、所述第一短沟道沟槽102和所述第二短沟道沟槽104中的所述多晶硅层Spoly的第一导电插塞CT1并联连接。
可以理解的是，在本发明实施例中，在上述刻蚀所述层间介质层200，形成所述第一导电插塞CT1的同时，还可以在所述层间介质层200内形成了用于电性外接所述栅极沟槽101中的所述栅极多晶硅层G的第二导电插塞CT2，且形成的所述金属层210还延伸覆盖在所述栅极沟槽101所对应的层间介质层200的顶面上。
之后，在形成覆盖在所述栅极沟槽101、所述第一短沟道沟槽102、所述MOS管沟槽103和所述第二短沟道沟槽104所对应的层间介质层200的表面上的所述金属层210之后，还可以刻蚀去除所述栅极沟槽101和所述第一短沟道沟槽102之间所对应的层间介质层200表面上的金属层210，以使覆盖在所述栅极沟槽101上的所述金属层210仅将所述第二导电插塞CT2电性引出，进而使集成有多个SBR器件的所述屏蔽栅沟槽结构的有源区中的MOS管在正向导通时，由于所述有源区AA上所集成的SBR器件的正向开启电压比所述外延层110与所述体区b之间构成的PN结的开启电压低(也理解为快)，即没有达到所述外延层110与所述体区b之间的寄生PN结势垒电压，该寄生PN结没有完全开启，从而实现有效的减少由于高开启电压造成的损耗，进而有效降低高频开关过程中的开关损耗，即最终实现提高直流-直流转换控制电路的转换效率的目的。
此外，基于与所述屏蔽栅沟槽结构的制备方法相同的发明构思，本发明还提供了一种屏蔽栅沟槽结构，具体应用于MOS管作为开关器件的直流-直流转换控制电路中，而其制备方法则是采用如上图2～图10所示的屏蔽栅沟槽结构的制备方法制备而成。
具体的，本发明实施例中所形成的屏蔽栅沟槽结构中的有源区所对应的外延层内还同时集成有多个SBR器件，如图10所示，其中图10中只是示例性的展示了在所述有源区AA内集成2个SBR器件的结构示意图。
而在其他实施例中，在所述有源区所对应的外延层内用于形成SBR器件的短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比具体满足10％～15％的关系，均属于本发明实施例的保护范围。
综上所述，本发明提出了一种屏蔽栅沟槽结构，其中，形成所述屏蔽栅沟槽结构的有源区所对应的外延层内还同时集成有多个SBR器件，进而使本发明所提供的屏蔽栅沟槽结构在正常工作时，便可利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，使得器件在关断时，寄生电容的电流会从SBR器件的势垒MOS沟道迅速释放，电流不经过寄生PN结，从而使器件的反向恢复特性大大优于传统的SGTMOSFET器件，即有效的减少了由于高开启电压造成的损耗、降低了高频开关过程中的开关损耗，并最终实现了提高直流-直流转换控制电路的转换效率的目的。
并且，由于在本发明所提供的有源区内集成多个栅氧化层(薄氧化层)比SGTMOSFET器件更薄的短沟道SBR器件的屏蔽栅沟槽结构中，其有源区所对应的外延层内用于形成SBR器件的短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比为：10％～15％，即实现了在保证了在不影响屏蔽栅沟槽结构本身可实现的功能的情况下，降低了高频开关过程中的开关损耗。
进一步的，本发明还提供了一种屏蔽栅沟槽结构的制备方法，通过先在有源区所对应的外延层内形成多个用于后续形成SBR器件的短沟道沟槽，然后，在该短沟道沟槽的上部空间的两侧内壁上形成厚度薄于该有源区上用于形成MOS管的MOS管沟槽和起到引出该MOS管的栅极的栅极沟槽内的上部空间的两侧内壁上的栅氧化层的所述薄氧化层，进而便可利用SBR器件的薄栅氧化层的开启电压低于外延层与体区之间构成的PN结的开启电压的特性，实现减少由于高开启电压造成的损耗，进而降低高频开关过程中的开关损耗，即最终实现提高直流-直流转换控制电路的转换效率的目的。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (15)

1.一种屏蔽栅沟槽结构的制备方法，其特征在于，应用于MOS管作为开关器件的直流-直流转换控制电路中，所述制备方法至少包括如下步骤：
提供一具有外延层的半导体衬底，所述半导体衬底至少包括有源区；
在所述有源区所对应的外延层内从左到右至少依次形成栅极沟槽、第一短沟道沟槽、MOS管沟槽和第二短沟道沟槽，且在形成的所有沟槽的下部空间的内表面上均形成屏蔽栅介质层、填满所述下部空间的屏蔽栅，以及覆盖在所述屏蔽栅介质层和所述屏蔽栅的顶面上的隔离介质层；
在所述栅极沟槽和所述MOS管沟槽所暴露出的上部空间的两侧内壁上形成厚氧化层和填满所述栅极沟槽和所述MOS管沟槽的剩余空间的栅极多晶硅层；以及，在所述第一短沟道沟槽和所述第二短沟道沟槽所暴露出的上部空间的两个内壁上形成薄氧化层以及填满所述第一短沟道沟槽和所述第二短沟道沟槽的剩余空间的多晶硅层。
2.如权利要求1所述的屏蔽栅沟槽结构的制备方法，其特征在于，所述薄氧化层的厚度范围为：
Figure FDA0004203989270000011
3.如权利要求1所述的屏蔽栅沟槽结构的制备方法，其特征在于，所述厚氧化层的厚度范围为：
Figure FDA0004203989270000012
4.如权利要求1所述的屏蔽栅沟槽结构的制备方法，其特征在于，形成在所述第一短沟道沟槽和所述第二短沟道沟槽内的多晶硅层作为SBR器件。
5.如权利要求1所述的屏蔽栅沟槽结构的制备方法，其特征在于，在形成位于所述第一短沟道沟槽和所述第二短沟道沟槽的剩余空间中的多晶硅层之后，所述制备方法还包括：
对相邻两个所述沟槽之间的外延层进行离子注入工艺，以在所述外延层内形成体区；
对所述第一短沟道沟槽、所述MOS管沟槽以及所述第二短沟道沟槽之间的所述体区的表层进行离子注入工艺，以在所述MOS管沟槽两侧的所述体区内形成所述MOS管的源极。
6.如权利要求5所述的屏蔽栅沟槽结构的制备方法，其特征在于，所述外延层的导电类型与所述体区的导电类型相反。
7.如权利要求5所述的屏蔽栅沟槽结构的制备方法，其特征在于，在形成所述源极之后，所述制备方法还包括：
在所述半导体衬底的表面上形成层间介质层；
刻蚀所述层间介质层，以在所述层间介质层内分别形成用于电性外接所述源极、所述第一短沟道沟槽和所述第二短沟道沟槽中的所述多晶硅层的第一导电插塞；
至少在所述第一短沟道沟槽、MOS管沟槽和第二短沟道沟槽所对应的层间介质层的顶面上形成金属层，以将用于电性外接所述源极、所述第一短沟道沟槽和所述第二短沟道沟槽中的所述多晶硅层的第一导电插塞并联连接。
8.如权利要求3所述的屏蔽栅沟槽结构的制备方法，其特征在于，在所述有源区所对应的外延层内形成用于形成SBR器件的所述短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比为：10％～15％。
9.如权利要求1所述的屏蔽栅沟槽结构的制备方法，其特征在于，在形成位于所有沟槽内的所述隔离介质层之后，所述制备方法还包括：
在所有所述沟槽所裸露出的上部空间的内表面上以及相邻所述沟槽之间的所述外延层的表面上形成堆叠的所述薄氧化层、氮化硅层和第一氧化层；
形成遮蔽所述第一短沟道沟槽和所述第二短沟道沟槽所对应的外延层的光刻胶层，以去除暴露出的所述栅极沟槽和所述MOS管沟槽内的第一氧化层；
去除所述光刻胶层，并刻蚀去除所述栅极沟槽和所述MOS管沟槽内的氮化硅层和薄氧化层，以暴露出所述栅极沟槽和所述MOS管沟槽的所述上部空间的内表面；
在所述暴露出的所述上部空间的两个侧壁上形成所述厚氧化层。
10.如权利要求9所述的屏蔽栅沟槽结构的制备方法，其特征在于，在刻蚀去除所述栅极沟槽和所述MOS管沟槽内的氮化硅层和薄氧化层的同时，还刻蚀去除了所述第一短沟道沟槽和所述第二短沟道沟槽内所形成的第一氧化层。
11.如权利要求10所述的屏蔽栅沟槽结构的制备方法，其特征在于，在所述暴露出的所述上部空间的两个侧壁上形成所述厚氧化层之后，所述制备方法还包括：去除所述第一短沟道沟槽和所述第二短沟道沟槽内所暴露出的氮化硅层。
12.如权利要求7所述的屏蔽栅沟槽结构的制备方法，其特征在于，在刻蚀所述层间介质层，形成所述第一导电插塞的同时，还在所述层间介质层内形成了用于电性外接所述栅极沟槽中的所述栅极多晶硅层的第二导电插塞，且形成的所述金属层还延伸覆盖在所述栅极沟槽所对应的层间介质层的顶面上。
13.如权利要求12所述的屏蔽栅沟槽结构的制备方法，其特征在于，在形成所述金属层之后，所述制备方法还包括：刻蚀去除所述栅极沟槽和所述第一短沟道沟槽之间所对应的层间介质层表面上的金属层，以使覆盖在所述栅极沟槽上的所述金属层仅将所述第二导电插塞电性引出。
14.一种屏蔽栅沟槽结构，其特征在于，应用于MOS管作为开关器件的直流-直流转换控制电路中，且采用如权利要求1～13任一项所述的屏蔽栅沟槽结构的制备方法制备而成，其中，形成所述屏蔽栅沟槽结构的有源区所对应的外延层内还同时集成有多个SBR器件。
15.如权利要求14所述的屏蔽栅沟槽结构，其特征在于，在所述有源区所对应的外延层内用于形成SBR器件的短沟道沟槽的数量与该有源区所对应的外延层内形成的所有沟槽的数量之比为：10％～15％。
CN202310471051.1A 2023-04-27 2023-04-27 屏蔽栅沟槽结构及其制备方法 Pending CN116314027A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310471051.1A CN116314027A (zh) 2023-04-27 2023-04-27 屏蔽栅沟槽结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310471051.1A CN116314027A (zh) 2023-04-27 2023-04-27 屏蔽栅沟槽结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116314027A true CN116314027A (zh) 2023-06-23

Family

ID=86820568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310471051.1A Pending CN116314027A (zh) 2023-04-27 2023-04-27 屏蔽栅沟槽结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116314027A (zh)

Similar Documents

Publication Publication Date Title
TWI618248B (zh) 具有薄基體之垂直半導體元件
US7906388B2 (en) Semiconductor device and method for manufacture
US20050056892A1 (en) Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US7439139B2 (en) Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US9276107B2 (en) Semiconductor device having buried gate electrode structures
US20180033676A1 (en) Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage bcd process
KR20080108494A (ko) 다중-플레이트 절연 구조를 갖는 반도체 장치
US8946819B2 (en) Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same
TW201838187A (zh) 半導體結構及其製造方法
US20190131406A1 (en) Ldmos finfet structures with shallow trench isolation inside the fin
KR20210133121A (ko) 입력/출력 디바이스
CN117253795A (zh) Ldmos器件结构的制造方法
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US10121878B1 (en) LDMOS finFET structures with multiple gate structures
CN116314027A (zh) 屏蔽栅沟槽结构及其制备方法
CN111509044B (zh) 半导体结构及其形成方法
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
CN117438318B (zh) 一种半导体器件及其制备方法
TW201442120A (zh) 半導體裝置及其製造方法
US20230223408A1 (en) Cmos structure, and fabrication methods of finfet cmos, fd cmos and gaa cmos
CN113437149B (zh) 半导体结构及其形成方法
CN111403469B (zh) 半导体器件及其形成方法
US11257720B2 (en) Manufacturing method for semiconductor device and integrated semiconductor device
CN117276185A (zh) 一种功率集成隔离结构、功率集成电路及其制备方法
CN115832026A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination