CN115832026A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN115832026A CN115832026A CN202211577808.7A CN202211577808A CN115832026A CN 115832026 A CN115832026 A CN 115832026A CN 202211577808 A CN202211577808 A CN 202211577808A CN 115832026 A CN115832026 A CN 115832026A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- metal
- gate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 151
- 239000002184 metal Substances 0.000 claims abstract description 151
- 230000005669 field effect Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000002739 metals Chemical class 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 167
- 239000000463 material Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 33
- 229910010271 silicon carbide Inorganic materials 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- -1 titanium and nickel Chemical class 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体结构及其制备方法。所述半导体结构包括：衬底；外延层，位于衬底之上；外延层内具有至少两个阱区，各阱区之间设有结型场效应晶体管区；栅极结构，栅极结构位于外延层之上，各阱区位于栅极结构的两侧；栅极结构内形成有第一通孔，第一通孔暴露出结型场效应晶体管区的表面，第一通孔将栅极结构分隔为第一栅极结构以及第二栅极结构；欧姆接触金属，分别位于栅极结构的两侧；肖特基接触金属，肖特基接触金属位于第一通孔内，与结型场效应晶体管区接触设置，肖特基接触金属的两侧分别与第一栅极结构以及第二栅极结构接触设置。本结构能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
随着半导体技术的发展，出现了碳化硅(SiC)金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，SiC MOSFET具有开关损耗低，工作频率更高，高温稳定性好等优点。然而，SiC MOSFET仍旧存在一些缺陷，例如，SiC MOSFET的体二极管由于较高的PN结内建电压，在反向导通时，MOSFET存在反向导通电压较高的问题。
针对于上述问题，传统技术中，通常通过在各晶体管中间阱区之上的区域增设肖特基接触金属以形成肖特基二极管，通过这种内部集成的肖特基二极管，在反向导通时屏蔽PN结二极管的开启，以达到降低反向导通电压的效果。然而，传统技术会增加SiC MOSFET元胞的宽度(Cell Pitch)，从而导致SiC MOSFET的正向导通电阻增加。
发明内容
基于此，有必要针对现有技术中的SiC MOSFET的正向导通电阻增加的问题提供一种半导体结构及其制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构，包括：
衬底；
外延层，位于所述衬底之上；所述外延层内具有至少两个阱区，各所述阱区之间设有结型场效应晶体管区；
栅极结构，所述栅极结构位于所述外延层之上，各所述阱区位于所述栅极结构的两侧；所述栅极结构内形成有第一通孔，所述第一通孔暴露出所述结型场效应晶体管区的表面，所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；
欧姆接触金属，分别位于所述栅极结构的两侧；
肖特基接触金属，所述肖特基接触金属位于所述第一通孔内，与所述结型场效应晶体管区接触设置，所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触设置。
上述半导体结构，包括：衬底；外延层，位于所述衬底之上；所述外延层内具有至少两个阱区，各所述阱区之间设有结型场效应晶体管结型场效应晶体管区；栅极结构，所述栅极结构位于所述外延层之上，各所述阱区位于所述栅极结构的两侧；所述栅极结构内形成有第一通孔，所述第一通孔暴露出所述结型场效应晶体管区的表面，所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；欧姆接触金属，分别位于所述栅极结构的两侧；肖特基接触金属，所述肖特基接触金属位于所述第一通孔内，与所述结型场效应晶体管区接触设置，所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触设置。由于结型场效应晶体管区原本即存在，从而形成的肖特基接触金属并不会增加SiC MOSFET的Cell Pitch，从而能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
在其中一个实施例中，所述栅极结构包括：
栅氧化层，位于所述外延层之上；
栅极材料层，位于所述栅氧化层之上；
层间介质层，位于所述栅极材料层之上以及所述栅极材料层的侧壁。
在其中一个实施例中，所述第一栅极结构对应的所述层间介质层开设有第二通孔，所述第二通孔暴露出所述第一栅极结构对应的所述栅极材料层的表面；所述半导体结构还包括间隔设置的第一压块金属层、第二压块金属层和第三压块金属层，其中，所述第一压块金属层位于靠近所述第一栅极结构的所述欧姆接触金属之上，所述第二压块金属层位于所述第一栅极结构之上且填满所述第二通孔，所述第三压块金属层位于所述第二栅极结构以及靠近所述第二栅极结构的所述欧姆接触金属之上且填满所述第一通孔。
在其中一个实施例中，各所述阱区内均设有相邻的第一导电区域以及第二导电区域。
在其中一个实施例中，所述半导体结构还包括漏极金属，所述漏极金属位于所述衬底的下方。
另一方面，本申请还提供了一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底之上形成外延层；所述外延层内具有至少两个阱区，各所述阱区之间具有结型场效应晶体管区；
于所述外延层之上形成栅极结构，各所述阱区位于所述栅极结构的两侧；
于所述栅极结构的两侧形成欧姆接触金属；
于所述栅极结构内形成第一通孔，所述第一通孔暴露出所述结型场效应晶体管区的表面；所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；
于所述第一通孔内形成肖特基接触金属；所述肖特基接触金属与所述结型场效应晶体管区接触，且所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触。
上述半导体结构的制备方法，通过于所述衬底之上形成外延层；所述外延层内具有至少两个阱区，各所述阱区之间具有结型场效应晶体管区；于所述外延层之上形成栅极结构，各所述阱区位于所述栅极结构的两侧；于所述栅极结构的两侧形成欧姆接触金属；于所述栅极结构内形成第一通孔，所述第一通孔暴露出所述结型场效应晶体管区的表面；所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；于所述第一通孔内形成肖特基接触金属；所述肖特基接触金属与所述结型场效应晶体管区接触，且所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触。由于结型场效应晶体管区原本即存在，从而形成的肖特基接触金属并不会增加SiC MOSFET的Cell Pitch，从而能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
在其中一个实施例中，所述于所述外延层之上形成栅极结构，包括：
于所述外延层之上形成栅氧化层；
于所述栅氧化层之上形成栅极材料层；
于所述栅极材料层之上以及所述栅极材料层的侧壁形成层间介质层；所述栅氧化层、所述栅极材料层以及所述层间介质层共同构成所述栅极结构。
在其中一个实施例中，所述于所述栅极结构内形成第一通孔同时，所述方法还包括：
于所述第一栅极结构对应的所述层间介质层内形成第二通孔，所述第二通孔暴露出所述第一栅极结构对应的所述栅极材料层的表面。
在其中一个实施例中，所述于所述第一通孔的底部形成肖特基接触金属之后，所述方法还包括：
于所述欧姆接触金属之上、所述肖特基接触金属之上、所述第一栅极结构之上以及所述第二栅极结构之上形成初始压块金属层；所述压块金属层同时填满所述第一通孔以及所述第二通孔；
去除位于所述第一栅极结构之上的部分所述初始压块金属层，以形成间隔设置的第一压块金属层、第二压块金属层和第三压块金属层，其中，所述第一压块金属层位于靠近所述第一栅极结构的所述欧姆接触金属之上，所述第二压块金属层位于所述第一栅极结构之上且填满所述第二通孔，所述第三压块金属层位于所述第二栅极结构以及靠近所述第二栅极结构的所述欧姆接触金属之上且填满所述第一通孔。
在其中一个实施例中，，所述于所述衬底之上形成栅极结构之前，所述方法还包括：
于所述衬底的下方形成漏极金属。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种传统的SiC MOSFET的截面结构示意图；
图2为一实施例中提供的半导体结构的制备方法的流程示意图；
图3为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的截面结构示意图；
图4为一实施例中提供的半导体结构的制备方法中步骤S104所得结构的截面结构示意图；
图5为一实施例中提供的半导体结构的制备方法中步骤S105所得结构的截面结构示意图；
图6为一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图；
图7为另一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图；
图8为一实施例中提供的半导体结构的制备方法中步骤S103的步骤流程示意图；
图9为一实施例中提供的半导体结构的制备方法中步骤S1033所得结构的截面结构示意图；
图10为一实施例中提供的半导体结构的制备方法中形成第二通孔后所得结构的截面结构示意图；
图11为一实施例中提供的半导体结构的制备方法中步骤S106之后的步骤流程示意图；
图12为一实施例中提供的半导体结构的制备方法中步骤S107所得结构的截面结构示意图；
图13为一实施例中提供的半导体结构的制备方法中步骤S108所得结构的截面结构示意图；
图14为一实施例中提供的半导体结构的制备方法中形成漏极金属后所得结构的截面结构示意图。
附图标记说明：10-衬底，20-外延层，201-阱区，2011-第一导电区域，2012-第二导电区域，30-栅极结构，301-第一通孔，302-栅氧化层，303-栅极材料层，304-层间介质层，305-第二通孔，40-欧姆接触金属，50-肖特基接触金属，60-初始压块金属层，601-第一压块金属层，602-第二压块金属层，603-第三压块金属层，70-漏极金属。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体技术的发展，出现了碳化硅(SiC)金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，SiC MOSFET具有开关损耗低，工作频率更高，高温稳定性好等优点。然而，SiC MOSFET仍旧存在一些缺陷，例如，SiC MOSFET的体二极管由于较高的PN结内建电压，在反向导通时，MOSFET存在反向导通电压较高的问题。传统技术通过增设肖特基二极管以降低反向导通电压，其增设了肖特基二极管后所得到的SiC MOSFET的结构如图1所示。由图1可以看出，虽然传统技术降低了反向导通电压，但由于肖特基接触金属50增设在各晶体管中间阱区201之上的区域，因此传统技术会增加SiC MOSFET元胞的宽度(Cell Pitch)，从而导致SiC MOSFET的正向导通电阻增加。
如图2所示，本发明提供了一种半导体结构的制备方法，包括如下步骤S101～S106：
S101：提供衬底。
如图3所示，其中，衬底10的材料可以为本领域公知的任意合适的衬底材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
S102：于衬底之上形成外延层；外延层内具有至少两个阱区，各阱区之间具有结型场效应晶体管区。
如图3所示，其中，外延层20的材料可以为本领域公知的任意合适的外延层20材料，例如可以包括氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)中的一种或者多种的组合，本实施例在此不作限制。各阱区201的导电类型可以根据具体的制备工艺而确定，例如，通过对阱区201进行P型离子掺杂可以形成P阱区201；当然，通过对阱区201进行N型离子掺杂可以形成N阱区201，本实施例在此不做限制。形成各阱区201后，通常将各阱区201之间的中间区域称为结型场效应晶体管(Junction Field-Effect Transistor)JFET区。
S103：于外延层之上形成栅极结构，各阱区位于栅极结构的两侧。
如图3所示，其中，栅极结构30的形成工艺可以采用本领域所熟知的栅极制备工艺而制得，本实施例在此不再详述。
S104：于栅极结构的两侧形成欧姆接触金属。
如图4所示，其中，欧姆接触金属40可以为具有低接触电阻率的金属或合金，例如铜、铝等金属中的一种或者多种的组合，本实施例在此不做限制。
S105：于栅极结构内形成第一通孔，第一通孔暴露出结型场效应晶体管区的表面；第一通孔将栅极结构分隔为第一栅极结构以及第二栅极结构。
如图5所示，可以采用本领域熟知的刻蚀工艺形成第一通孔301(例如干法刻蚀工艺)，本实施例在此不再详述。
S106：于第一通孔内形成肖特基接触金属；肖特基接触金属与结型场效应晶体管区接触，且肖特基接触金属的两侧分别与第一栅极结构以及第二栅极结构接触。
如图6所示，其中，肖特基接触金属50可以为金属或合金，例如可以为钛、镍等金属中的一种或多种的组合，本实施例在此不做限制。
如图7所示，本实施例通过第一通孔301将栅极结构30分隔为第一栅极结构30以及第二栅极结构30，并通过于第一通孔301内形成肖特基接触金属50，从而将肖特基接触金属50增设在JFET区之上而形成肖特基二极管。在反向导通时肖特基二极管开启，从而能够降低反向导通时的导通压降，且JFET区具有夹断效应，可以对肖特基二极管进行保护，从而不会增大半导体器件的漏电。同时，由图1与图7的对比可以看出，图1中由于肖特基接触金属50增设在各晶体管中间阱区201之上的区域，因此会增加SiC MOSFET元胞的宽度(CellPitch)，从而导致SiC MOSFET的正向导通电阻增加。而在图7中，由于JFET区原本即存在，形成的肖特基接触金属50并不会增加SiC MOSFET的Cell Pitch，从而能够避免增加SiCMOSFET的正向导通电阻。
本实施例中的半导体结构的制备方法，通过于衬底之上形成外延层；外延层内具有至少两个阱区，各阱区之间具有结型场效应晶体管区；于外延层之上形成栅极结构，各阱区位于栅极结构的两侧；于栅极结构的两侧形成欧姆接触金属；于栅极结构内形成第一通孔，第一通孔暴露出JFET区的表面；第一通孔将栅极结构分隔为第一栅极结构以及第二栅极结构；于第一通孔内形成肖特基接触金属；肖特基接触金属与结型场效应晶体管区接触，且肖特基接触金属的两侧分别与第一栅极结构以及第二栅极结构接触。由于结型场效应晶体管区原本即存在，从而形成的肖特基接触金属并不会增加SiC MOSFET的Cell Pitch，从而能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
在一个实施例中，如图8所示，上述步骤S103，具体可以包括如下步骤：
S1031：于外延层20之上形成栅氧化层302，如图9所示。
S1032：于栅氧化层302之上形成栅极材料层303,如图9所示。
其中，栅极材料层303的材料可以为本领域公知的任意合适的栅极材料，例如可以为多晶硅，也可以为其他合适的金属栅极材料等，本实施例在此不做限制。进一步地，多晶硅的导电类型可以为P型，也可以为N型，本实施例在此不作限制。
S1033：于栅极材料层303之上以及栅极材料层303的侧壁形成层间介质层304；栅氧化层302、栅极材料层303以及层间介质层304共同构成栅极结构30，如图9所示。
其中，层间介质层304的材料可以为本领域公知的任意合适的介质材料，例如可以为氧化硅、氮化硅、高分子材料(polymer)、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)或正硅酸四乙酯中的一种或多种的组合，本实施例在此不作限制。
在一个实施例中，如图10所示，在执行上述步骤S105的同时，半导体结构的制备方法还可以包括：于第一栅极结构30对应的层间介质层304内形成第二通孔305，第二通孔305暴露出第一栅极结构30对应的栅极材料层303的表面。
在上述实施例的基础上，在一个实施例中，如图11所示，在步骤S106之后，半导体结构的制备方法还可以包括如下步骤：
S107：于欧姆接触金属40之上、肖特基接触金属50之上、第一栅极结构30之上以及第二栅极结构30之上形成初始压块金属层60；压块金属层同时填满第一通孔301以及第二通孔305，如图12所示。
S108：去除位于第一栅极结构30之上的部分初始压块金属层60，以形成间隔设置的第一压块金属层601、第二压块金属层602和第三压块金属层603，其中，第一压块金属层601位于靠近第一栅极结构30的欧姆接触金属40之上，第二压块金属层602位于第一栅极结构30之上且填满第二通孔305，第三压块金属层603位于第二栅极结构30以及靠近第二栅极结构30的欧姆接触金属40之上且填满第一通孔301，如图13所示。
在一个实施例中，如图14所示，在上述步骤S103之前，半导体结构的制备方法还可以包括：于衬底10的下方形成漏极金属70。
可选的，在一个实施例中，如图14所示，在上述步骤S103之前，半导体结构的制备方法还可以包括：于各阱区201内形成相邻的第一导电区域2011以及第二导电区域2012。第一导电区域2011与第二导电区域2012的导电类型可以不同，例如，可以对第一导电区域2011注入P型离子以使第一导电区域2011的导电类型为P型，并对第二导电区域2012注入N型离子以使第二导电区域2012的导电类型为N型；当然，也可以对第一导电区域2011注入N型离子以使第一导电区域2011的导电类型为N型，并对第二导电区域2012注入P型离子以使第二导电区域2012的导电类型为P型，本实施例在此不做限制。
可选的，在步骤S104中形成欧姆接触金属40之后，还可以包括对欧姆接触金属40进行欧姆接触退火的步骤；在步骤S106中形成肖特基接触金属50之后，还可以包括对肖特基接触金属50进行肖特基接触退火的步骤；上述退火步骤为本领域所熟知的制备工艺，故本实施例在此不再详述。
请继续参阅图6以及图7，本发明还提供了一种半导体结构，包括：衬底10；外延层20，位于衬底10之上；外延层20内具有至少两个阱区201，各阱区201之间设有结型场效应晶体管区；栅极结构30，栅极结构30位于外延层20之上，各阱区201位于栅极结构30的两侧；栅极结构30内形成有第一通孔301，第一通孔301暴露出结型场效应晶体管区的表面，第一通孔301将栅极结构30分隔为第一栅极结构30以及第二栅极结构30；欧姆接触金属40，分别位于栅极结构30的两侧；肖特基接触金属50，肖特基接触金属50位于第一通孔301内，与结型场效应晶体管区接触设置，肖特基接触金属50的两侧分别与第一栅极结构30以及第二栅极结构30接触设置。
其中，衬底10的材料可以为本领域公知的任意合适的衬底材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
其中，外延层20的材料可以为本领域公知的任意合适的外延层20材料，例如可以包括氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)中的一种或者多种的组合，本实施例在此不作限制。各阱区201的导电类型可以根据具体的制备工艺而确定，例如，通过对阱区201进行P型离子掺杂可以形成P阱区201；当然，通过对阱区201进行N型离子掺杂可以形成N阱区201，本实施例在此不做限制。形成各阱区201后，通常将各阱区201之间的中间区域称为结型场效应晶体管(Junction Field-Effect Transistor)JFET区。
其中，欧姆接触金属40可以为具有低接触电阻率的金属或合金，例如铜、铝等金属中的一种或者多种的组合，本实施例在此不做限制。肖特基接触金属50可以为金属或合金，例如可以为钛、镍等金属中的一种或多种的组合，本实施例在此不做限制。
如图7所示，本实施例通过第一通孔301将栅极结构30分隔为第一栅极结构30以及第二栅极结构30，并通过于第一通孔301内形成肖特基接触金属50，从而将肖特基接触金属50增设在JFET区之上而形成肖特基二极管。在反向导通时肖特基二极管开启，从而能够降低反向导通时的导通压降，且JFET区具有夹断效应，可以对肖特基二极管进行保护，从而不会增大半导体器件的漏电。同时，由图1与图7的对比可以看出，图1中由于肖特基接触金属50增设在各晶体管中间阱区201之上的区域，因此会增加SiC MOSFET元胞的宽度(CellPitch)，从而导致SiC MOSFET的正向导通电阻增加。而在图7中，由于JFET区原本即存在，形成的肖特基接触金属50并不会增加SiC MOSFET的Cell Pitch，从而能够避免增加SiCMOSFET的正向导通电阻。
本实施例中的半导体结构，包括：衬底10；外延层20，位于衬底10之上；外延层20内具有至少两个阱区201，各阱区201之间设有结型场效应晶体管区；栅极结构30，栅极结构30位于外延层20之上，各阱区201位于栅极结构30的两侧；栅极结构30内形成有第一通孔301，第一通孔301暴露出结型场效应晶体管区的表面，第一通孔301将栅极结构30分隔为第一栅极结构30以及第二栅极结构30；欧姆接触金属40，分别位于栅极结构30的两侧；肖特基接触金属50，肖特基接触金属50位于第一通孔301内，与结型场效应晶体管区接触设置，肖特基接触金属50的两侧分别与第一栅极结构30以及第二栅极结构30接触设置。由于结型场效应晶体管区原本即存在，从而形成的肖特基接触金属50并不会增加SiC MOSFET的CellPitch，从而能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
在一个实施例中，如图9所示，栅极结构30包括：栅氧化层302，位于外延层20之上；栅极材料层303，位于栅氧化层302之上；层间介质层304，位于栅极材料层303之上以及栅极材料层303的侧壁。
其中，栅极材料层303的材料可以为本领域公知的任意合适的栅极材料，例如可以为多晶硅，也可以为其他合适的金属栅极材料等，本实施例在此不做限制。进一步地，多晶硅的导电类型可以为P型，也可以为N型，本实施例在此不作限制。层间介质层304的材料可以为本领域公知的任意合适的介质材料，例如可以为氧化硅、氮化硅、高分子材料(polymer)、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)或正硅酸四乙酯中的一种或多种的组合，本实施例在此不作限制。
在一个实施例中，如图13所示，第一栅极结构30对应的层间介质层304开设有第二通孔305，第二通孔305暴露出第一栅极结构30对应的栅极材料层303的表面；半导体结构还包括间隔设置的第一压块金属层601、第二压块金属层602和第三压块金属层603，其中，第一压块金属层601位于靠近第一栅极结构30的欧姆接触金属40之上，第二压块金属层602位于第一栅极结构30之上且填满第二通孔305，第三压块金属层603位于第二栅极结构30以及靠近第二栅极结构30的欧姆接触金属40之上且填满第一通孔301。
在一个实施例中，如图14所示，各阱区201内均设有相邻的第一导电区域2011以及第二导电区域2012。
其中，第一导电区域2011与第二导电区域2012的导电类型可以不同，例如，可以对第一导电区域2011注入P型离子以使第一导电区域2011的导电类型为P型，并对第二导电区域2012注入N型离子以使第二导电区域2012的导电类型为N型；当然，也可以对第一导电区域2011注入N型离子以使第一导电区域2011的导电类型为N型，并对第二导电区域2012注入P型离子以使第二导电区域2012的导电类型为P型，本实施例在此不做限制。
在一个实施例中，如图14所示，半导体结构还包括漏极金属70，漏极金属70位于衬底10的下方。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底；
外延层，位于所述衬底之上；所述外延层内具有至少两个阱区，各所述阱区之间设有结型场效应晶体管区；
栅极结构，所述栅极结构位于所述外延层之上，各所述阱区位于所述栅极结构的两侧；所述栅极结构内形成有第一通孔，所述第一通孔暴露出所述结型场效应晶体管区表面，所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；
欧姆接触金属，分别位于所述栅极结构的两侧；
肖特基接触金属，所述肖特基接触金属位于所述第一通孔内，与所述结型场效应晶体管区接触设置，所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触设置。
2.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：
栅氧化层，位于所述外延层之上；
栅极材料层，位于所述栅氧化层之上；
层间介质层，位于所述栅极材料层之上以及所述栅极材料层的侧壁。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅极结构对应的所述层间介质层开设有第二通孔，所述第二通孔暴露出所述第一栅极结构对应的所述栅极材料层的表面；
所述半导体结构还包括间隔设置的第一压块金属层、第二压块金属层和第三压块金属层，其中，所述第一压块金属层位于靠近所述第一栅极结构的所述欧姆接触金属之上，所述第二压块金属层位于所述第一栅极结构之上且填满所述第二通孔，所述第三压块金属层位于所述第二栅极结构以及靠近所述第二栅极结构的所述欧姆接触金属之上且填满所述第一通孔。
4.根据权利要求1所述的半导体结构，其特征在于，各所述阱区内均设有相邻的第一导电区域以及第二导电区域。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括漏极金属，所述漏极金属位于所述衬底的下方。
6.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底之上形成外延层；所述外延层内具有至少两个阱区，各所述阱区之间具有结型场效应晶体管区；
于所述外延层之上形成栅极结构，各所述阱区位于所述栅极结构的两侧；
于所述栅极结构的两侧形成欧姆接触金属；
于所述栅极结构内形成第一通孔，所述第一通孔暴露出所述结型场效应晶体管区的表面；所述第一通孔将所述栅极结构分隔为第一栅极结构以及第二栅极结构；
于所述第一通孔内形成肖特基接触金属；所述肖特基接触金属与所述结型场效应晶体管区接触，且所述肖特基接触金属的两侧分别与所述第一栅极结构以及所述第二栅极结构接触。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于所述外延层之上形成栅极结构，包括：
于所述外延层之上形成栅氧化层；
于所述栅氧化层之上形成栅极材料层；
于所述栅极材料层之上以及所述栅极材料层的侧壁形成层间介质层；所述栅氧化层、所述栅极材料层以及所述层间介质层共同构成所述栅极结构。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述于所述栅极结构内形成第一通孔同时，所述方法还包括：
于所述第一栅极结构对应的所述层间介质层内形成第二通孔，所述第二通孔暴露出所述第一栅极结构对应的所述栅极材料层的表面。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述于所述第一通孔的底部形成肖特基接触金属之后，所述方法还包括：
于所述欧姆接触金属之上、所述肖特基接触金属之上、所述第一栅极结构之上以及所述第二栅极结构之上形成初始压块金属层；所述压块金属层同时填满所述第一通孔以及所述第二通孔；
去除位于所述第一栅极结构之上的部分所述初始压块金属层，以形成间隔设置的第一压块金属层、第二压块金属层和第三压块金属层，其中，所述第一压块金属层位于靠近所述第一栅极结构的所述欧姆接触金属之上，所述第二压块金属层位于所述第一栅极结构之上且填满所述第二通孔，所述第三压块金属层位于所述第二栅极结构以及靠近所述第二栅极结构的所述欧姆接触金属之上且填满所述第一通孔。
10.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于所述衬底之上形成栅极结构之前，所述方法还包括：
于所述衬底的下方形成漏极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211577808.7A CN115832026A (zh) | 2022-12-05 | 2022-12-05 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211577808.7A CN115832026A (zh) | 2022-12-05 | 2022-12-05 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115832026A true CN115832026A (zh) | 2023-03-21 |
Family
ID=85545551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211577808.7A Pending CN115832026A (zh) | 2022-12-05 | 2022-12-05 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115832026A (zh) |
-
2022
- 2022-12-05 CN CN202211577808.7A patent/CN115832026A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171937B2 (en) | Monolithically integrated vertical JFET and Schottky diode | |
| JP5567513B2 (ja) | シリコンおよびｉｉｉ−ｖ族のモノリシック集積デバイス | |
| JP5766740B2 (ja) | 横型ｈｅｍｔ | |
| EP2363885B1 (en) | Efficient high voltage switching circuits and monolithic integration of same | |
| US12132043B2 (en) | Resistor and resistor-transistor-logic circuit with GaN structure and method of manufacturing the same | |
| CN116504759B (zh) | 一种半导体器件及其制备方法 | |
| US20240063219A1 (en) | Integrated depletion and enhancement mode gallium nitride high-electron mobility transistors | |
| US9391179B2 (en) | Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance | |
| TW202347791A (zh) | 具有場板結構的氮化鎵元件及其製作方法 | |
| CN115832026A (zh) | 半导体结构及其制备方法 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN112993010A (zh) | 氮化镓高电子迁移率晶体管及其制造方法 | |
| US20240014306A1 (en) | Semiconductor Structure with Features of D-mode and E-mode GaN Devices and Semiconductor Process Thereof | |
| CN115863401B (zh) | 常闭型晶体管及其制备方法 | |
| US20230282581A1 (en) | Lateral semiconductor device comprising unit cells with hexagon contours | |
| CN116581152A (zh) | 半导体器件及其制备方法 | |
| CN116314027A (zh) | 屏蔽栅沟槽结构及其制备方法 | |
| CN115939178A (zh) | 半导体结构及其制备方法 | |
| CN115020469A (zh) | 外延结构、p型晶体管、集成电路以及电源管理芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |