CN116313536A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116313536A
CN116313536A CN202211644219.6A CN202211644219A CN116313536A CN 116313536 A CN116313536 A CN 116313536A CN 202211644219 A CN202211644219 A CN 202211644219A CN 116313536 A CN116313536 A CN 116313536A
Authority
CN
China
Prior art keywords
side edge
multilayer electronic
content
less
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211644219.6A
Other languages
English (en)
Inventor
姜秀智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116313536A publication Critical patent/CN116313536A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电子组件。所述多层电子组件包括：主体，包括多个介电层；侧边缘部，设置在所述主体上；以及外电极，设置在所述主体上。所述主体包括有效部和覆盖部，所述有效部具有在第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上。所述有效部、所述覆盖部和所述侧边缘部包括钼(Mo)。第一维度界面部中的Mo含量高于所述有效部的中央部中的Mo含量，所述第一维度界面部是所述有效部的与所述覆盖部和所述侧边缘部中的一个相邻的区域。所述覆盖部和所述侧边缘部中的所述一个中的Mo含量高于所述第一维度界面部中的Mo含量。

Description

多层电子组件
本申请要求于2021年12月21日在韩国知识产权局提交的第10-2021-0184078号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)是安装在各种类型的电子产品(诸如显示装置(包括液晶显示器(LCD)和等离子体显示面板(PDP))、计算机、智能电话、蜂窝电话等)的印刷电路板上的片型电容器以允许向其中充电和从其中放电。
这样的MLCC(具有诸如紧凑性、保证的高电容和易于安装的优点)可用作各种电子装置的组件。随着各种电子装置(诸如计算机、移动装置等)已经变得更小并且在功率输出方面变得更高，对于多层陶瓷电容器的小型化和更高电容的需求已经增加。
另外，由于最近对用于汽车的电子部件的行业关注已经增加，因此MLCC也需要具有高可靠性和高强度特性以用于汽车或信息娱乐系统。因此，预计电动汽车普及率迅速增加的趋势将持续，并且随着这样的趋势，电动汽车和自动驾驶汽车的部件需要具有更高的性能和减小的重量。
特别地，为了使MLCC小型化和增大MLCC的电容，需要使电极的有效区域最大化(增大实现电容所需的有效体积分数)。
为了实现如上所述的紧凑且高电容的MLCC，在制造MLCC时，应用了如下方法：通过无边缘设计使内电极在主体的宽度方向上暴露以使内电极的宽度方向面积最大化，并且在生坯片制造完成之后执行烧结之前，将单独的侧边缘部附接到生坯片的暴露的宽度方向电极表面。
因此，可通过单独附接侧边缘部来改善电容器的每单位体积电容，但是存在由于侧边缘部的厚度减小而导致的可靠性可能劣化的问题。
另外，通常，湿气可能通过最外内电极与覆盖部之间在堆叠方向上的间隙进入而导致多层电子组件的特性劣化，并且当在防潮可靠性评价之后进行缺陷产品的破坏性分析时，覆盖部中烧焦缺陷的发生率趋高。
发明内容
示例性实施例提供了一种具有改善的防潮可靠性的多层电子组件。
示例性实施例提供了一种可靠、紧凑、高电容的多层电子组件。
根据本公开的一方面，一种多层电子组件包括：主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；侧边缘部，设置在所述第五表面和所述第六表面上；以及外电极，设置在所述第三表面和所述第四表面上。所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上。所述有效部、所述覆盖部和所述侧边缘部包括钼(Mo)。第一维度界面部中的Mo含量高于所述有效部的中央部中的Mo含量，所述第一维度界面部是所述有效部的与所述覆盖部和所述侧边缘部中的一个相邻的区域。所述覆盖部和所述侧边缘部中的所述一个中的Mo含量高于所述第一维度界面部中的Mo含量。
根据本公开的另一方面，一种多层电子组件包括：主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；侧边缘部，设置在所述第五表面和所述第六表面上；以及外电极，设置在所述第三表面和所述第四表面上。所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上。在所述有效部中，钼(Mo)含量在朝向所述有效部的中央部的向内方向上减小。
根据本公开的另一方面，一种多层电子组件包括：主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及外电极，设置在所述第三表面和所述第四表面上。所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上。所述覆盖部中的钼(Mo)含量大于所述有效部中的Mo含量。
附图说明
通过结合附图的以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图；
图2是图1的多层电子组件的除了外电极之外的立体图；
图3是示出图1的多层电子组件的除了外电极和侧边缘部之外的立体图；
图4是沿图1的线I-I'截取的截面图；
图5是沿图1的线II-II'截取的截面图；
图6是图5的区域A的放大图；
图7A是图6的区域Aa的放大图，图7B是样品的对应区域的透射电子显微镜(TEM)图像；
图8A是图5的区域B的放大图，图8B是样品的对应区域的TEM图像；
图9A是图6的区域Ab的放大图，图9B是样品的对应区域的TEM图像；以及
图10A是图8A的区域Bb的放大图，图10B是样品的对应区域的TEM图像。
具体实施方式
在下文中，将参照附图详细描述本发明构思的示例性实施例。然而，本发明构思可以以多种不同的形式例证，并且不应被解释为限于这里所描述的具体示例性实施例。更确切地说，提供这些示例性实施例使得本公开将是彻底的和完整的，并且将向本领域普通技术人员充分地传达本发明构思的范围。在附图中，为了清楚起见，可夸大要素的形状和尺寸，并且相同的附图标号将始终用于指定相同或相似的要素。
为了阐明本公开，与描述无关的部分被省略，且在整个说明书中相似的附图标号指示相似的要素，并且在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。此外，在附图中，虽然在不同的附图中示出，但是相似的附图标号指示相似的要素。在整个说明书中，除非有明确的相反描述，否则词语“包括”、“包含”、“具有”等将被理解为意味着包括所述的要素但并不排除任何其它要素。
在附图中，第一方向可被定义为堆叠方向或厚度方向，第二方向可被定义为长度方向，并且第三方向可被定义为宽度方向。
多层电子组件
图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图2是图1的多层电子组件的除了外电极之外的立体图。
图3是示出图1的多层电子组件的除了外电极和侧边缘部之外的立体图。
图4是沿图1的线I-I'截取的截面图。
图5是沿图1的线II-II'截取的截面图。
图6是图5的区域A的放大图。
在下文中，将参照图1至图6详细描述根据本公开中的示例性实施例的多层电子组件。
根据本公开中的示例性实施例的多层电子组件100包括：主体110，包括多个介电层111并且包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；侧边缘部114和115，分别设置在第五表面5和第六表面6上；以及外电极131和132，分别设置在第三表面3和第四表面4上。主体110包括：有效部Ac，具有在第一方向上与介电层111交替布置的内电极121和122；以及覆盖部112和113，设置在有效部Ac在第一方向上的两个表面上。有效部Ac、覆盖部112和113以及侧边缘部114和115包括钼(Mo)，界面部(有效部Ac中的与覆盖部112和113以及侧边缘部114和115相邻的区域)中的Mo含量高于有效部Ac的中央部中的Mo含量，并且覆盖部112和113以及侧边缘部114和115中的Mo含量高于界面部中的Mo含量。在整个说明书中，如果没有特别说明，Mo含量指的是Mo的平均含量。
在主体110中，介电层111以及内电极121和122交替堆叠。
主体110的具体形状没有限制，但是如图1至图3中所示，主体110可具有六面体形状或类似于六面体形状的形状。由于在烧制期间包括在主体110中的陶瓷粉末颗粒的收缩，主体110可不具有拥有完美直线的六面体形状，但是可大体上具有六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111处于烧结的状态，并且相邻的介电层111可以是一体的，使得它们之间的边界在不使用扫描电子显微镜(SEM)的情况下可能不容易区分。
根据本公开中的示例性实施例，用于形成介电层111的材料没有限制，只要可获得足够的静电电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶类材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒，并且BaTiO3基陶瓷粉末颗粒可包括BaTiO3以及通过将钙(Ca)、锆(Zr)等部分溶在BaTiO3中获得的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
作为用于形成介电层111的材料，可根据本公开的目的将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末中。例如，介电层111可通过如下方式形成：在载体膜上涂覆并干燥形成为包括诸如钛酸钡(BaTiO3)的粉末的浆料以制备多个陶瓷生片。陶瓷生片可通过如下方式形成：通过混合陶瓷粉末、粘合剂和溶剂来制备浆料，并通过刮刀法将浆料制备成具有几μm厚度的片形状，但不限于此。
此外，介电层111的厚度td没有特别限制。然而，为了更容易地实现多层电子组件100的小型化和高电容，介电层111的厚度td可小于等于0.4μm。这里，介电层111的厚度td可指介电层111的平均厚度。
介电层111的平均厚度可通过如下方式测量：使用放大倍率为10,000的扫描电子显微镜(SEM)扫描主体110在长度方向-厚度方向上的截面的图像。更具体地，介电层111的厚度的平均值可通过如下方式测量：在扫描图像中，在长度方向上的30个等间隔的点处测量一个介电层的厚度然后取平均值。可在有效部Ac中指定该30个等间隔的点。另外，如果通过将平均值的测量扩展至10个介电层来测量平均值，则介电层的平均厚度可更一般化。
主体110可包括有效部Ac以及覆盖部112和113，有效部Ac形成在主体110内部并且利用设置为彼此相对且有介电层111介于它们之间的第一内电极121和第二内电极122形成电容，覆盖部112和113形成在有效部Ac在第一方向上的上方和下方。即，覆盖部112和113可设置在有效部Ac在第一方向上的两个表面上。
有效部Ac是对电容器的电容形成有贡献的部分，并且可通过如下方式形成：重复堆叠多个第一内电极121和多个第二内电极122，且使介电层111介于第一内电极121和第二内电极122之间。
覆盖部112和113可通过分别在有效部Ac在第一方向上的上表面和下表面上堆叠单个介电层111或者两个或更多个介电层111来形成，并且可基本上用于防止由物理应力或化学应力导致的对内电极121和122的损坏。
覆盖部112和113不包括内电极121和122，并且可包括与介电层111的材料相同的材料。即，覆盖部112和113可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
此外，覆盖部112和113的平均厚度tp没有特别限制。然而，为了更容易地实现多层电子组件100的小型化和高电容并且增大每单位体积电容，覆盖部112和113的平均厚度tp可小于等于20μm。
覆盖部112和113的平均厚度tp可指在第一方向上的尺寸，并且可以是通过如下方式获得的值：对在有效部Ac的上方或下方的五个等间隔点处测量的覆盖部112和113的尺寸取平均值。
另外，侧边缘部114和115可设置在有效部Ac在第三方向上的两个表面上。在一些示例性实施例中，多层电子组件可不包括侧边缘部114和115。
侧边缘部114和115可包括设置在主体110的第五表面5上的第一侧边缘部114和设置在主体110的第六表面6上的第二侧边缘部115。
另外，为了抑制由内电极121和122导致的台阶差，侧边缘部114和115可通过如下方式形成：在堆叠陶瓷生片以形成堆叠体之后，切割堆叠体以使内电极暴露于切割后的堆叠体在第三方向上的两个表面，然后在切割后的堆叠体在第三方向上的两个表面上堆叠单个介电层或者两个或更多个介电层。基本上，侧边缘部114和115可用于防止由物理应力或化学应力导致的对内电极121和122的损坏。
侧边缘部114和115不包括内电极121和122，并且可包括与介电层111的材料相同的材料。即，侧边缘部114和115可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
此外，侧边缘部114和115的宽度没有特别限制。然而，为了更容易地实现多层电子组件100的小型化和高电容并且增大每单位体积电容，侧边缘部114和115的平均宽度可小于等于20μm。
侧边缘部114和115的宽度可指在第三方向上的尺寸，并且可以是通过如下方式获得的值：对在有效部Ac在第三方向上的一侧或另一侧的五个等间隔点处测量的侧边缘部114和115的尺寸取平均值。
内电极121和122可交替设置，且介电层111介于内电极121和122之间。
此外，内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替设置为彼此相对，且介电层111在第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110在第二方向上的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露(或从第三表面3延伸或与第三表面3接触)，第二内电极122可与第三表面3间隔开并且通过第四表面4暴露(或从第四表面4延伸或与第四表面4接触)。此外，第一内电极121可通过第三表面3、第五表面5和第六表面6暴露(或从第三表面3、第五表面5和第六表面6延伸或与第三表面3、第五表面5和第六表面6接触)，第二内电极122可通过第四表面4、第五表面5和第六表面6暴露(或从第四表面4、第五表面5和第六表面6延伸或与第四表面4、第五表面5和第六表面6接触)。在这种情况下，第一内电极121和第二内电极122可通过设置在第一内电极121和第二内电极122之间的介电层111彼此电分离。
内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。
此外，内电极121和122的厚度te没有特别限制。然而，为了更容易地实现多层电子组件100的小型化和高电容，内电极121和122的厚度te可小于等于0.4μm。这里，内电极121和122的厚度te可指内电极121和122的平均厚度。
内电极121和122的平均厚度可通过如下方式测量：使用放大倍率为10,000的扫描电子显微镜(SEM)扫描主体110在长度方向-厚度方向上的截面的图像。更具体地，内电极121和122的厚度的平均值可通过如下方式测量：在扫描图像中，在长度方向上的30个等间隔的点处测量一个内电极的厚度然后取平均值。可在有效部Ac中指定该30个等间隔的点。另外，如果通过将平均值的测量扩展至10个内电极来测量平均值，则内电极的平均厚度可更一般化。
为了实现紧凑、高电容的多层陶瓷电容器，在制造多层陶瓷电容器时，应用了如下方法：通过无边缘设计使内电极121和122在主体110的第三方向上暴露以使内电极121和122的第三方向面积最大化，并且在生坯片制造完成之后执行烧结之前，将单独的侧边缘部114和115附接到生坯片的暴露的第三方向电极表面。然而，虽然可通过单独附接侧边缘部114和115来改善电容器的每单位体积电容，但是由于诸如减小的侧边缘部114和115的厚度，可靠性可能劣化。
另外，湿气可能通过最外内电极与覆盖部112和113之间在堆叠方向上的间隙进入而导致多层陶瓷电容器的特性劣化。因此，在防潮可靠性评价之后进行缺陷产品的破坏性分析时，存在由于烧焦(burnt)现象导致的在覆盖部112和113中缺陷发生率高的倾向。
烧焦现象指由于相邻的内电极与介电层之间的材料或热性质的差异，当在内电极区域中电能转换为热能时，由于烧黑而产生小孔的现象。
为了解决该问题，已经尝试通过将Mo添加至内电极121和122中来改善可靠性，但是当将Mo添加至用于内电极121和122的导电膏中时，有必要改变现有的烧结条件，并且由于Mo扩散至介电层111中而存在非常难以控制烧结行为和介电特性的问题。
在本公开中的示例性实施例中，有效部Ac、覆盖部112和113以及侧边缘部114和115可包括Mo。特别地，界面部中的Mo含量可高于有效部Ac的中央部中的Mo含量，并且覆盖部112和113以及侧边缘部114和115中的Mo含量可高于界面部中的Mo含量。在这种情况下，关于界面部，有效部Ac中的与覆盖部112和113相邻的区域可被定义为第一界面部和第三界面部，有效部Ac中的与侧边缘部114和115相邻的区域可被定义为第二界面部和第四界面部。第一界面部和第三界面部与第二界面部和第四界面部是不同维度的界面部。例如，第一界面部和第三界面部可统称为第一维度界面部，第二界面部和第四界面部可统称为第二维度界面部，或者反过来亦可。而且，第一维度界面部和第二维度界面部中的至少一者满足本公开的方案即可取得相应的效果。
更具体地，通过将Mo以比界面部的Mo浓度高的浓度添加至覆盖部112和113以及侧边缘部114和115中，在烧结工艺期间，Mo可扩散至相邻的有效部Ac内的内电极或介电层中，从而在不必显著改变常规的有效部的设计和烧结条件的情况下，通过改善有效部的易受防潮缺陷影响的部分的耐腐蚀性来改善防潮可靠性。
通常，Ni-Mo合金作为具有优异的耐腐蚀性的合金而广为人知，并且当应用Ni-Mo合金内电极时，腐蚀程度可根据Mo的含量的增加程度而急剧降低。因此，在改善由Ni腐蚀(作为镀覆工艺期间镀液渗透的结果)导致的缺陷方面有很大的效果，并且即使在高温、高湿度可靠性评价中也可表现出改善的特性。
即，在有效部Ac中，包括Mo并且与覆盖部112和113以及侧边缘部114和115相邻的界面部可增大界面部、覆盖部112和113以及侧边缘部114和115的界面中的肖特基势垒(Schottky barrier)，以用于改善高温负载寿命和防潮可靠性。
肖特基势垒是当金属与半导体接触时产生的势垒(能量势垒)。当金属和半导体接触时，载流子运动使得两个物体的费米能级匹配，并且在半导体的表面上形成空间电荷层以形成势垒。与金属与半导体接触的情况类似，当介电层与内电极接触时，在介电层与内电极表面之间也产生肖特基势垒，从而实现空间电荷效应以提高介电常数。
另外，在用于形成外电极131的镀层131b和外电极132的镀层132b的镀覆工艺期间产生的氢可通过内电极121和122扩散至介电层111，这可能降低可靠性。然而，根据本公开中的示例性实施例，包括在有效部Ac的界面部中的Mo可吸附氢以抑制氢通过内电极121和122扩散至介电层111。因此，可抑制由于氢扩散而导致的可靠性的降低。
总的来说，在覆盖部112和113以及侧边缘部114和115中包括Mo元素之后，可执行烧结工艺使得覆盖部112和113以及侧边缘部114和115中的Mo部分地还原并扩散至界面部(有效部Ac的与覆盖部112和113以及侧边缘部114和115相邻的部分)以选择性地形成合金。在湿气可相对容易地渗透至其中的有效部Ac的最外内电极处以及有效部Ac中的内电极的与侧边缘部114和115相邻的端部处，耐腐蚀性可被选择性地改善，从而改善防潮可靠性特性。即，由于在具有相对低的Mo含量的界面部与具有相对高的Mo含量的覆盖部112和113以及侧边缘部114和115之间形成浓度梯度，因此Mo可从覆盖部112和113以及侧边缘部114和115朝向界面部扩散以改善最终产品的防潮可靠性。
在示例性实施例中，覆盖部112和113以及侧边缘部114和115中的Mo含量可大于有效部Ac中的Mo含量，Mo含量可在朝向有效部Ac的中央部的向内方向上减小，例如，Mo含量可在从侧边缘部114和115至有效部Ac的方向上减小，并且Mo含量可在从覆盖部112和113至有效部Ac的方向上减小。
在示例性实施例中，有效部Ac的中央部可不包括Mo。
更具体地，在烧结工艺期间，包括在覆盖部112和113以及侧边缘部114和115中的Mo可由于浓度梯度而扩散至界面部，但是Mo可不从界面部向中央部扩散。
在示例性实施例中，与覆盖部112和113中所有元素的含量相比，包括在覆盖部112和113中的Mo的含量可大于等于0.1at％且小于等于5.5at％，以改善多层电子组件的防潮可靠性；并且与侧边缘部114和115中所有元素的含量相比，包括在侧边缘部114和115中的Mo的含量可大于等于0.1at％且小于等于5.5at％，以改善多层电子组件的防潮可靠性。如果包括在覆盖部112和113以及侧边缘部114和115中的Mo的含量小于0.1at％，Mo可能无法充分地扩散至界面部，因此，通过添加Mo而预期带来的改善防潮可靠性(诸如耐腐蚀性)的效果可能是不足的，并且如果Mo含量超过5.5at％，Mo可能过度扩散至有效部Ac并且可能难以控制烧结行为。另外，在烧结工艺的初始阶段，覆盖部112和113以及侧边缘部114和115的Mo含量与有效部Ac的Mo含量之间的差异太大，使得覆盖部112和113以及侧边缘部114和115的烧结行为与有效部Ac的烧结行为之间的差异过度增大而导致由于烧结行为的不匹配而引起的裂纹或脱层，从而使防潮可靠性劣化。
烧结行为受颗粒的粒径的影响很大。通常，当用于烧结的颗粒的粒径减小时，比表面积可增大而降低烧结温度，并且当颗粒的粒径增大时，比表面积可减小而导致烧结温度增大的现象。因此，当使粒径最小化时，在相同材料的烧结期间，烧结材料产物可通过低温、低能量工艺制造，这对于烧结是有利的。
相比之下，当具有不同烧结行为的不同材料(例如，金属和陶瓷)交替层叠并烧结时，随着使用的颗粒的粒径减小，烧结收缩行为的差异可能被放大，导致不连续层的出现或脱层的加快。
在示例性实施例中，相比于界面部中所有元素的含量，包括在界面部中的Mo的含量可大于等于0.05at％且小于等于1.0at％。
类似地，当包括在界面部中的Mo的含量小于0.05at％时，在烧结工艺期间，Mo可能无法在从覆盖部112和113以及侧边缘部114和115至界面部的方向上充分扩散，因此，预期通过添加Mo带来的改善防潮可靠性(诸如充足的耐腐蚀性)的效果可能是不足的。如果包括在界面部中的Mo的含量超过1.0at％，则Mo可能在有效部Ac中过度扩散，并且可能难以控制烧结行为。另外，在烧结工艺的初始阶段，覆盖部112和113以及侧边缘部114和115的Mo含量与有效部Ac的Mo含量之间的差异太大，使得覆盖部112和113以及侧边缘部114和115的烧结行为与有效部Ac的烧结行为之间的差异过度增大而导致由于烧结行为的不匹配而引起的裂纹或脱层，从而使防潮可靠性劣化。
在示例性实施例中，包括在覆盖部112和113以及侧边缘部114和115中的在向外方向上与界面部间隔开500nm的区域中的Mo的含量可大于等于0.1at％且小于等于5.5at％。
参照图7A和图8A，包括在覆盖部112和113的在向外方向上与界面部间隔开500nm的区域(对应于图7A中的1、2和3)中的Mo的含量以及包括在侧边缘部114和115的在向外方向上与界面部间隔开500nm的区域(对应于图8A的4、5和6)中的Mo的含量可均大于等于0.1at％且小于等于5.5at％。
在这种情况下，因为包括在覆盖部112和113以及侧边缘部114和115的与界面部相邻的区域中的Mo的含量在大于等于0.1at％且小于等于5.5at％的范围内，所以界面部、覆盖部和侧边缘部之间的界面中的防潮可靠性得到改善。
在示例性实施例中，包括在有效部Ac的在向内方向上与覆盖部112和113以及侧边缘部114和115间隔开20nm的区域(界面部)中的Mo的含量可大于等于0.05at％且小于等于1.0at％。
参照图9A和图10A，包括在最外内电极(界面部的在向内方向上与覆盖部112和113间隔开20nm的区域，对应于图9A的1、2和3)中的Mo的含量以及包括在内电极121的端部(界面部的在向内方向上与侧边缘部114和115间隔开20nm的区域，对应于图10A的4、5、和6)处的Mo的含量可均大于等于0.05at％且小于等于1.0at％。
这可意味着：因为包括在覆盖部112和113以及侧边缘部114和115中的Mo的含量相对高于包括在界面部中的Mo的含量，所以Mo在烧结工艺期间由于浓度梯度而从覆盖部112和113以及侧边缘部114和115向界面部扩散。Mo的扩散意味着在覆盖部112和113与界面部之间的防潮可靠性以及侧边缘部114和115与界面部之间的防潮可靠性得到改善。
外电极131和132分别设置在主体110的第三表面3和第四表面4上。外电极131和132可包括设置在主体110的第三表面3上并连接到第一内电极121的第一外电极131以及设置在主体110的第四表面4上并连接到第二内电极122的第二外电极132。
参照图1，外电极131和132可设置为覆盖侧边缘部114和115在第二方向上的端表面。在本示例性实施例中，描述了多层电子组件100具有两个外电极131和132的结构。然而，外电极131和132的数量和形状可根据内电极121和122的形状或其他目的而改变。
外电极131和132可包括设置在主体110的第三表面3上的第一外电极131和设置在主体110的第四表面4上的第二外电极132，内电极121和122可包括与第一外电极131接触的第一内电极121和与第二外电极132接触的第二内电极122，并且第一内电极121和第二内电极122在第三方向上的两端可与侧边缘部114和115接触。
此外，外电极131和132可使用具有导电性的任何材料(诸如金属)形成，且具体的材料可考虑电特性、结构稳定性等来确定，并且外电极131和132可具有多层结构。
例如，参照图4，第一外电极131可包括设置在主体110上的电极层131a以及形成在电极层131a上的镀层131b，第二外电极132可包括设置在主体110上的电极层132a以及形成在电极层132a上的镀层132b。作为电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧结电极，或者可以是包括导电金属和树脂的树脂基电极。
另外，电极层131a和132a可以是烧结电极和树脂基电极依次形成在主体110上的形式。另外，电极层131a和132a可通过如下方式形成：将包括导电金属的片转印至主体110上，或者将包括导电金属的片转印至烧结电极上。
作为包括在电极层131a和132a中的导电金属，可使用具有优异导电性的材料，并且没有特别限制。例如，导电金属可以是镍(Ni)、铜(Cu)和它们的合金中的一种或更多种。
镀层131b和132b用于改善安装特性。镀层131b和132b可通过溅射或电解镀覆形成，但不特别限于此。
镀层131b和132b的类型没有特别限制，并且镀层131b和132b可包括镍(Ni)、铜(Cu)、锡(Sn)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铅(Pb)和它们的合金中的一种或更多种，并且可形成多个层。作为镀层131b和132b的更具体的示例，镀层131b和132b中的每个可以是Ni镀层或Sn镀层，可以是Ni镀层和Sn镀层依次形成在电极层上的形式，或者可以是Sn镀层、Ni镀层和Pd镀层依次形成的形式。另外，镀层131b和132b可包括多个Ni镀层和/或多个Sn镀层。通过包括镀层131b和132b，可改善与基板的可安装性、结构可靠性、外部耐久性、耐热性和/或等效串联电阻(ESR)。
多层电子组件100的尺寸没有特别限制。
然而，为了同时实现小型化和高电容，必须通过减小介电层111以及内电极121和122的厚度来增加堆叠的数量，因此，在具有1005(长×宽，1.0mm×0.5mm)或更小的尺寸的多层电子组件100中，根据本公开的可靠性改善效果可更显著。
在下文中，将通过试验示例更详细地描述本公开，该试验示例意在帮助具体理解本公开，并且本公开的范围不被试验示例限制。
(试验示例)
将用于内电极的导电膏涂覆在陶瓷生片上，在第一方向上堆叠陶瓷生片，然后切割成片单元以制备主体，并且在主体在第三方向上的两个表面上堆叠用于侧边缘部的陶瓷生片并烧结，其后，形成外电极以制备样品片。此时，通过改变包括在形成覆盖部和侧边缘部的陶瓷生片中的Mo含量来制备样品片。
对于试验示例1至试验示例6，测量覆盖部和侧边缘部中的Mo的平均含量(at％)以及界面部中的Mo的平均含量(at％)，评价防潮可靠性，并在下面的表3中示出防潮可靠性。
在样品片的宽度方向-厚度方向表面上将样品片沿长度方向上抛光至长度方向的中央之后，通过透射电子显微镜-能量色散X射线光谱法(TEM-EDS)分析暴露截面的界面部、覆盖部和侧边缘部中的每个中的某一点处的Mo含量。
首先，分析试验示例4的覆盖部中的测量位置1至测量位置3的Mo含量(at％)和侧边缘部中的测量位置4至测量位置6的Mo含量(at％)。
参照图7B，在界面部的与覆盖部相邻的最外内电极与图像的竖直中线对齐之后，分析在覆盖部在如下点处的Mo含量：在覆盖部的在向外方向上与覆盖部和界面部的最外内电极之间的界面间隔开500nm的区域中，位于测量位置1至测量位置3(水平地以500nm的间隔等距地间隔开，对应于图7B的1、2和3)的点。
参照图8B，在界面部的与侧边缘部相邻的内电极的端部与图像的竖直中线对齐之后，分析在侧边缘部在如下点处的的Mo含量：在侧边缘部的在向外方向上与内电极的端部间隔开500nm的区域中，位于测量位置4至测量位置6(竖直地以500nm的间隔等距地间隔开，对应于图8B的4、5和6)的点。
[表1]
Figure BDA0004009174580000141
Figure BDA0004009174580000151
测量位置1至测量位置3位于覆盖部中。在表1中，测量位置1的值表示在与图7B的1对应的点处的Mo含量为3.84at％，测量位置2的值与图7B中的2对应，测量位置3的值与图7B中的3对应。测量位置4至测量位置6位于侧边缘部中。测量位置4的值表示在与图8B的4对应的点处的Mo含量为4.09at％，测量位置5的值与图8B中的5对应，测量位置6的值与图8B中的6对应。此外，在底部示出了3.71at％(测量位置1至测量位置6处的Mo含量的平均值)。
接下来，分析界面部中的测量位置1至测量位置6处的Mo含量(at％)。参照图9B，分析在界面部的最外内电极在如下点处的Mo含量：在界面部的在向内方向上与界面部的最外内电极和覆盖部之间的界面间隔开20nm的区域中，位于测量位置1至测量位置3(水平地以100nm的间隔等距地间隔开，对应于图9B的1、2和3)的点。
参照图10B，分析在界面部的内电极的端部在如下点处的Mo含量：在界面部的在向内方向上与侧边缘部和内电极的端部之间的界面间隔开20nm的区域中，位于测量位置4至测量位置6(竖直地以100nm的间隔等距地间隔开，对应于图10B的4、5和6)的点。
[表2]
Figure BDA0004009174580000152
Figure BDA0004009174580000161
测量位置1至测量位置3位于界面部的最外内电极中。在表2中，测量位置1的值表示在与图9B的1对应的点处的Mo含量为0.47at％，测量位置2的值与图9B中的2对应，测量位置3的值与图9B中的3对应。测量位置4至测量位置6位于界面部的内电极的端部中。测量位置4的值表示在与图10B的4对应的点处的Mo含量为0.67at％，测量位置5的值与图10B中的5对应，测量位置6的值与图10B中的6对应。此外，在底部示出了0.56at％(测量位置1至测量位置6处的Mo含量的平均值)。
在下面的表3中示出了通过上述方法测量的试验示例4的覆盖部和侧边缘部中的Mo的平均含量(at％)以及界面部中的Mo的平均含量(at％)。另外，试验示例1至试验示例3、试验示例5和试验示例6的覆盖部和侧边缘部中的Mo的平均含量(at％)以及界面部中的Mo的平均含量(at％)通过与试验示例4的方法相同的方法测量，并且在下面的表3中示出。
使用8585测试进行防潮可靠性的评价，并且在为每个试验示例制备40个样品片之后，在85℃的温度和85％的相对湿度下施加1.2Vr的电压6小时，并且在40个样品片中，绝缘电阻下降至小于等于初始绝缘电阻的1/100的值的样品片被评价为有缺陷。在试验示例1至试验示例6中，存在4/40或更多的缺陷(40个样品片中有4个或更多个存在缺陷)的情况被评价为防潮可靠性没有通过添加Mo而得到改善。
[表3]
Figure BDA0004009174580000162
Figure BDA0004009174580000171
通过试验示例2至试验示例5，能够看出当覆盖部和侧边缘部中的Mo含量大于等于0.1at％且小于等于5.5at％并且界面部中的Mo含量大于等于0.05at％且小于等于1.0at％时，防潮可靠性(诸如耐腐蚀性)改善。此外，通过试验示例1，能够看出当覆盖部和侧边缘部中的Mo含量小于0.1at％并且界面部中的Mo含量小于0.05at％时，防潮可靠性(诸如耐腐蚀性)没有改善。此外，通过试验示例6，能够看出当覆盖部和侧边缘部中的Mo含量超过5.5at％并且界面部中的Mo含量超过1.0at％时，覆盖部和侧边缘部的Mo含量与有效部的Mo含量之间的差异太大，使得覆盖部和侧边缘部的烧结行为与有效部的烧结行为之间的差异过度增大而导致烧结行为的不匹配，因此防潮可靠性没有改善。
如上所述，本公开的各种效果中的一个在于通过控制每个部分的Mo含量来改善多层电子组件的可靠性。
虽然上面已经示出和描述了示例性实施例，但是对于本领域普通技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (31)

1.一种多层电子组件，包括：
主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
侧边缘部，设置在所述第五表面和所述第六表面上；以及
外电极，设置在所述第三表面和所述第四表面上，
其中，所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上，
所述有效部、所述覆盖部和所述侧边缘部包括Mo，并且
第一维度界面部中的Mo含量高于所述有效部的中央部中的Mo含量，所述第一维度界面部是所述有效部的与所述覆盖部和所述侧边缘部中的一个相邻的区域。
2.根据权利要求1所述的多层电子组件，其中，所述覆盖部和所述侧边缘部中的所述一个中的Mo含量高于所述第一维度界面部中的Mo含量。
3.根据权利要求2所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的所述一个中的Mo含量大于等于0.1at％且小于等于5.5at％。
4.根据权利要求1所述的多层电子组件，其中，所述有效部的所述中央部不包括Mo。
5.根据权利要求1所述的多层电子组件，其中，包括在所述第一维度界面部中的Mo含量大于等于0.05at％且小于等于1.0at％。
6.根据权利要求1所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的所述一个的在向外方向上与所述第一维度界面部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％。
7.根据权利要求1所述的多层电子组件，其中，包括在所述第一维度界面部的在向内方向上与所述覆盖部和所述侧边缘部中的所述一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
8.根据权利要求1所述的多层电子组件，其中，
包括在所述覆盖部和所述侧边缘部中的所述一个的在向外方向上与所述第一维度界面部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％，并且
包括在所述第一维度界面部的在向内方向上与所述覆盖部和所述侧边缘部中的所述一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
9.根据权利要求1所述的多层电子组件，其中，所述内电极的平均厚度小于等于0.4μm。
10.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.4μm。
11.根据权利要求1所述的多层电子组件，其中，所述侧边缘部的平均宽度小于等于20μm。
12.根据权利要求1所述的多层电子组件，其中，所述覆盖部的平均厚度小于等于20μm。
13.根据权利要求1所述的多层电子组件，其中，第二维度界面部中的Mo含量高于所述有效部的所述中央部中的Mo含量，所述第二维度界面部是所述有效部的与所述覆盖部和所述侧边缘部中的另一个相邻的另一区域。
14.根据权利要求13所述的多层电子组件，其中，所述覆盖部和所述侧边缘部中的所述另一个中的Mo含量高于所述第二维度界面部中的Mo含量。
15.根据权利要求14所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的所述另一个中的Mo含量大于等于0.1at％且小于等于5.5at％。
16.根据权利要求13所述的多层电子组件，其中，包括在所述第二维度界面部中的Mo含量大于等于0.05at％且小于等于1.0at％。
17.根据权利要求13所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的所述另一个的在向外方向上与所述第二维度界面部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％。
18.根据权利要求13所述的多层电子组件，其中，包括在所述第二维度界面部的在向内方向上与所述覆盖部和所述侧边缘部中的所述另一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
19.根据权利要求13所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的所述另一个的在向外方向上与所述第二维度界面部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％，并且
包括在所述第二维度界面部的在向内方向上与所述覆盖部和所述侧边缘部中的所述另一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
20.一种多层电子组件，包括：
主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
侧边缘部，设置在所述第五表面和所述第六表面上；以及
外电极，设置在所述第三表面和所述第四表面上，
其中，所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上，并且
在所述有效部中，Mo含量在朝向所述有效部的中央部的向内方向上减小。
21.根据权利要求20所述的多层电子组件，其中，Mo含量在从所述侧边缘部至所述有效部的方向上减小。
22.根据权利要求20所述的多层电子组件，其中，Mo含量在从所述覆盖部至所述有效部的方向上减小。
23.根据权利要求20所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的一个中的Mo含量大于等于0.1at％且小于等于5.5at％。
24.根据权利要求20所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的一个的与所述有效部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％。
25.根据权利要求20所述的多层电子组件，其中，包括在所述有效部的与所述覆盖部和所述侧边缘部中的一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
26.根据权利要求23的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的另一个中的Mo含量大于等于0.1at％且小于等于5.5at％。
27.根据权利要求24所述的多层电子组件，其中，包括在所述覆盖部和所述侧边缘部中的另一个的与所述有效部间隔开500nm的区域中的Mo含量大于等于0.1at％且小于等于5.5at％。
28.根据权利要求25所述的多层电子组件，其中，包括在所述有效部的与所述覆盖部和所述侧边缘部中的另一个间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
29.一种多层电子组件，包括：
主体，包括多个介电层并且包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及
外电极，设置在所述第三表面和所述第四表面上，
其中，所述主体包括有效部和覆盖部，所述有效部具有在所述第一方向上交替布置的内电极，且所述介电层介于所述内电极之间，所述覆盖部设置在所述有效部在所述第一方向上的两个表面上，并且
所述覆盖部中的Mo含量大于所述有效部中的Mo含量。
30.根据权利要求29所述的多层电子组件，其中，所述覆盖部中的Mo含量大于等于0.1at％且小于等于5.5at％。
31.根据权利要求29所述的多层电子组件，其中，包括在所述有效部的与所述覆盖部间隔开20nm的区域中的Mo含量大于等于0.05at％且小于等于1.0at％。
CN202211644219.6A 2021-12-21 2022-12-20 多层电子组件 Pending CN116313536A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210184078A KR20230094716A (ko) 2021-12-21 2021-12-21 적층형 전자 부품
KR10-2021-0184078 2021-12-21

Publications (1)

Publication Number Publication Date
CN116313536A true CN116313536A (zh) 2023-06-23

Family

ID=86768827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211644219.6A Pending CN116313536A (zh) 2021-12-21 2022-12-20 多层电子组件

Country Status (4)

Country Link
US (1) US20230197341A1 (zh)
JP (1) JP2023092470A (zh)
KR (1) KR20230094716A (zh)
CN (1) CN116313536A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701049B1 (ko) 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR102147408B1 (ko) 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
JP2023092470A (ja) 2023-07-03
KR20230094716A (ko) 2023-06-28
US20230197341A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US8837112B2 (en) Multilayer ceramic electronic component and method of fabricating the same
CN104882276A (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104517730A (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
CN112309718B (zh) 多层电子组件
US11476047B2 (en) Multilayer electronic component
US11735374B2 (en) Multi-layered ceramic electronic component
KR20230104447A (ko) 적층형 전자 부품
CN114765095A (zh) 多层电子组件及其制造方法
CN114551099A (zh) 多层电子组件和片式组件
CN116313536A (zh) 多层电子组件
KR20220092246A (ko) 적층형 전자 부품
US20230290574A1 (en) Ceramic electronic component
US11664162B2 (en) Multilayer electronic component
US20230274884A1 (en) Multilayer ceramic electronic component
US11600441B2 (en) Multilayer electronic component
KR102473420B1 (ko) 적층 세라믹 전자부품
US20240161976A1 (en) Multilayer electronic component
KR20230099932A (ko) 적층형 전자 부품
KR20230078084A (ko) 적층 세라믹 캐패시터
KR20220104513A (ko) 적층형 전자 부품
KR20240071807A (ko) 적층형 전자 부품
KR20240070855A (ko) 적층형 전자 부품
KR20240064490A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication