CN116306448B - 一种基于bcd工艺的数模混合集成电路的设计方法 - Google Patents
一种基于bcd工艺的数模混合集成电路的设计方法 Download PDFInfo
- Publication number
- CN116306448B CN116306448B CN202310554466.5A CN202310554466A CN116306448B CN 116306448 B CN116306448 B CN 116306448B CN 202310554466 A CN202310554466 A CN 202310554466A CN 116306448 B CN116306448 B CN 116306448B
- Authority
- CN
- China
- Prior art keywords
- control unit
- central control
- preset
- circuit
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/38—Circuit design at the mixed level of analogue and digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及数据处理技术领域，尤其涉及一种基于BCD工艺的数模混合集成电路的设计方法，包括：模拟组装待检测电路、输出电压的检测、P型杂质的注入量的调节、截止频率的检测、循环检测以及完成设计。本发明在判定待检测电路输出的电压值不符合预设标准时根据待检测电路输出的电压值将P型杂质的注入量或P阱尺寸调节至对应值，并在判定待检测电路输出的电压值符合预设标准时根据待检测电路输出波形的截止频率fc判定是否对Bipolar集电极输出端的串联电阻阻值进行调节，通过针对对应参数的调节以使通过本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境，有效提高了本发明所述方法针对数模混合集成电路的设计效率。
Description
技术领域
本发明涉及数据处理技术领域，尤其涉及一种基于BCD工艺的数模混合集成电路的设计方法。
背景技术
BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor)，CMOS器件和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS器件集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于DMOS器件同时具有高速和大电流能力的特性，耐压通常也较高，因而用BCD工艺制造的电源管理芯片能工作在是高频、高压和大电流下，是制造高性能电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。
中国专利公开号：201710851519.4。公开了一种高压工艺集成电路方法。在P型衬底上注入形成N型深阱注入形成P阱；在高阻区域形成热氧化层；对器件表面进行杂质的整体注入，调整N型深阱区硅表面掺杂的浓度，进而调整PMOS阈值电压达到设计要求；淀积栅极热氧化层及多晶硅，进行低掺杂注入，调节多晶硅电阻值达到高值电阻的阻值要求,完成多晶硅栅极及高值电阻的刻蚀成型，完成CMOS器件中PMOS和NMOS的源漏极注入；淀积层间介质，刻蚀接触孔并制作电极、引出。由此可见，上述方案存在以下问题：仅单一的对电路进行设计并没有考虑到具体应用时用户端多需要的具体需求，无法在设计过程中针对对应参数的调节以使设计的电路能够适用于对应输出电压需求的环境，针对数模混合集成电路的设计效率低。
发明内容
为此，本发明提供一种基于BCD工艺的数模混合集成电路的设计方法。用以克服现有技术中无法使设计的数模混合集成电路能够适用于对应输出电压需求的环境导致针对数模混合集成电路的设计效率低的问题。
为实现上述目的，本发明提供一种基于BCD工艺的数模混合集成电路的设计方法，包括：
步骤S1，模拟组装待检测电路，按照高压BCD工艺在双极管Bipolar内部的N型底板上开设预设尺寸的P阱，并向其内部注入预设量的含有预设浓度的P型杂质，在Bipolar集电极输出端连接若干电阻，在双极管Bipolar旁组装用于逻辑控制的CMOS器件，在CMOS器件旁组装用以使待检测电路可应用于高压状态下的DMOS器件。
步骤S2，输出电压的检测，通过电源供应器向所述待检测电路中通入预设电压，中控处理器控制万用表检测待检测电路输出的电压值；
步骤S3，P型杂质的注入量的调节，中控单元在所述待检测电路输出电压低于预设标准时将所述P型杂质的注入量调节至对应值，并在判定无法通过调节P型杂质的注入量时将注入的P型杂质的浓度或所述P阱的尺寸调节至对应值；所述中控单元在所述待检测电路输出电压高于预设标准时控制所述DMOS器件对所述待检测电路的输出电压进行针对性调节；
步骤S4，截止频率的检测，所述中控单元在所述待检测电路输出电压值符合预设标准时中控单元控制示波器检测待检测电路输出波形的截止频率判定其是否符合预设标准，并在判定待检测电路的截止频率不符合预设标准时将设置在所述Bipolar集电极输出端的串联电阻调节至对应值；
步骤S5，循环检测，所述中控单元在完成对对应的参数的调节时重复所述步骤S1以使用调节后的参数重新模拟组装待检测电路，并在重新模拟组装完成时控制所述万用表重新检测该待检测电路的输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准；
步骤S6，完成设计，所述中控单元在判定该电路输出电压和截止频率符合预设标准时判定完成针对数模混合集成电路的设计。
进一步地，在所述步骤S2中，所述中控单元将所述万用表测得的所述待检测电路的输出电压记为U，并根据U判定该待检测电路的输出电压是否符合预设标准，中控单元中设有第一预设标准电压U1和第二预设差标准电压U2，其中U1＜U2，
若U≤U1，所述中控单元判定所述待检测电路的输出电压低于预设标准，中控单元计算所述第一预设标准电压U1与待检测电路的输出电压U的差值△U，并根据△U将所述P型杂质的注入量调节至对应值，设定△U=U1-U；
若U1＜U≤U2，所述中控单元判定所述待检测电路的输出电压符合预设标准，中控单元控制所述示波器检测待检测电路输出波形的截止频率fc判定其是否符合预设标准，若不符合则将所述Bipolar集电极输出端的串联电阻阻值R调节至对应值；
若U＞U2，所述中控单元判定该电路处于高压状态，控制所述DMOS器件对电路进行控制以将所述待检测电路的输出电压调节至对应值。
进一步地，所述中控单元在第一预设条件根据所述第一预设标准电压U1与待检测电路的输出电压U的差值△U将所述P型杂质的注入量Q调节至对应值，所述中控单元中设有第一预设电压差值△U1、第二预设电压差值△U2、第一预设注入量调节系数α1、第二预设注入量调节系数α2以及第三预设注入量调节系数α3，其中，△U1＜△U2，1＜α1＜α2＜α3＜1.9，
若△U≤△U1，所述中控单元使用α1将所述P型杂质的注入量Q调节至对应值；
若△U1＜△U≤△U2，所述中控单元使用α2将所述P型杂质的注入量Q调节至对应值；
若△U＞△U2，所述中控单元使用α3将所述P型杂质的注入量Q调节至对应值；
所述中控单元将使用αk调节后的P型杂质的注入量记为Q’,其中，k=1，2，3，设定Q’=Q×αk;
所述第一预设条件为所述待检测电路的输出电压值U小于所述第一预设标准电压U1。
进一步地，所述中控单元在第二预设条件将调节后的P型杂质的注入量Q’与中控单元内设置的预设临界注入量Qmax进行比对以判定是否将所述P型杂质的浓度或所述P阱的尺寸调节至对应值，
若Q’＜Qmax，所述中控单元将调节后的P型杂质的注入量设置为Q’并重新模拟组装所述待检测电路；
若Q’＞Qmax，所述中控单元将调节后的P型杂质的注入量设置为Qmax，中控单元计算Q’与Qmax的差值△Qs并根据△Qs将所述P型杂质的浓度或所述P阱的尺寸调节至对应值，设定△Qs=Qmax-Q’，中控单元中还设有预设注入量差值△Qx，
若△Qs≤△Qx，所述中控单元判定将所述P型杂质的浓度调节至对应值，中控单元计算所述△Qx与所述△Qs的差值△Qxs，并根据△Qxs将所述P型杂质的浓度调节至对应值；
若△Qs＞△Qx，所述中控单元通过△Qs和△Qx的差值将所述P阱尺寸调节至对应值；
所述第二预设条件为所述中控单元判定该电路不符合预设标准且需将所述P型杂质的注入量调节至Q’。
进一步地，所述中控单元在第三预设条件根据预设注入量差值△Qx与△Qs的差值△Qxs将所述P型杂质的浓度C调节至对应值，所述中控单元中设有第一预设浓度差值△Qxsa、第二预设浓度差值△Qxsb、第一预设浓度调节系数β1、第二预设浓度调节系数β2以及第三预设浓度调节系数β3，其中，△Qxsa＜△Qxsb，1＜β1＜β2＜β3＜3.2，
若△Qxs≤△Qxsa，所述中控单元使用β1将所述P型杂质的浓度C调节至对应值；
若△Qxsa＜△Qxs≤△Qxsb，所述中控单元使用β2将所述P型杂质的浓度C调节至对应值；
若△Qxs＞△Qxsb，所述中控单元使用β3将所述P型杂质的浓度C调节至对应值；
所述中控单元将使用βr调节后的P型杂质的浓度记为C’,其中，r=1，2，3，设定C’=C×βr;
所述第三预设条件为预设临界注入量Qmax与调节后的所述P型杂质的注入量Q’之间的差值△Qs小于等于预设注入量差值△Qx。
进一步地，所述中控单元在第四预设条件根据△Qs和预设注入量差值△Qx的差值△Qsx将所述P阱尺寸S调节至对应值，所述中控单元中设有第一预设尺寸差值△Qsxa、第二预设尺寸差值△Qsxb、第一预设尺寸调节系数f1、第二预设尺寸调节系数f2以及第三预设尺寸调节系数f3，其中，△Qsxa＜△Qsxb，1＜f1＜f2＜f3＜1.3，
若△Qsx≤△Qsxa，所述中控单元使用f1将所述P阱尺寸S调节至对应值；
若△Qsxa＜△Qsx≤△Qsxb，所述中控单元使用f2将所述P阱尺寸S调节至对应值；
若△Qsx＞△Qsxb，所述中控单元使用f3将所述P阱尺寸S调节至对应值；
所述中控单元将使用fΩ调节后的P阱尺寸记为S’,其中，Ω=1，2，3，设定S’=S×fΩ;
所述第四预设条件为预设临界注入量Qmax与调节后的所述P型杂质的注入量Q’之间的差值△Qs大于预设注入量差值△Qx。
进一步地，所述中控单元在第五预设条件将S’与中控单元内设置的预设临界P阱尺寸Smax进行比对，
若S’＜Smax，所述中控单元使用S’作为所述Bipolar的P阱尺寸；
若S’≥Smax，所述中控单元控制使用Smax作为所述Bipolar的P阱尺寸，并将P型杂质的浓度调节至对应值；
所述中控单元将调节后的P型杂质的浓度调节记为Cb’，设定Cb’=1.2×Cb，其中，Cb为P型杂质的初始浓度;
所述第五预设条件为所述中控单元判定预设临界注入量与调节后的所述P型杂质的注入量之间的差值大于预设注入量差值并判定需将P阱尺寸调节至S’。
进一步地，所述中控单元在第六预设条件将所述待检测电路输出波形的截止频率fc与中控单元内设置的预设截止频率fa对比，
若fc＜fa，所述中控单元判定该电路截止频率符合预设标准,并判定完成针对数模混合集成电路的设计；
若fc＞fa，所述中控单元通过万用表检测所述Bipolar集电极输出端的串联电阻阻值R并根据R、fc和fa将其更改至对应值R’，设定R’=fa×R/fc+w×fc其中，w与为权重系数，设定w=0.2Ω/HZ；
所述第六预设条件为所述中控单元判定所述待检测电路的输出电压符合预设标准。
进一步地，所述中控单元在完成对所述电阻的调节后重新模拟组装所述待检测电路，并控制所述万用表重新检测该待检测电路输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准；
进一步地，所述DMOS器件输出达到临界值时，若输出电压仍不符合标准，中控单元发出警报提醒工作人员变更DMOS器件。
与现有技术相比，本发明的有益效果在于，本发明通过使用中控单元在判定待检测电路输出的电压值不符合预设标准时根据待检测电路输出的电压值将所述P型杂质的注入量或P阱尺寸调节至对应值，并在判定待检测电路输出的电压值符合预设标准时根据所述待检测电路输出波形的截止频率fc是否将所述Bipolar集电极输出端的串联电阻阻值R调节至对应值，通过针对对应参数的调节以使通过本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境，从而有效提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，本发明所述中控单元根据待检测电路的输出电压U与中控单元中预设的第一预设标准电压U1和第二预设标准电压U2的比对结果判定是否调节所述P型杂质的注入量Q、检测待检测电路输出波形的截止频率fc或控制所述DMOS器件调节待检测电路的输出电压，通过根据不同的比对结果将对应的参数调节至对应值，能够有效保证通过调节对应参数以避免待检测电路输出电压不符合预设标准的情况发生，在进一步保证本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境的同时，进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，所述中控单元中还设有若干预设电压差值，所述中控单元在所述待检测电路输出的电压U满足U小于等于U1时计算U1与U的差值并根据该差值与各预设电压差值的比对结果将所述P型杂质的注入量Q调节至对应值，本发明通过根据待检测电路的实际输出电压值将所述P型杂质的注入量调节至对应值，能够有效保证将待检测电路输出的电压值增加至对应区间，在进一步保证本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境的同时，进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，所述中控单元中还设有预设临界注入量Qmax，所述中控单元在判定需将P型杂质的注入量调节至Q’时将Q’与Qmax进行比对并根据比对结果判定是否将所述P型杂质的的浓度调节至对应值，本发明通过设置临界注入量，能够有效避免调节后P型杂质注入量过多导致后续待检测电路在运行时溢出的P型杂质对待检测电路产生影响的情况发生，同时，本发明在Q’＞Qmax时根据Q’与Qmax的差值△Qs将P型杂质的浓度C调节至对应值，能够进一步避免调节后P型杂质注入量过多导致后续待检测电路在运行时溢出的P型杂质对待检测电路产生影响的情况发生，在进一步保证本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境的同时，进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，所述中控单元在判定无法通过调节P型杂质的注入量或浓度以将所述待检测电路的输出电压调节至对应值时根据△Qs与预设注入量差值△Qx的差值将所述P阱的尺寸调节至对应值，在进一步避免调节后P型杂质注入量过多导致后续待检测电路在运行时溢出的P型杂质对待检测电路产生影响的情况发生的同时，保证本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境，并进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，本发明所述中控单元中还设有预设临界P阱尺寸Smax，中控单元在判定需将所述P阱的尺寸调节至S’时将S’与Smax进行比对并在S’＞Smax时对P型杂质的浓度进行进一步调节，通过对对P型杂质浓度的进一步调节，能够有效避免P阱尺寸过大或P型杂质注入量过多导致后续待检测电路在运行时溢出的P型杂质对待检测电路产生影响的情况发生，在进一步保证本发明设计的数模混合集成电路能够适用于对应输出电压需求的环境的同时，进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
进一步地，本发明所述中控单元中还设有预设截止频率fa，中控单元在判定所述待检测电路输出的电压符合预设标准时检测检测电路输出波形的截止频率fc以对待检测电路是否设计完成进行判定并在判定fc＜fa时将所述Bipolar集电极输出端的串联电阻阻值调节至对应值，本发明通过对待检测电路输出的电压以及输出波形的截止频率进行检测以对待检测电路是否设计完成进行多重标准的判定，在保证本发明设计的数模混合集成电路能够适用于对应需求的环境的同时，进一步提高了本发明所述方法针对数模混合集成电路的设计效率。
附图说明
图1为本发明所述基于BCD工艺的数模混合集成电路的结构图；
图2为本发明所述电路设计流程图；
图3为本发明所述输出电压调节流程图；
图4为本发明所述判断P型杂质注入量临界值流程图；
图中：1、双极管Bipolar；11、P阱；12、P型杂质；13、电阻；2、CMOS器件；3、DMOS器件。
具体实施方式
为了使本发明的目的和优点更加清楚明白，下面结合实施例对本发明作进一步描述；应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非在限制本发明的保护范围。
需要说明的是，在本发明的描述中，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可根据具体情况理解上述术语在本发明中的具体含义。
请参阅图1所示，其为本发明所述基于BCD工艺的数模混合集成电路的结构图，本发明包括：双极管Bipolar1、P阱11、P型杂质12、电阻13、CMOS器件2、DMOS器件3；其中所述、CMOS器件2、DMOS器件3顺次相连，所述双极管Bipolar1内部有P阱11，P阱11内注有P型杂质12，用以控制电路输出电压，双极管Bipolar1集电极外接若干电阻13，用以控制电路截止频率。
请参阅图2所示，其为本发明所述电路设计流程图，包括：
步骤S1，模拟组装待检测电路，按照高压BCD工艺在双极管Bipolar1内部的N型底板上开设预设尺寸的P阱11，并向其内部注入预设量的含有预设浓度的P型杂质12，在Bipolar1集电极输出端连接若干电阻13，在双极管Bipolar1旁组装用于逻辑控制的CMOS器件2，在CMOS器件2旁组装用以使待检测电路可应用于高压状态下的DMOS器件3。
步骤S2，输出电压的检测，通过电源供应器向所述待检测电路中通入预设电压，中控处理器控制万用表检测待检测电路输出的电压值；
步骤S3，P型杂质的注入量的调节，中控单元在所述待检测电路输出电压低于预设标准时将所述P型杂质12的注入量调节至对应值，并在判定无法通过调节P型杂质12的注入量时将注入的P型杂质12的浓度或所述P阱11的尺寸调节至对应值；所述中控单元在所述待检测电路输出电压高于预设标准时控制所述DMOS器件3器件对所述待检测电路的输出电压进行针对性调节；
步骤S4，截止频率的检测，所述中控单元在所述待检测电路输出电压值符合预设标准时中控单元控制示波器检测待检测电路输出波形的截止频率判定其是否符合预设标准，并在判定待检测电路的截止频率不符合预设标准时将设置在所述Bipolar1集电极输出端的串联电阻13调节至对应值；
步骤S5，循环检测，所述中控单元在完成对对应的参数的调节时重复所述步骤S1以使用调节后的参数重新模拟组装待检测电路，并在重新模拟组装完成时控制所述万用表重新检测该待检测电路的输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准；
步骤S6，完成设计，所述中控单元在判定该电路输出电压和截止频率符合预设标准时判定完成针对数模混合集成电路的设计。
请参阅图3所示，其为本发明所述输出电压调节流程图，包括：在所述步骤S2中，所述中控单元将所述万用表测得的所述待检测电路的输出电压记为U，并根据U判定该待检测电路的输出电压是否符合预设标准，中控单元中设有第一预设标准电压U1和第二预设差标准电压U2，其中U1＜U2，
若U≤U1，所述中控单元判定所述待检测电路的输出电压低于预设标准，中控单元计算所述第一预设标准电压U1与待检测电路的输出电压U的差值△U，并根据△U将所述P型杂质的注入量调节至对应值，设定△U=U1-U；
若U1＜U≤U2，所述中控单元判定所述待检测电路的输出电压符合预设标准，中控单元控制所述示波器检测待检测电路输出波形的截止频率fc判定其是否符合预设标准，若不符合则将所述Bipolar1集电极输出端的串联电阻13阻值R调节至对应值；
若U＞U2，所述中控单元判定该电路处于高压状态，控制所述DMOS器件3对电路进行控制以将所述待检测电路的输出电压调节至对应值。
具体而言，所述中控单元在第一预设条件根据所述第一预设标准电压U1与待检测电路的输出电压U的差值△U将所述P型杂质12的注入量Q调节至对应值，所述中控单元中设有第一预设电压差值△U1、第二预设电压差值△U2、第一预设注入量调节系数α1、第二预设注入量调节系数α2以及第三预设注入量调节系数α3，其中，△U1＜△U2，1＜α1＜α2＜α3＜1.9，
若△U≤△U1，所述中控单元使用α1将所述P型杂质的注入量Q调节至对应值；
若△U1＜△U≤△U2，所述中控单元使用α2将所述P型杂质12的注入量Q调节至对应值；
若△U＞△U2，所述中控单元使用α3将所述P型杂质12的注入量Q调节至对应值；
所述中控单元将使用αk调节后的P型杂质12的注入量记为Q’,其中，k=1，2，3，设定Q’=Q×αk;
所述第一预设条件为所述待检测电路的输出电压值U小于所述第一预设标准电压U1。
请参阅图4所示，其为本发明所述判断P型杂质12注入量临界值流程图，本发明包括：所述中控单元在第二预设条件将调节后的P型杂质12的注入量Q’与中控单元内设置的预设临界注入量Qmax进行比对以判定是否将所述P型杂质12的浓度或所述P阱的尺寸调节至对应值，
若Q’＜Qmax，所述中控单元将调节后的P型杂质12的注入量设置为Q’并重新模拟组装所述待检测电路；
若Q’＞Qmax，所述中控单元将调节后的P型杂质12的注入量设置为Qmax，中控单元计算Q’与Qmax的差值△Qs并根据△Qs将所述P型杂质12的浓度或所述P阱的尺寸调节至对应值，设定△Qs=Qmax-Q’，中控单元中还设有预设注入量差值△Qx，
若△Qs≤△Qx，所述中控单元判定将所述P型杂质12的浓度调节至对应值，中控单元计算所述△Qx与所述△Qs的差值△Qxs，并根据△Qxs将所述P型杂质的浓度调节至对应值；
若△Qs＞△Qx，所述中控单元通过△Qs和△Qx的差值将所述P阱尺寸调节至对应值；
所述第二预设条件为所述中控单元判定该电路不符合预设标准且需将所述P型杂质12的注入量调节至Q’。
具体而言，所述中控单元在第三预设条件根据预设注入量差值△Qx与△Qs的差值△Qxs将所述P型杂质12的浓度C调节至对应值，所述中控单元中设有第一预设浓度差值△Qxsa、第二预设浓度差值△Qxsb、第一预设浓度调节系数β1、第二预设浓度调节系数β2以及第三预设浓度调节系数β3，其中，△Qxsa＜△Qxsb，1＜β1＜β2＜β3＜3.2，
若△Qxs≤△Qxsa，所述中控单元使用β1将所述P型杂质12的浓度C调节至对应值；
若△Qxsa＜△Qxs≤△Qxsb，所述中控单元使用β2将所述P型杂质12的浓度C调节至对应值；
若△Qxs＞△Qxsb，所述中控单元使用β3将所述P型杂质12的浓度C调节至对应值；
所述中控单元将使用βr调节后的P型杂质12的浓度记为C’,其中，r=1，2，3，设定C’=C×βr;
所述第三预设条件为预设临界注入量Qmax与调节后的所述P型杂质12的注入量Q’之间的差值△Qs小于等于预设注入量差值△Qx。
具体而言，所述中控单元在第四预设条件根据△Qs和预设注入量差值△Qx的差值△Qsx将所述P阱11尺寸S调节至对应值，所述中控单元中设有第一预设尺寸差值△Qsxa、第二预设尺寸差值△Qsxb、第一预设尺寸调节系数f1、第二预设尺寸调节系数f2以及第三预设尺寸调节系数f3，其中，△Qsxa＜△Qsxb，1＜f1＜f2＜f3＜1.3，
若△Qsx≤△Qsxa，所述中控单元使用f1将所述P阱11尺寸S调节至对应值；
若△Qsxa＜△Qsx≤△Qsxb，所述中控单元使用f2将所述P阱11尺寸S调节至对应值；
若△Qsx＞△Qsxb，所述中控单元使用f3将所述P阱11尺寸S调节至对应值；
所述中控单元将使用fΩ调节后的P阱11尺寸记为S’,其中，Ω=1，2，3，设定S’=S×fΩ;
所述第四预设条件为预设临界注入量Qmax与调节后的所述P型杂质12的注入量Q’之间的差值△Qs大于预设注入量差值△Qx。
具体而言，所述中控单元在第五预设条件将S’与中控单元内设置的预设临界P阱尺寸Smax进行比对，
若S’＜Smax，所述中控单元使用S’作为所述Bipolar1的P阱11尺寸；
若S’≥Smax，所述中控单元控制使用Smax作为所述Bipolar1的P阱11尺寸，并将P型杂质12的浓度调节至对应值；
所述中控单元将调节后的P型杂质12的浓度调节记为Cb’，设定Cb’=1.2×Cb，其中，Cb为P型杂质的初始浓度;
所述第五预设条件为所述中控单元判定预设临界注入量与调节后的所述P型杂质12的注入量之间的差值大于预设注入量差值并判定需将P阱11尺寸调节至S’。
具体而言，所述中控单元在第六预设条件将所述待检测电路输出波形的截止频率fc与中控单元内设置的预设截止频率fa对比，
若fc＜fa，所述中控单元判定该电路截止频率符合预设标准,并判定完成针对数模混合集成电路的设计；
若fc＞fa，所述中控单元通过万用表检测所述Bipolar1集电极输出端的串联电阻13阻值R并根据R、fc和fa将其更改至对应值R’，设定R’=fa×R/fc+w×fc其中，w与为权重系数，设定w=0.2Ω/HZ；
所述第六预设条件为所述中控单元判定所述待检测电路的输出电压符合预设标准。
具体而言，所述中控单元在完成对所述电阻13的调节后重新模拟组装所述待检测电路，并控制所述万用表重新检测该待检测电路输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准。
具体而言，所述DMOS器件3芯片输出达到临界值时，若输出电压仍不符合标准，中控单元发出警报提醒工作人员变更DMOS器件3芯片。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
以上所述仅为本发明的优选实施例，并不用于限制本发明；对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种基于BCD工艺的数模混合集成电路的设计方法，其特征在于，包括：
步骤S1，模拟组装待检测电路，在双极管Bipolar内部的N型底板上开设预设尺寸的P阱，并向其内部注入预设量的含有预设浓度的P型杂质，在Bipolar集电极输出端连接若干电阻，在双极管Bipolar旁组装用于逻辑控制的CMOS器件，在CMOS器件旁组装用以使待检测电路可应用于高压状态下的DMOS器件；
步骤S2，输出电压的检测，通过电源供应器向所述待检测电路中通入预设电压，中控处理器控制万用表检测待检测电路输出的电压值；
步骤S3，P型杂质的注入量的调节，中控单元在所述待检测电路输出电压低于预设标准时将所述P型杂质的注入量调节至对应值，并在判定无法通过调节P型杂质的注入量时将注入的P型杂质的浓度或所述P阱的尺寸调节至对应值；所述中控单元在所述待检测电路输出电压高于预设标准时控制所述DMOS器件对所述待检测电路的输出电压进行针对性调节；
步骤S4，截止频率的检测，所述中控单元在所述待检测电路输出电压值符合预设标准时中控单元控制示波器检测待检测电路输出波形的截止频率判定其是否符合预设标准，并在判定待检测电路的截止频率不符合预设标准时将设置在所述Bipolar集电极输出端的串联电阻调节至对应值；
步骤S5，循环检测，所述中控单元在完成对对应的参数的调节时重复所述步骤S1以使用调节后的参数重新模拟组装待检测电路，并在重新模拟组装完成时控制所述万用表重新检测该待检测电路的输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准；
步骤S6，完成设计，所述中控单元在判定该电路输出电压和截止频率符合预设标准时判定完成针对数模混合集成电路的设计；
在所述步骤S2中，所述中控单元将所述万用表测得的所述待检测电路的输出电压记为U，并根据U判定该待检测电路的输出电压是否符合预设标准，中控单元中设有第一预设标准电压U1和第二预设差标准电压U2，其中U1＜U2，
若U≤U1，所述中控单元判定所述待检测电路的输出电压低于预设标准，中控单元计算所述第一预设标准电压U1与待检测电路的输出电压U的差值△U，并根据△U将所述P型杂质的注入量调节至对应值，设定△U=U1-U；
若U1＜U≤U2，所述中控单元判定所述待检测电路的输出电压符合预设标准，中控单元控制所述示波器检测待检测电路输出波形的截止频率fc判定其是否符合预设标准，若不符合则将所述Bipolar集电极输出端的串联电阻阻值R调节至对应值；
若U＞U2，所述中控单元判定该电路处于高压状态，控制所述DMOS器件对电路进行控制以将所述待检测电路的输出电压调节至对应值。
2.根据权利要求1所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第一预设条件根据所述第一预设标准电压U1与待检测电路的输出电压U的差值△U将所述P型杂质的注入量Q调节至对应值，所述中控单元中设有第一预设电压差值△U1、第二预设电压差值△U2、第一预设注入量调节系数α1、第二预设注入量调节系数α2以及第三预设注入量调节系数α3，其中，△U1＜△U2，1＜α1＜α2＜α3＜1.9，
若△U≤△U1，所述中控单元使用α1将所述P型杂质的注入量Q调节至对应值；
若△U1＜△U≤△U2，所述中控单元使用α2将所述P型杂质的注入量Q调节至对应值；
若△U＞△U2，所述中控单元使用α3将所述P型杂质的注入量Q调节至对应值；
所述中控单元将使用αk调节后的P型杂质的注入量记为Q’,其中，k=1，2，3，设定Q’=Q×αk;
所述第一预设条件为所述待检测电路的输出电压值U小于所述第一预设标准电压U1。
3.根据权利要求2所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第二预设条件将调节后的P型杂质的注入量Q’与中控单元内设置的预设临界注入量Qmax进行比对以判定是否将所述P型杂质的浓度或所述P阱的尺寸调节至对应值，
若Q’＜Qmax，所述中控单元将调节后的P型杂质的注入量设置为Q’并重新模拟组装所述待检测电路；
若Q’＞Qmax，所述中控单元将调节后的P型杂质的注入量设置为Qmax，中控单元计算Q’与Qmax的差值△Qs并根据△Qs将所述P型杂质的浓度或所述P阱的尺寸调节至对应值，设定△Qs=Qmax-Q’，中控单元中还设有预设注入量差值△Qx，
若△Qs≤△Qx，所述中控单元判定将所述P型杂质的浓度调节至对应值，中控单元计算所述△Qx与所述△Qs的差值△Qxs，并根据△Qxs将所述P型杂质的浓度调节至对应值；
若△Qs＞△Qx，所述中控单元通过△Qs和△Qx的差值将所述P阱尺寸调节至对应值；
所述第二预设条件为所述中控单元判定该电路不符合预设标准且需将所述P型杂质的注入量调节至Q’。
4.根据权利要求3所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第三预设条件根据预设注入量差值△Qx与△Qs的差值△Qxs将所述P型杂质的浓度C调节至对应值，所述中控单元中设有第一预设浓度差值△Qxsa、第二预设浓度差值△Qxsb、第一预设浓度调节系数β1、第二预设浓度调节系数β2以及第三预设浓度调节系数β3，其中，△Qxsa＜△Qxsb，1＜β1＜β2＜β3＜3.2，
若△Qxs≤△Qxsa，所述中控单元使用β1将所述P型杂质的浓度C调节至对应值；
若△Qxsa＜△Qxs≤△Qxsb，所述中控单元使用β2将所述P型杂质的浓度C调节至对应值；
若△Qxs＞△Qxsb，所述中控单元使用β3将所述P型杂质的浓度C调节至对应值；
所述中控单元将使用βr调节后的P型杂质的浓度记为C’,其中，r=1，2，3，设定C’=C×βr;
所述第三预设条件为预设临界注入量Qmax与调节后的所述P型杂质的注入量Q’之间的差值△Qs小于等于预设注入量差值△Qx。
5.根据权利要求3所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第四预设条件根据△Qs和预设注入量差值△Qx的差值△Qsx将所述P阱尺寸S调节至对应值，所述中控单元中设有第一预设尺寸差值△Qsxa、第二预设尺寸差值△Qsxb、第一预设尺寸调节系数f1、第二预设尺寸调节系数f2以及第三预设尺寸调节系数f3，其中，△Qsxa＜△Qsxb，1＜f1＜f2＜f3＜1.3，
若△Qsx≤△Qsxa，所述中控单元使用f1将所述P阱尺寸S调节至对应值；
若△Qsxa＜△Qsx≤△Qsxb，所述中控单元使用f2将所述P阱尺寸S调节至对应值；
若△Qsx＞△Qsxb，所述中控单元使用f3将所述P阱尺寸S调节至对应值；
所述中控单元将使用fΩ调节后的P阱尺寸记为S’,其中，Ω=1，2，3，设定S’=S×fΩ；
所述第四预设条件为预设临界注入量Qmax与调节后的所述P型杂质的注入量Q’之间的差值△Qs大于预设注入量差值△Qx。
6.根据权利要求5所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第五预设条件将S’与中控单元内设置的预设临界P阱尺寸Smax进行比对，
若S’＜Smax，所述中控单元使用S’作为所述Bipolar的P阱尺寸；
若S’≥Smax，所述中控单元使用Smax作为所述Bipolar的P阱尺寸，并将P型杂质的浓度调节至对应值；所述中控单元将调节后的P型杂质的浓度调节记为Cb’，设定Cb’=1.2×Cb，其中，Cb为P型杂质的初始浓度;
所述第五预设条件为所述中控单元判定预设临界注入量与调节后的所述P型杂质的注入量之间的差值大于预设注入量差值并判定需将P阱尺寸调节至S’。
7.根据权利要求6所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在第六预设条件将所述待检测电路输出波形的截止频率fc与中控单元内设置的预设截止频率fa对比，
若fc＜fa，所述中控单元判定该电路截止频率符合预设标准,并判定完成针对数模混合集成电路的设计；
若fc＞fa，所述中控单元通过万用表检测所述Bipolar集电极输出端的串联电阻阻值R并根据R、fc和fa将其更改至对应值R’，设定R’=fa×R/fc+w×fc，其中，w为权重系数，设定w=0.2Ω/HZ；
所述第六预设条件为所述中控单元判定所述待检测电路的输出电压符合预设标准。
8.根据权利要求7所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述中控单元在完成对所述串联电阻的调节后重新模拟组装所述待检测电路，并控制所述万用表重新检测该待检测电路输出电压，中控单元在判定重新测得的输出电压不符合预设标准时重复调节对应参数并重复模拟组装直至模拟组装的待检测电路的输出电压和截止频率符合预设标准。
9.根据权利要求8所述的基于BCD工艺的数模混合集成电路的设计方法，其特征在于，所述DMOS器件输出达到临界值时，若输出电压仍不符合标准，中控单元发出警报提醒工作人员变更DMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310554466.5A CN116306448B (zh) | 2023-05-17 | 2023-05-17 | 一种基于bcd工艺的数模混合集成电路的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310554466.5A CN116306448B (zh) | 2023-05-17 | 2023-05-17 | 一种基于bcd工艺的数模混合集成电路的设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116306448A CN116306448A (zh) | 2023-06-23 |
| CN116306448B true CN116306448B (zh) | 2023-08-11 |
Family
ID=86801708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310554466.5A Active CN116306448B (zh) | 2023-05-17 | 2023-05-17 | 一种基于bcd工艺的数模混合集成电路的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116306448B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8701055B1 (en) * | 2012-12-07 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Macro cell based process design kit for advanced applications |
| CN110909516A (zh) * | 2019-11-01 | 2020-03-24 | 西北核技术研究院 | 单粒子效应电路仿真中考虑有源区形状尺寸影响的建模方法 |
| WO2023077137A1 (en) * | 2021-11-01 | 2023-05-04 | Morris Wesley Harold | Shallow buried guard ring (sbgr) isolation structures and fabrication models to enable latchup immunity in cmos integrated circuits operating in extreme radiation environments and temperatures ranges |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849491B2 (en) * | 2001-09-28 | 2005-02-01 | Dalsa Semiconductor Inc. | Method of making high-voltage bipolar/CMOS/DMOS (BCD) devices |
| US10657214B2 (en) * | 2018-10-09 | 2020-05-19 | Applied Materials, Inc. | Predictive spatial digital design of experiment for advanced semiconductor process optimization and control |
-
2023
- 2023-05-17 CN CN202310554466.5A patent/CN116306448B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8701055B1 (en) * | 2012-12-07 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Macro cell based process design kit for advanced applications |
| CN110909516A (zh) * | 2019-11-01 | 2020-03-24 | 西北核技术研究院 | 单粒子效应电路仿真中考虑有源区形状尺寸影响的建模方法 |
| WO2023077137A1 (en) * | 2021-11-01 | 2023-05-04 | Morris Wesley Harold | Shallow buried guard ring (sbgr) isolation structures and fabrication models to enable latchup immunity in cmos integrated circuits operating in extreme radiation environments and temperatures ranges |
Non-Patent Citations (1)
| Title |
|---|
| 基于0.8μm BCD工艺的20W×2集成D类音频功放设计;刘帘曦;朱樟明;杨银堂;过伟;史斌;;半导体学报(第05期);第988-992页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116306448A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100471521B1 (ko) | 온도센서회로를구비한파워반도체장치 | |
| US9246355B2 (en) | MOS transistor device in common source configuration | |
| EP1879229A1 (en) | Improved ESD protection circuit | |
| KR19980024683A (ko) | 전계효과에 의해 제어 가능한 수직 반도체 소자 | |
| US7242059B2 (en) | Semiconductor device having DMOS and CMOS on single substrate | |
| WO1998027591A1 (en) | Semiconductor protection devices | |
| US9484339B2 (en) | Smart semiconductor switch | |
| CN110445099B (zh) | 一种集成电池保护电路的半导体结构及其制造工艺 | |
| CN103677042B (zh) | 电压调节器 | |
| US6504424B1 (en) | Low voltage metal oxide semiconductor threshold referenced voltage regulator and method of using | |
| US7808762B2 (en) | Semiconductor device performing overheat protection efficiently | |
| JPH06245585A (ja) | 半導体装置 | |
| JP3644697B2 (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| Horn et al. | A robust smart power bandgap reference circuit for use in an automotive environment | |
| CN116306448B (zh) | 一种基于bcd工艺的数模混合集成电路的设计方法 | |
| US8018018B2 (en) | Temperature sensing device | |
| US6088208A (en) | Electronic device, electronic switching apparatus including the same, and production method thereof | |
| JPH06201735A (ja) | 電流検出回路 | |
| EP0904636A1 (en) | Power device with a short-circuit detector | |
| JP2002157027A (ja) | 電力変換装置及び半導体装置 | |
| CN112448711B (zh) | 高电压集成电路及其半导体结构 | |
| JP2003007844A (ja) | 半導体装置 | |
| US10249610B1 (en) | IGBT coupled to a reverse bias device in series | |
| KR20240000369A (ko) | 동작 전압 트리거식 반도체 제어 정류기 | |
| US4868621A (en) | Input protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |