CN116301157A - 一种能减小输出过充的低压差线性稳压器电路 - Google Patents
一种能减小输出过充的低压差线性稳压器电路 Download PDFInfo
- Publication number
- CN116301157A CN116301157A CN202310266866.6A CN202310266866A CN116301157A CN 116301157 A CN116301157 A CN 116301157A CN 202310266866 A CN202310266866 A CN 202310266866A CN 116301157 A CN116301157 A CN 116301157A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- switch
- gate
- pmnx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 230000001105 regulatory effect Effects 0.000 claims description 12
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 6
- 101150070189 CIN3 gene Proteins 0.000 claims description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 6
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 6
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 6
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 6
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 6
- 101150110971 CIN7 gene Proteins 0.000 claims description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 4
- 101150110298 INV1 gene Proteins 0.000 claims description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- -1 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种能减小输出过充的低压差线性稳压器电路，包括误差放大器EA；驱动级buffer；NMOS开关NM1和NM2；PMOS开关PM2、PM3、PM4和PM5；调整管PMn1和PMnx；补偿电容C2；EA输出负载电容C3及电容C4；LDO输出负载电容CLOAD；反馈分压电阻R1和R2以及延时控制电路；且PMn1的尺寸小于PMnx；电容C4小于电容C3；且PMn1和PMnx的比例以及C3和C4的比例根据反馈环路的稳定性来确定。该电路能加快内部环路响应，并有效减小低压差线性稳压器电路输出的过充电压，提高电路稳定性。
Description
技术领域
本发明涉及电源管理电路技术领域，尤其涉及一种能减小输出过充的低压差线性稳压器电路。
背景技术
低压差线性稳压器LDO(Low Dropout Regulator)被广泛应用于电源管理电路中，是电子设备或某些具有电源管理功能的芯片中不可或缺的一部分。LDO设计中比较困难的挑战之一是瞬态响应的问题，尤其是LDO从非使能状态进入到使能状态时LDO输出会有很大的过充电压问题。
现有技术中，LDO电路一般是依靠大尺寸的功率器件(调整管)输出电流给负载，当LDO电路从非使能状态进入到使能状态时，调整管的栅极电压会迅速变低(针对PMOS调整管而言)，从而使大量瞬间电流通过调整管流向LDO电路的负载电容，使得LDO电路输出产生非常大的过充电压，之后由于反馈环路的持续调整，LDO电路的输出最终会稳定在所设计的电压值。由于过充电压会对电路造成极大的负面影响，因此如何有效减小LDO电路输出的过充电压已成为该技术领域亟待解决的问题。
发明内容
本发明的目的是提供一种能减小输出过充的低压差线性稳压器电路，该电路能加快内部环路响应，并有效减小低压差线性稳压器电路输出的过充电压，提高电路稳定性。
本发明的目的是通过以下技术方案实现的：
一种能减小输出过充的低压差线性稳压器电路，所述低压差线性稳压器电路包括误差放大器EA；驱动级buffer；NMOS开关NM1和NM2；PMOS开关PM2、PM3、PM4和PM5；调整管PMn1和PMnx；补偿电容C2；EA输出负载电容C3及电容C4；LDO输出负载电容CLOAD；反馈分压电阻R1和R2以及延时控制电路，其中：
所述误差放大器EA的反向输入端连接VREF信号，VREF信号由Bandgap电路或其他参考电压生成电路产生；
所述误差放大器EA的正向输入端连接VFB信号，该误差放大器EA的输出信号是VO1；
所述驱动级buffer的输入连接所述误差放大器EA的输出端，并输出信号VP；
所述NMOS开关NM1的栅极连接信号PD，漏极连接误差放大器EA的输出信号VO1，源极连接地；
所述PMOS开关PM3的栅极连接信号PD，源极连接误差放大器EA的输出信号VO1，漏极连接EA输出负载电容C3的上极板；
所述PMOS开关PM2的栅极连接信号PDB，源极连接电源VDD，漏极连接所述驱动级buffer的输出信号VP；
所述PMOS开关PM5的栅极连接控制信号SWN，源极连接电源VDD，漏极连接信号VPX；
所述调整管PMn1的栅极连接所述驱动级buffer的输出信号VP，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述调整管PMnx的栅极连接信号VPX，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述PMOS开关PM4的栅极连接信号SWP，源极连接VP，漏极连接信号VPX；
所述NMOS开关NM2的栅极连接控制信号SWN，源极连接VP，漏极连接信号VPX；
所述EA输出负载电容C3的上级板连接所述PMOS开关PM3的漏极，下极板连接地；
所述EA输出负载电容C4的上级板连接误差放大器EA的输出信号VO1，下极板连接地；
所述补偿电容C2的上极板连接误差放大器EA的输出信号VO1，下极板连接LDO的输出VOUT；
所述LDO输出负载电容CLOAD的上极板连接VOUT，下极板连接地；
所述反馈分压电阻R1的一端接VOUT，另一端接VFB信号；另一个反馈分压电阻R2的一端连接VFB信号,另一端接地；
所述信号PD是整个LDO电路的使能控制信号，当信号PD为高时，LDO电路处于非使能状态，当信号PD为低时，LDO电路处于使能状态；
所述信号PDB是所述信号PD的反向，是由所述信号PD通过一个反相器产生的；
所述NMOS开关NM1的作用是当所述信号PD为高时，NMOS开关NM1导通，将所述误差放大器EA的输出信号VO1连接到地，此时所述误差放大器EA输出信号VO1＝0V，而输出信号VO1又是所述驱动级buffer的输入信号，当输出信号VO1＝0V时，所述驱动级buffer被关闭，不会产生电流功耗；
所述PMOS开关PM2的作用是当所述信号PDB为低时，PMOS开关PM2导通，将所述驱动级buffer的输出信号VP连接到电源VDD，此时所述输出信号VP＝VDD，而输出信号VP又是所述调整管PMn1的栅极电压，当输出信号VP＝VDD时，所述调整管PMn1被关断，此时不会有电流从所述调整管PMn1流过；
类似的，当控制信号SWN为低时，所述PMOS开关PM5导通，将所述调整管PMnx的栅极电压连接到VDD，此时所述调整管PMnx被关断，不会有电流从所述调整管PMnx流过；
所述PMOS开关PM3的作用是当控制信号PD为低时，PMOS开关PM3导通，将所述误差放大器EA的输出信号VO1连接到负载电容C3的上级板；
所述NMOS开关NM2和PMOS开关PM4组成一个CMOS传输门，该CMOS传输门的作用是当控制信号SWN为高，且控制信号SWP为低时，CMOS传输门导通，将所述调整管PMnx的栅极连接到所述驱动级buffer的输出信号VP；
所述EA输出负载电容C3及电容C4用于在所述误差放大器EA的输出端产生极点，连同所述补偿电容C2产生的极点和零点，以此来保证整个LDO电路的稳定性；
基于所述电路，当低压差线性稳压器电路从非使能状态跳变到使能状态时，PMn1会先导通，由于PMn1尺寸很小，从PMn1流向负载电容的电流很小，不会在输出端VOUT产生大的过充电压，且PM3管的导通电阻很大，VO1只会对电容C4进行充电，同时由于电容C4较小，VO1的建立速度会很快，这会使得整个反馈环路的建立速度加快，从而使得VP电压更快建立到正常的工作电压，进一步减小了输出端VOUT的过冲；
等输出端VOUT稳定后，VP也稳定了，由延时控制电路产生的NMOS开关NM2的栅极控制信号SWN和PMOS开关PM4的栅极控制信号SWP控制NM2和PM4的开启，将PMnx的栅极连通到VP，此时PMnx的导通不会有大电流流向负载电容，这样就不会在输出端VOUT产生过充电压。
由上述本发明提供的技术方案可以看出，上述电路能加快内部环路响应，并有效减小低压差线性稳压器电路输出的过充电压，提高电路稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的能减小输出过充的低压差线性稳压器电路结构示意图；
图2为本发明实施例所述延时控制电路的结构示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，这并不构成对本发明的限制。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
术语“包括”、“包含”、“含有”、“具有”或其它类似语义的描述，应被解释为非排它性的包括。例如：包括某技术特征要素(如原料、组分、成分、载体、剂型、材料、尺寸、零件、部件、机构、装置、步骤、工序、方法、反应条件、加工条件、参数、算法、信号、数据、产品或制品等)，应被解释为不仅包括明确列出的某技术特征要素，还可以包括未明确列出的本领域公知的其它技术特征要素。
如图1所示为本发明实施例提供的能减小输出过充的低压差线性稳压器电路结构示意图，所述低压差线性稳压器电路包括误差放大器EA；驱动级buffer；NMOS开关NM1和NM2；PMOS开关PM2、PM3、PM4和PM5；调整管PMn1和PMnx；补偿电容C2；EA输出负载电容C3及电容C4；LDO输出负载电容CLOAD；反馈分压电阻R1和R2以及延时控制电路，其中：
所述误差放大器EA的反向输入端连接VREF信号，VREF信号由Bandgap电路或其他参考电压生成电路产生；
所述误差放大器EA的正向输入端连接VFB信号，该误差放大器EA的输出信号是VO1；
所述驱动级buffer的输入连接所述误差放大器EA的输出端，并输出信号VP；
所述NMOS开关NM1的栅极连接信号PD，漏极连接误差放大器EA的输出信号VO1，源极连接地(即0电压)；
所述PMOS开关PM3的栅极连接信号PD，源极连接误差放大器EA的输出信号VO1，漏极连接EA输出负载电容C3的上极板；
所述PMOS开关PM2的栅极连接信号PDB，源极连接电源VDD，漏极连接所述驱动级buffer的输出信号VP；
所述PMOS开关PM5的栅极连接控制信号SWN，源极连接电源VDD，漏极连接信号VPX；
所述调整管PMn1的栅极连接所述驱动级buffer的输出信号VP，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述调整管PMnx的栅极连接信号VPX，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述PMOS开关PM4的栅极连接信号SWP，源极连接VP，漏极连接信号VPX；
所述NMOS开关NM2的栅极连接控制信号SWN，源极连接VP，漏极连接信号VPX；
所述EA输出负载电容C3的上级板连接所述PMOS开关PM3的漏极，下极板连接地；
所述EA输出负载电容C4的上级板连接误差放大器EA的输出信号VO1，下极板连接地；
所述补偿电容C2的上极板连接误差放大器EA的输出信号VO1，下极板连接LDO的输出VOUT；
所述LDO输出负载电容CLOAD的上极板连接VOUT，下极板连接地；
所述反馈分压电阻R1的一端接VOUT，另一端接VFB信号；另一个反馈分压电阻R2的一端连接VFB信号,另一端接地；
所述信号PD是整个LDO电路的使能控制信号，当信号PD为高时，LDO电路处于非使能状态，当信号PD为低时，LDO电路处于使能状态；
所述信号PDB是所述信号PD的反向，是由所述信号PD通过一个反相器产生的；
所述NMOS开关NM1的作用是当所述信号PD为高时，NMOS开关NM1导通，将所述误差放大器EA的输出信号VO1连接到地，此时所述误差放大器EA输出信号VO1＝0V，而输出信号VO1又是所述驱动级buffer的输入信号，当输出信号VO1＝0V时，所述驱动级buffer被关闭，不会产生电流功耗；
所述PMOS开关PM2的作用是当所述信号PDB为低时，PMOS开关PM2导通，将所述驱动级buffer的输出信号VP连接到电源VDD，此时所述输出信号VP＝VDD，而输出信号VP又是所述调整管PMn1的栅极电压，当输出信号VP＝VDD时，所述调整管PMn1被关断，此时不会有电流从所述调整管PMn1流过；
类似的，当控制信号SWN为低时，所述PMOS开关PM5导通，将所述调整管PMnx的栅极电压连接到VDD，此时所述调整管PMnx被关断，不会有电流从所述调整管PMnx流过；
所述PMOS开关PM3的作用是当控制信号PD为低时，PMOS开关PM3导通，将所述误差放大器EA的输出信号VO1连接到负载电容C3的上级板；
所述NMOS开关NM2和PMOS开关PM4组成一个CMOS传输门，该CMOS传输门的作用是当控制信号SWN为高，且控制信号SWP为低时，CMOS传输门导通，将所述调整管PMnx的栅极连接到所述驱动级buffer的输出信号VP；
所述EA输出负载电容C3及电容C4用于在所述误差放大器EA的输出端产生极点，连同所述补偿电容C2产生的极点和零点，以此来保证整个LDO电路的稳定性；
另外，所述调整管PMn1和PMnx用来给负载提供电流，且调整管PMn1的尺寸小于调整管PMnx；负载电容C4小于负载电容C3；
具体实现中，调整管PMn1和PMnx的比例以及负载电容C3和C4的比例根据LDO电路的稳定性通过仿真来确定；
基于所述电路，当低压差线性稳压器电路从非使能状态跳变到使能状态时，PMn1会先导通，由于PMn1尺寸很小，从PMn1流向负载电容的电流很小，不会在输出端VOUT产生大的过充电压，且PM3管的导通电阻很大，误差放大器EA的输出信号VO1只会对电容C4进行充电，同时由于电容C4较小，输出信号VO1的建立速度会很快，这会使得整个反馈环路的建立速度加快，从而使得所述驱动级buffer的输出信号VP的电压更快建立到正常的工作电压，进一步减小了输出端VOUT的过冲；
等输出端VOUT稳定后，VP也稳定了，由延时控制电路产生的图1中NMOS开关NM2的栅极控制信号SWN和PMOS开关PM4的栅极控制信号SWP控制NM2和PM4的开启，将PMnx的栅极连通到VP，此时PMnx的导通不会有大电流流向负载电容，这样就不会在输出端VOUT产生过冲电压。
如图2所示是本发明实施例所述延时控制电路的结构示意图，所述延时控制电路包括反相器INV1；或非门NOR1；PMOS开关PM6；NMOS开关NM3；延时充电电容C5；PMOS开关PM7；NMOS开关NM4；反相器INV2；与非门NAND1；反相器INV3及INV4；电流源I1；其中：
所述反相器INV1的输入端连接信号PDB，输出端接所述PMOS开关PM6的栅极；
所述PMOS开关PM6的源极连接所述电流源I1的输出端，漏极连接所述NMOS开关NM3的漏极，同时连接所述延时充电电容C5的上极板和所述PMOS开关PM7及NMOS开关NM4的栅极；
所述NMOS开关NM3的栅极连接所述或非门NOR1的输出，源极接地；
所述或非门NOR1的一个输入端接信号PDB，另一个输入端接所述反相器INV3的输出信号SWN；
所述PMOS开关PM7的源极接电源VDD，漏极接所述NMOS开关NM4的漏极和所述反相器INV2的输入端，所述NMOS开关NM4的源极接地；
所述与非门NAND1的一个输入端接所述反相器INV2的输出，另一个输入端接信号PDB，该与非门NAND1输出端接所述反相器INV3的输入端；
所述反相器INV4的输入端接所述反相器INV3的输出信号SWN，且该反相器INV4的输出信号是SWP；
所述电流源I1的一端接电源VDD，另一端接所述PMOS开关PM6的源极；
利用所述延时控制电路将PDB信号延迟一段时间，从而产生控制信号SWN和SWP来控制低压差线性稳压器电路中的NM2和PM4的开启，以导通PMnx的栅极连接到VP。
具体实现中，延时控制电路的形式有很多，图2只是其中一种，但并不限于这种结构，只要能够实现延迟产生SWN和SWP信号，并保证在VOUT稳定后再导通PMnx的栅极和VP的连接的功能就可以。
值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。本文背景技术部分公开的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
Claims (2)
1.一种能减小输出过充的低压差线性稳压器电路，其特征在于，所述低压差线性稳压器电路包括误差放大器EA；驱动级buffer；NMOS开关NM1和NM2；PMOS开关PM2、PM3、PM4和PM5；调整管PMn1和PMnx；补偿电容C2；EA输出负载电容C3及电容C4；LDO输出负载电容CLOAD；反馈分压电阻R1和R2以及延时控制电路，其中：
所述误差放大器EA的反向输入端连接VREF信号，VREF信号由Bandgap电路或其他参考电压生成电路产生；
所述误差放大器EA的正向输入端连接VFB信号，该误差放大器EA的输出信号是VO1；
所述驱动级buffer的输入连接所述误差放大器EA的输出端，并输出信号VP；
所述NMOS开关NM1的栅极连接信号PD，漏极连接误差放大器EA的输出信号VO1，源极连接地；
所述PMOS开关PM3的栅极连接信号PD，源极连接误差放大器EA的输出信号VO1，漏极连接EA输出负载电容C3的上极板；
所述PMOS开关PM2的栅极连接信号PDB，源极连接电源VDD，漏极连接所述驱动级buffer的输出信号VP；
所述PMOS开关PM5的栅极连接控制信号SWN，源极连接电源VDD，漏极连接信号VPX；
所述调整管PMn1的栅极连接所述驱动级buffer的输出信号VP，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述调整管PMnx的栅极连接信号VPX，源极连接电源VDD，漏极连接LDO的输出VOUT；
所述PMOS开关PM4的栅极连接信号SWP，源极连接VP，漏极连接信号VPX；
所述NMOS开关NM2的栅极连接控制信号SWN，源极连接VP，漏极连接信号VPX；
所述EA输出负载电容C3的上级板连接所述PMOS开关PM3的漏极，下极板连接地；
所述EA输出负载电容C4的上级板连接误差放大器EA的输出信号VO1，下极板连接地；
所述补偿电容C2的上极板连接误差放大器EA的输出信号VO1，下极板连接LDO的输出VOUT；
所述LDO输出负载电容CLOAD的上极板连接VOUT，下极板连接地；
所述反馈分压电阻R1的一端接VOUT，另一端接VFB信号；另一个反馈分压电阻R2的一端连接VFB信号,另一端接地；
所述信号PD是整个LDO电路的使能控制信号，当信号PD为高时，LDO电路处于非使能状态，当信号PD为低时，LDO电路处于使能状态；
所述信号PDB是所述信号PD的反向，是由所述信号PD通过一个反相器产生的；
所述NMOS开关NM1的作用是当所述信号PD为高时，NMOS开关NM1导通，将所述误差放大器EA的输出信号VO1连接到地，此时所述误差放大器EA输出信号VO1＝0V，而输出信号VO1又是所述驱动级buffer的输入信号，当输出信号VO1＝0V时，所述驱动级buffer被关闭，不会产生电流功耗；
所述PMOS开关PM2的作用是当所述信号PDB为低时，PMOS开关PM2导通，将所述驱动级buffer的输出信号VP连接到电源VDD，此时所述输出信号VP＝VDD，而输出信号VP又是所述调整管PMn1的栅极电压，当输出信号VP＝VDD时，所述调整管PMn1被关断，此时不会有电流从所述调整管PMn1流过；
类似的，当控制信号SWN为低时，所述PMOS开关PM5导通，将所述调整管PMnx的栅极电压连接到VDD，此时所述调整管PMnx被关断，不会有电流从所述调整管PMnx流过；
所述PMOS开关PM3的作用是当控制信号PD为低时，PMOS开关PM3导通，将所述误差放大器EA的输出信号VO1连接到负载电容C3的上级板；
所述NMOS开关NM2和PMOS开关PM4组成一个CMOS传输门，该CMOS传输门的作用是当控制信号SWN为高，且控制信号SWP为低时，CMOS传输门导通，将所述调整管PMnx的栅极连接到所述驱动级buffer的输出信号VP；
所述EA输出负载电容C3及电容C4用于在所述误差放大器EA的输出端产生极点，连同所述补偿电容C2产生的极点和零点，以此来保证整个LDO电路的稳定性；
基于所述电路，当低压差线性稳压器电路从非使能状态跳变到使能状态时，PMn1会先导通，由于PMn1尺寸很小，从PMn1流向负载电容的电流很小，不会在输出端VOUT产生大的过充电压，且PM3管的导通电阻很大，VO1只会对电容C4进行充电，同时由于电容C4较小，VO1的建立速度会很快，这会使得整个反馈环路的建立速度加快，从而使得VP电压更快建立到正常的工作电压，进一步减小了输出端VOUT的过冲；
等输出端VOUT稳定后，VP也稳定了，由延时控制电路产生的NMOS开关NM2的栅极控制信号SWN和PMOS开关PM4的栅极控制信号SWP控制NM2和PM4的开启，将PMnx的栅极连通到VP，此时PMnx的导通不会有大电流流向负载电容，这样就不会在输出端VOUT产生过充电压。
2.根据权利要求1所述能减小输出过充的低压差线性稳压器电路，其特征在于，所述延时控制电路包括反相器INV1；或非门NOR1；PMOS开关PM6；NMOS开关NM3；延时充电电容C5；PMOS开关PM7；NMOS开关NM4；反相器INV2；与非门NAND1；反相器INV3及INV4；电流源I1；其中：
所述反相器INV1的输入端连接信号PDB，输出端接所述PMOS开关PM6的栅极；
所述PMOS开关PM6的源极连接所述电流源I1的输出端，漏极连接所述NMOS开关NM3的漏极，同时连接所述延时充电电容C5的上极板和所述PMOS开关PM7及NMOS开关NM4的栅极；
所述NMOS开关NM3的栅极连接所述或非门NOR1的输出，源极接地；
所述或非门NOR1的一个输入端接信号PDB，另一个输入端接所述反相器INV3的输出信号SWN；
所述PMOS开关PM7的源极接电源VDD，漏极接所述NMOS开关NM4的漏极和所述反相器INV2的输入端，所述NMOS开关NM4的源极接地；
所述与非门NAND1的一个输入端接所述反相器INV2的输出，另一个输入端接信号PDB，该与非门NAND1输出端接所述反相器INV3的输入端；
所述反相器INV4的输入端接所述反相器INV3的输出信号SWN，且该反相器INV4的输出信号是SWP；
所述电流源I1的一端接电源VDD，另一端接所述PMOS开关PM6的源极；
利用所述延时控制电路将PDB信号延迟一段时间，从而产生控制信号SWN和SWP来控制低压差线性稳压器电路中的NM2和PM4的开启，以导通PMnx的栅极连接到VP。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310266866.6A CN116301157A (zh) | 2023-03-15 | 2023-03-15 | 一种能减小输出过充的低压差线性稳压器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310266866.6A CN116301157A (zh) | 2023-03-15 | 2023-03-15 | 一种能减小输出过充的低压差线性稳压器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116301157A true CN116301157A (zh) | 2023-06-23 |
Family
ID=86818219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310266866.6A Pending CN116301157A (zh) | 2023-03-15 | 2023-03-15 | 一种能减小输出过充的低压差线性稳压器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116301157A (zh) |
-
2023
- 2023-03-15 CN CN202310266866.6A patent/CN116301157A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2846213B1 (en) | Method and apparatus for limiting startup inrush current for low dropout regulator | |
| WO2018161834A1 (en) | Low-dropout regulators | |
| US8866341B2 (en) | Voltage regulator | |
| JP5014194B2 (ja) | ボルテージレギュレータ | |
| US10038378B2 (en) | Device and method to stabilize a supply voltage | |
| CN114167933B (zh) | 低功耗快速瞬态响应的低压差线性稳压器电路 | |
| JP2015118452A (ja) | ボルテージレギュレータ | |
| TW201514652A (zh) | 低壓差穩壓裝置以及緩衝級電路 | |
| CN217880113U (zh) | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 | |
| CN103076831A (zh) | 具有辅助电路的低压差稳压器电路 | |
| KR101731652B1 (ko) | 볼티지 레귤레이터 | |
| CN111367340B (zh) | 一种低压差线性稳压电路 | |
| CN110377092A (zh) | 一种低压差线性稳压器 | |
| CN110989756B (zh) | 基于恒定功率保护的低压差线性稳压器 | |
| CN103631298A (zh) | 线性稳压源 | |
| CN115913202B (zh) | 一种用于高压电路的快速上电保护电路 | |
| CN116301157A (zh) | 一种能减小输出过充的低压差线性稳压器电路 | |
| CN108541309B (zh) | 低压差稳压装置 | |
| CN115756081A (zh) | 一种基于电流反馈的稳压电路 | |
| CN112462836B (zh) | 应用于ldo中带延迟功能的pok电路及ldo电路 | |
| CN110908422B (zh) | 一种低压差线性稳压器和控制系统 | |
| CN208298052U (zh) | 一种新型摆率增强电路、低压差线性稳压器 | |
| CN102313836B (zh) | 电源转换电路及其过流检测电路 | |
| CN116430945B (zh) | 低压差线性稳压电路及电源设备 | |
| CN116449904A (zh) | 一种应用于ldo的缓启动电路及ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |