CN116300052A - 一种反射镜阵列空间光调制器芯片结构及其加工方法 - Google Patents

一种反射镜阵列空间光调制器芯片结构及其加工方法 Download PDF

Info

Publication number
CN116300052A
CN116300052A CN202310173932.5A CN202310173932A CN116300052A CN 116300052 A CN116300052 A CN 116300052A CN 202310173932 A CN202310173932 A CN 202310173932A CN 116300052 A CN116300052 A CN 116300052A
Authority
CN
China
Prior art keywords
substrate
mirror
torsion beam
spatial light
light modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310173932.5A
Other languages
English (en)
Inventor
虞益挺
肖星辰
董雪
毛挺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Ningbo Research Institute of Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Ningbo Research Institute of Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University, Ningbo Research Institute of Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202310173932.5A priority Critical patent/CN116300052A/zh
Publication of CN116300052A publication Critical patent/CN116300052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

本发明提供了一种反射镜阵列空间光调制器芯片结构及其加工方法，涉及微光机电系统技术领域，本发明由多组等间距排列的微镜单元组成；所述微镜单元包括第一基底和第二基底；所述第一基底上设置有扭转梁和电气绝缘层，所述扭转梁下方开设有背腔，沿所述扭转梁中心轴线在所述电气绝缘层上对称分布设置有第一寻址电极和第二寻址电极，所述第一寻址电极和所述第二寻址电极上分布设有接触凸点；所述第二基底用于供操作人员加工镜面，在所述镜面上设有用于连接所述扭转梁的镜面锚点。本方法能够克服微镜阵列在光谱成像系统中光场匹配性差、固有扭转方式和阵列形式导致目标光学信息采集丢失的问题。

Description

一种反射镜阵列空间光调制器芯片结构及其加工方法
技术领域
本发明涉及微光机电系统技术领域，具体而言，涉及一种反射镜阵列空间光调制器芯片结构及其加工方法。
背景技术
近年来，利用微机电系统(Microelectromechanicalsystems,MEMS)技术加工的空间光调制芯片具有体积小、功耗和成本低、集成化和定制化能力强等优势，现已被广泛用于投影显示、医疗成像和生物技术等国防和民用领域。其中，由美国TI(TexasInstruments)公司设计生产的高帧频、高分辨率、可编程数字微镜器件(Digitalmicromirrordevices，DMD)，是目前光学MEMS中最具代表性的空间光调制器。DMD结构(USpatent4615595(1986.10.7))由许多小型铝制反射镜、互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)静态存储器、寻址电极、偏置电极、轭架、铰链等组成。微镜的转动是由微镜本身与下面的存储单元之间的电压差所产生的静电吸引来完成。当存储器单元处于“开”即“1”状态时，微镜转到+10°；当存储器单元处于“关”即“0”状态时，微镜转到-10°。
目前商用的DMD主要分为“菱形”和“正交”两种阵列方式，在新型光谱成像系统中(OpticsExpress,2019,27(12):16995)，由于DMD固有结构及其运动方式，两种阵列方式的DMD都存在光路匹配性差和目标光学信息采集失真的问题，当“菱形”排布的DMD按列扭转时，同列微镜单元之前的间隙较大，无法实现同列完全填充，造成部分入射光不能被反射进入后端色散系统，导致目标光学信息采集失真，限制了光谱成像系统对目标光谱精细识别能力的提升。当“正交”排布的DMD按列扭转时，由于微镜单元绕其对角线扭转的方式，出入射光线不能处于同一水平面，所以光谱成像系统中至少有一条光路需要借助专用夹具进行固定，导致整个光谱成像系统体积增大，严重阻碍了光谱成像系统的小型化。此外，同一扭转列中相邻微镜单元之间还存在光线的干涉和遮挡，进一步造成了目标光学信息的缺失。
发明内容
本发明解决的问题是如何克服微镜阵列在光谱成像系统中光场匹配性差、固有扭转方式和阵列形式导致目标光学信息采集丢失的问题。
为解决上述问题，本发明提供一种反射镜阵列空间光调制器芯片结构，由多组等间距排列的微镜单元组成；
所述微镜单元包括第一基底和第二基底；
所述第一基底上依次设置有扭转梁和电气绝缘层，所述扭转梁下方开设有背腔，沿所述扭转梁中心轴线在所述电气绝缘层上对称分布设置有第一寻址电极和第二寻址电极，所述第一寻址电极和所述第二寻址电极上分布设有接触凸点；
所述第二基底用于供操作人员加工镜面，在所述镜面上设有用于连接所述扭转梁的镜面锚点。
在上述结构中，每组微镜单元之间的间距小于或等于2μm。每组微镜单元主要由第一基底、第二基底、扭转梁、电气绝缘层、第一寻址电极、第二寻址电极、接触凸点、镜面锚点和镜面组成。通过采用双层轴对称微镜结构设计，实现微镜单元绕镜面长轴扭转和沿镜面法向平动，进而改善微镜阵列在光谱成像系统中的光场匹配性，简化系统光路，促进光谱成像系统微小型化。
进一步地，所述第一基底为镜面提供接地信号，所述接地信号依次通过所述第一基底、所述扭转梁、所述镜面锚点传递至所述镜面。
在上述结构中，第一基底不仅作为反射镜阵列空间光调制器芯片中各结构的支撑平台，同时为镜面提供接地信号，接地信号通过第一基底、扭转梁、镜面锚点传递到镜面。第一基底可选为普通硅片或SOI硅片。第二基底用于加工镜面锚点和镜面，需要采用适用于圆片级MEMS体加工工艺的材料，可选为普通硅片或SOI硅片。
进一步地，所述扭转梁的形状为直梁、折叠梁、梯形梁中的任意一种。
进一步地，所述镜面为所述微镜单元的接地电极。
一种反射镜阵列空间光调制器芯片的加工方法，包括步骤：
S1：选取第一基底并通过清洗工艺去除表面的灰尘和有机物；
S2：利用MEMS刻蚀工艺在第一基底上刻蚀扭转梁；
S3：通过薄膜沉积工艺在第一基底表面沉积绝缘材料，图形化后形成电气绝缘层；
S4：通过金属薄膜沉积工艺在第一基底表面沉积金属薄膜并图形化得到第一寻址电极、第二寻址电极和第一键合层；
S5：通过薄膜沉积工艺分别在第一寻址电极和第二寻址电极表面沉积绝缘材料，图形化后形成接触凸点；
S6：选取第二基底，并通过清洗工艺去除表面的灰尘和有机物；
S7：利用MEMS刻蚀工艺在第二基底上完成镜面锚点的制备，并在镜面锚点表面沉积金属薄膜，图形化后形成第二键合层；
S8：将第一基底和第二基底利用MEMS键合工艺进行键合，其中键合区域为扭转梁上的第一键合层与镜面锚点；
S9：根据微镜驱动的预设要求，将第二基底减薄至对应预设要求的厚度，图形化后形成分立镜面；
S10：利用MEMS释放工艺完成扭转梁的结构释放，得到反射镜阵列空间光调制器芯片。
进一步地，所述金属薄膜为Ge薄膜、Sn薄膜中的任意一种。
进一步地，当图形化后形成第二键合层后，键合区域为扭转梁上的第一键合层与镜面锚点上的第二键合层。
进一步地，所述MEMS刻蚀工艺为湿法腐蚀工艺、干法等离子体刻蚀工艺、表面激光微加工工艺中的任意一种；
所述薄膜沉积工艺为低压化学气相沉积工艺、等离子体增强化学气相沉积工艺、原子层沉积工艺、电子束蒸镀工艺中的任意一种；
所述绝缘材料为氧化硅、氮化硅、聚合物中的任意一种。
进一步地，所述金属薄膜可选为Au薄膜、Al薄膜、Cu薄膜中的任意一种；
所述金属薄膜沉积工艺为电子束蒸镀工艺、磁控溅射工艺中的任意一种；
所述图形化技术为湿法腐蚀工艺、干法等离子体刻蚀工艺中的任意一种。
进一步地，所述MEMS键合工艺可为共晶键合工艺、熔融键合工艺、直接键合工艺中的任意一种；
所述减薄工艺为湿法腐蚀工艺、化学机械抛光工艺、离子束刻蚀工艺中的任意一种；
所述MEMS释放工艺为湿法腐蚀工艺、氢氟酸化学气相腐蚀工艺中的任意一种。
本发明采用上述技术方案包括以下有益效果：
本发明能够通过采用轴对称的微镜结构设计，实现了微镜单元绕镜面长轴扭转和沿镜面法向的平动，改善了微镜阵列在光谱成像系统中的光场匹配性，简化了系统光路，促进了光谱成像系统小型化。由于镜面扭转方式的改变，使得同一扭转列中相邻微镜单元间的光学干涉和遮挡被消除，更多有效目标光学信息能够进入后端色散系统，极大地提高了光谱成像系统光谱精细识别的能力。
附图说明
图1为本发明实施例提供的反射镜阵列空间光调制器芯片结构示意图；
图2为图1中A部分的局部放大图；
图3为本发明实施例提供的反射镜阵列空间光调制器芯片的工作原理示意图；
图4为本发明实施例一提供的反射镜阵列空间光调制器芯片制备工艺示意图；
图5为本发明实施例二提供的反射镜阵列空间光调制器芯片制备工艺示意图；
图6为本发明实施例三提供的反射镜阵列空间光调制器芯片制备工艺示意图；
图7为本发明实施例提供的反射镜阵列空间光调制器芯片结构爆炸图示意图；
图8为图7中B部分的局部放大图；
图9为本发明实施例提供的反射镜阵列空间光调制器芯片的加工方法流程图；
附图标记说明：
1-第一基底，2-扭转梁，3-电气绝缘层，4-第一寻址电极，5-第二寻址电极，6-接触凸点，7-镜面锚点，8-镜面，9-背腔，10-第二基底，11-第一键合层，12-第二键合层。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
实施例一
本实施例提供了一种反射镜阵列空间光调制器芯片结构和一种反射镜阵列空间光调制器芯片的加工方法，如图1、图2、图7和图8所示，本发明由多组等间距排列的微镜单元组成；
微镜单元包括第一基底1和第二基底10；
第一基底1上设置有扭转梁2和电气绝缘层3，扭转梁2下方开设有背腔9，沿扭转梁2中心轴线在电气绝缘层3上对称分布设置有第一寻址电极4和第二寻址电极5，第一寻址电极4和第二寻址电极5上分布设有接触凸点6；
第二基底10用于供操作人员加工镜面8，在镜面8上设有用于连接扭转梁2的镜面锚点7。
其中，第一基底1为镜面8提供接地信号，接地信号依次通过第一基底1、扭转梁2、镜面锚点7传递至镜面8。
其中，扭转梁2的形状为直梁、折叠梁、梯形梁中的任意一种。
其中，镜面8为微镜单元的接地电极。
参阅图9，提供了一种反射镜阵列空间光调制器芯片的加工方法，本方法包括步骤：
S1：选取第一基底并通过清洗工艺去除表面的灰尘和有机物；
S2：利用MEMS刻蚀工艺在第一基底上刻蚀扭转梁；
S3：通过薄膜沉积工艺在第一基底表面沉积绝缘材料，图形化后形成电气绝缘层；
S4：通过金属薄膜沉积工艺在第一基底表面沉积金属薄膜并图形化得到第一寻址电极、第二寻址电极和第一键合层；
S5：通过薄膜沉积工艺分别在第一寻址电极和第二寻址电极表面沉积绝缘材料，图形化后形成接触凸点；
S6：选取第二基底，并通过清洗工艺去除表面的灰尘和有机物；
S7：利用MEMS刻蚀工艺在第二基底上完成镜面锚点的制备，并在镜面锚点表面沉积金属薄膜，图形化后形成第二键合层；
S8：将第一基底和第二基底利用MEMS键合工艺进行键合，其中键合区域为扭转梁上的第一键合层与镜面锚点；
S9：根据微镜驱动的预设要求，将第二基底减薄至对应预设要求的厚度，图形化后形成分立镜面；
S10：利用MEMS释放工艺完成扭转梁的结构释放，得到反射镜阵列空间光调制器芯片。
其中，金属薄膜为Ge薄膜、Sn薄膜中的任意一种。
其中，当图形化后形成第二键合层后，键合区域为扭转梁上的第一键合层与镜面锚点上的第二键合层。
其中，MEMS刻蚀工艺为湿法腐蚀工艺、干法等离子体刻蚀工艺、表面激光微加工工艺中的任意一种；薄膜沉积工艺为低压化学气相沉积工艺、等离子体增强化学气相沉积工艺、原子层沉积工艺、电子束蒸镀工艺中的任意一种；绝缘材料为氧化硅、氮化硅、聚合物中的任意一种。
其中，金属薄膜可选为Au薄膜、Al薄膜、Cu薄膜中的任意一种；金属薄膜沉积工艺为电子束蒸镀工艺、磁控溅射工艺中的任意一种；图形化技术为湿法腐蚀工艺、干法等离子体刻蚀工艺中的任意一种。
其中，MEMS键合工艺可为共晶键合工艺、熔融键合工艺、直接键合工艺中的任意一种；减薄工艺为湿法腐蚀工艺、化学机械抛光工艺、离子束刻蚀工艺中的任意一种；MEMS释放工艺为湿法腐蚀工艺、氢氟酸化学气相腐蚀工艺中的任意一种。
参阅图3，具体的，反射镜阵列空间光调制器芯片基本工作原理如下：第一寻址电极4和镜面8之间的电压用V1表示，第二寻址电极5和镜面8之间的电压用V2表示。参阅图3(a)，当V1＝0，V2＝0时，镜面8保持静止。参阅图3(b)，当V1≠0，V2＝0时，镜面8将在静电力作用下产生逆时针扭转。参阅图3(c)，当V1＝0，V2≠0时，镜面8将在静电力作用下产生顺时针扭转。参阅图3(d)，当V1＝V2≠0时，镜面8将会在静电力作用下沿着镜面法向平动。当V1≠V2≠0时，镜面8将会在静电力作用下既有扭转又有上下平动。
参阅图4，具体的，本实施例提出的一维反射镜阵列空间光调制器芯片由1×50组微镜单元组成，微镜单元之间的间距为2μm。每组微镜单元主要由第一基底1、扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5、接触凸点6、镜面锚点7、镜面8等结构组成。其中扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5均位于第一基底1上，第一寻址电极4和第二寻址电极5沿扭转梁2中心轴线对称分布，镜面8通过镜面锚点7悬置于扭转梁2上。基于第一基底和第二基底形成双层微镜单元结构，通过双层微镜单元结构将扭转梁结构置于镜面下方，大大提高了微镜阵列的镜面填充率。
第一基底1不仅作为一维反射镜阵列空间光调制器芯片中各结构的支撑平台，同时还可以为镜面8提供接地信号，接地信号通过第一基底1、扭转梁2、镜面锚点7传递到镜面8。第一基底1的材料选为SOI硅片，其中，SOI硅片主要由器件层1.1、氧化层1.2和衬底层1.3组成。第二基底10主要用于加工镜面锚点7和镜面8，需要选择适宜采用圆片级MEMS体加工工艺的材料，选为SOI硅片，其中，SOI硅片主要由器件层10.1、氧化层10.2和衬底层10.3组成。扭转梁2的形状可根据微镜驱动电压要求选为直梁。
参阅图4，本实施例中提出的反射镜阵列空间光调制器芯片的加工方法，包括如下步骤:
步骤S1参阅图4(a)，根据加工要求选取SOI硅片，器件层1.1为5μm；氧化层1.2为1μm；衬底层1.3为300μm，作为第一基底1，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S2参阅图4(b)，利用湿法腐蚀工艺在第一基底1的器件层1.1刻蚀5μm的扭转梁2。
步骤S3参阅图4(c)，利用低压化学气相沉积工艺在第一基底1的器件层1.1表面沉积300nm氧化硅，利用湿法腐蚀工艺图形化后形成电气绝缘层3。
步骤S4参阅图4(d)，利用电子束蒸镀工艺在第一基底1的器件层1.1表面沉积100nmAu薄膜，并利用湿法腐蚀工艺图形化，完成第一寻址电极4、第二寻址电极5和第一键合层11的制备。
步骤S5参阅图4(e)，利用低压化学气相沉积工艺在第一寻址电极4和第二寻址电极5表面沉积500nm氧化硅，利用湿法腐蚀工艺图形化后形成接触凸点6。
步骤S6参阅图4(f)，根据加工要求选取SOI硅片作为第二基底10，器件层10.1为10μm；氧化层10.2为1μm；衬底层10.3为300μm，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S7参阅图4(g)，利用湿法腐蚀工艺在SOI硅片的器件层10.1上完成镜面锚点7的制备，镜面锚点7的刻蚀高度为5μm。
步骤S8参阅图4(h)，将SOI硅片之间进行金硅共晶键合，其中主要键合区域为扭转梁2与镜面锚点7，实现SOI硅片之间的圆片级集成。
步骤S9参阅图4(i)，根据微镜驱动要求，利用湿法腐蚀工艺将第二基底10的SOI硅片的氧化层10.2和衬底层10.3去除，并利用湿法腐蚀工艺完成分立镜面8的制备。
步骤S10参阅图4(j)，利用湿法腐蚀工艺去除第一基底1的SOI硅片氧化层1.2，完成扭转梁2的结构释放。
实施例二
参阅图5，具体的，本实施例提出的一维反射镜阵列空间光调制器芯片由1×60组微镜单元组成，微镜单元之间的间距为1μm。每组微镜单元主要由第一基底1、扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5、接触凸点6、镜面锚点7、镜面8等结构组成。其中扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5均位于第一基底1上，第一寻址电极4和第二寻址电极5沿扭转梁2中心轴线对称分布，镜面8通过镜面锚点7悬置于扭转梁2上。
本实施例中，第一基底1不仅作为一维反射镜阵列空间光调制器芯片中各结构的支撑平台，同时还可以为镜面8提供接地信号，接地信号通过基底1、扭转梁2、镜面锚点7传递到镜面8。第一基底1的材料选为SOI硅片，其中，SOI硅片主要由器件层1.1、氧化层1.2和衬底层1.3组成。第二基底10主要用于加工镜面锚点7和镜面8，需要选择适宜采用圆片级MEMS体加工工艺的材料，选为普通硅片。扭转梁2的形状可根据微镜驱动电压要求选为折叠梁。
参阅图5，本实施例中提出的一维反射镜阵列空间光调制器芯片的加工方法包括如下步骤:
步骤S1参阅图5(a)，根据加工要求选取SOI硅片，器件层1.1为10μm；氧化层1.2为1.5μm；衬底层1.3为400μm，作为第一基底1，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S2参阅图5(b)，利用湿法腐蚀工艺在第一基底1的器件层1.1刻蚀10μm的扭转梁2。
步骤S3参阅图5(c)，利用低压化学气相沉积工艺在第一基底1的器件层1.1表面沉积200nm氧化硅和100nm的氮化硅，利用湿法腐蚀工艺图形化后形成电气绝缘层3。
步骤S4参阅图5(d)，利用电子束蒸镀工艺在第一基底1的器件层1.1表面沉积100nmAu薄膜，并利用湿法腐蚀工艺图形化，完成第一寻址电极4、第二寻址电极5和第一键合层11的制备。
步骤S5参阅图4(e)，利用电子束蒸镀工艺在第一寻址电极4和第二寻址电极5表面沉积400nm聚合物，利用干法等离子体刻蚀工艺图形化后形成接触凸点6。
步骤S6参阅图4(f)，根据加工要求选取300μm的普通硅片作为第二基底10，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S7参阅图4(g)和4(h)，利用湿法腐蚀工艺在第二基底10上完成镜面锚点7的制备，镜面锚点7刻蚀高度为10μm，并在镜面锚点7表面沉积100nmSn膜，图形化后形成第二键合层12。
步骤S8参阅图4(i)，将扭转梁2与镜面锚点7进行金锡熔融键合，实现第一基底1和第二基底10的圆片级集成。
步骤S9参阅图4(j)，根据微镜驱动要求，利用化学机械抛光工艺将硅片10减薄至15μm，通过干法等离子体刻蚀工艺完成分立镜面8的制备。
步骤S10参阅图4(k)，利用氢氟酸湿法腐蚀工艺刻蚀第一基底1的氧化层1.2，完成扭转梁2的结构释放。
实施例三
参阅图6，具体的，本实施例提出的一维反射镜阵列空间光调制器芯片由1×30组微镜单元组成，微镜单元之间的间距为1.5μm。每组微镜单元主要由第一基底1、扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5、接触凸点6、镜面锚点7、镜面8等结构组成。其中扭转梁2、电气绝缘层3、第一寻址电极4、第二寻址电极5均位于第一基底1上，第一寻址电极4和第二寻址电极5沿扭转梁2中心轴线对称分布，镜面8通过镜面锚点7悬置于扭转梁2上。
本实施例中，第一基底1不仅作为一维反射镜阵列空间光调制器芯片中各结构的支撑平台，同时还可以为镜面8提供接地信号，接地信号通过第一基底1、扭转梁2、镜面锚点7传递到镜面8。第一基底1的材料选为普通硅片。第二基底10主要用于加工镜面锚点7和镜面8，需要选择适宜采用圆片级MEMS体加工工艺的材料，选为SOI硅片，其中，SOI硅片主要由器件层10.1、氧化层10.2和衬底层10.3组成。扭转梁2的形状可根据微镜驱动电压要求选为折叠梁。
参阅图6，本实施例中提出的一维反射镜阵列空间光调制器芯片的加工方法包括如下步骤:
步骤S1参阅图6(a)，根据加工要求选取厚度为350μm的普通硅片作为第一基底1，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S2参阅图6(b)，利用干法等离子体刻蚀工艺在350μm第一基底1上刻蚀深度为10μm的扭转梁2。
步骤S3参阅图6(c)，利用等离子体增强化学气相沉积工艺在第一基底1表面沉积200nm氮化硅，并通过反应离子体刻蚀工艺完成电气绝缘层3的制备。
步骤S4参阅图6(d)，利用磁控溅射工艺在第一基底1表面沉积150nmAl，并通过湿法腐蚀工艺完成第一寻址电极4、第二寻址电极5和第一键合层11的制备。
步骤S5参阅图6(e)，利用等离子体增强化学气相沉积工艺在第一寻址电极4和第二寻址电极5表面沉积500nm氮化硅，并通过干法等离子体刻蚀工艺完成接触凸点6的制备。
步骤S6参阅图6(f)，根据加工要求选取SOI硅片作为第二基底10，器件层10.1为15μm；氧化层10.2为1.5μm；衬底层10.3为400μm，并通过清洗工艺去除表面存在的灰尘和有机物等残留物。
步骤S7参阅图6(g)和6(h)，利用表面激光微加工工艺在第二基底10的器件层10.1上完成镜面锚点7的制备，镜面锚点7刻蚀高度为10μm，并在镜面锚点7表面沉积100nmGe膜，图形化后形成第二键合层12。
步骤S8参阅图6(i)，将扭转梁2与镜面支撑7进行铝锗熔融键合，实现第一基底1和第二基底10的圆片级集成。
步骤S9参阅图6(j)，利用深反应离子体刻蚀工艺在第一基底1上背面刻蚀340微米深的背腔9，完成扭转梁2结构释放。
步骤S10参阅图6(k)，利用离子束刻蚀工艺将第二基底10的氧化层10.2和衬底层10.3去除，通过干法等离子体刻蚀工艺完成分立镜面8的制备。
本发明能够通过采用轴对称的微镜结构设计，实现了微镜单元绕镜面长轴扭转和沿镜面法向的平动，改善了微镜阵列在光谱成像系统中的光场匹配性，简化了系统光路，促进了光谱成像系统小型化。由于镜面扭转方式的改变，使得同一扭转列中相邻微镜单元间的光学干涉和遮挡被消除，更多有效目标光学信息能够进入后端色散系统，极大地提高了光谱成像系统光谱精细识别的能力。
虽然本公开披露如上，但本公开的保护范围并非仅限于此。本领域技术人员，在不脱离本公开的精神和范围的前提下，可进行各种变更与修改，这些变更与修改均将落入本发明的保护范围。

Claims (10)

1.一种反射镜阵列空间光调制器芯片结构，其特征在于，由多组等间距排列的微镜单元组成；
所述微镜单元包括第一基底(1)和第二基底(10)；
所述第一基底(1)上设置有扭转梁(2)和电气绝缘层(3)，所述扭转梁(2)下方开设有背腔(9)，沿所述扭转梁(2)中心轴线在所述电气绝缘层(3)上对称分布设置有第一寻址电极(4)和第二寻址电极(5)，所述第一寻址电极(4)和所述第二寻址电极(5)上分布设有接触凸点(6)；
所述第二基底(10)用于供操作人员加工镜面(8)，在所述镜面(8)上设有用于连接所述扭转梁(2)的镜面锚点(7)。
2.根据权利要求1所述的反射镜阵列空间光调制器芯片结构，其特征在于，所述第一基底(1)为所述镜面(8)提供接地信号，所述接地信号依次通过所述第一基底(1)、所述扭转梁(2)、所述镜面锚点(7)传递至所述镜面(8)。
3.根据权利要求1所述的反射镜阵列空间光调制器芯片结构，其特征在于，所述扭转梁(2)的形状为直梁、折叠梁、梯形梁中的任意一种。
4.根据权利要求1所述的反射镜阵列空间光调制器芯片结构，其特征在于，所述镜面(8)为所述微镜单元的接地电极。
5.一种反射镜阵列空间光调制器芯片的加工方法，其特征在于，包括步骤：
S1：选取第一基底并通过清洗工艺去除表面的灰尘和有机物；
S2：利用MEMS刻蚀工艺在第一基底上刻蚀扭转梁；
S3：通过薄膜沉积工艺在第一基底表面沉积绝缘材料，图形化后形成电气绝缘层；
S4：通过金属薄膜沉积工艺在第一基底表面沉积金属薄膜并图形化得到第一寻址电极、第二寻址电极和第一键合层；
S5：通过薄膜沉积工艺分别在第一寻址电极和第二寻址电极表面沉积绝缘材料，图形化后形成接触凸点；
S6：选取第二基底，并通过清洗工艺去除表面的灰尘和有机物；
S7：利用MEMS刻蚀工艺在第二基底上完成镜面锚点的制备，并在镜面锚点表面沉积金属薄膜，图形化后形成第二键合层；
S8：将第一基底和第二基底利用MEMS键合工艺进行键合，其中键合区域为扭转梁上的第一键合层与镜面锚点；
S9：根据微镜驱动的预设要求，将第二基底减薄至对应预设要求的厚度，图形化后形成分立镜面；
S10：利用MEMS释放工艺完成扭转梁的结构释放，得到反射镜阵列空间光调制器芯片。
6.根据权利要求5所述的反射镜阵列空间光调制器芯片的加工方法，其特征在于，所述金属薄膜为Ge薄膜、Sn薄膜中的任意一种。
7.根据权利要求6所述的反射镜阵列空间光调制器芯片的加工方法，其特征在于，当图形化后形成第二键合层后，键合区域为扭转梁上的第一键合层与镜面锚点上的第二键合层。
8.根据权利要求5所述的反射镜阵列空间光调制器芯片的加工方法，其特征在于：
所述MEMS刻蚀工艺为湿法腐蚀工艺、干法等离子体刻蚀工艺、表面激光微加工工艺中的任意一种；
所述薄膜沉积工艺为低压化学气相沉积工艺、等离子体增强化学气相沉积工艺、原子层沉积工艺、电子束蒸镀工艺中的任意一种；
所述绝缘材料为氧化硅、氮化硅、聚合物中的任意一种。
9.根据权利要求5所述的反射镜阵列空间光调制器芯片的加工方法，其特征在于：
所述金属薄膜可选为Au薄膜、Al薄膜、Cu薄膜中的任意一种；
所述金属薄膜沉积工艺为电子束蒸镀工艺、磁控溅射工艺中的任意一种；
所述图形化技术为湿法腐蚀工艺、干法等离子体刻蚀工艺中的任意一种。
10.根据权利要求5所述的反射镜阵列空间光调制器芯片的加工方法，其特征在于：
所述MEMS键合工艺可为共晶键合工艺、熔融键合工艺、直接键合工艺中的任意一种；
所述减薄工艺为湿法腐蚀工艺、化学机械抛光工艺、离子束刻蚀工艺中的任意一种；
所述MEMS释放工艺为湿法腐蚀工艺、氢氟酸化学气相腐蚀工艺中的任意一种。
CN202310173932.5A 2023-02-28 2023-02-28 一种反射镜阵列空间光调制器芯片结构及其加工方法 Pending CN116300052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310173932.5A CN116300052A (zh) 2023-02-28 2023-02-28 一种反射镜阵列空间光调制器芯片结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310173932.5A CN116300052A (zh) 2023-02-28 2023-02-28 一种反射镜阵列空间光调制器芯片结构及其加工方法

Publications (1)

Publication Number Publication Date
CN116300052A true CN116300052A (zh) 2023-06-23

Family

ID=86793560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310173932.5A Pending CN116300052A (zh) 2023-02-28 2023-02-28 一种反射镜阵列空间光调制器芯片结构及其加工方法

Country Status (1)

Country Link
CN (1) CN116300052A (zh)

Similar Documents

Publication Publication Date Title
US6872319B2 (en) Process for high yield fabrication of MEMS devices
US6686639B1 (en) High performance MEMS device fabricatable with high yield
US10649202B2 (en) Micro-electro-mechanical device with a movable structure, in particular micromirror, and manufacturing process thereof
US20070108548A1 (en) Optical scanner and method of fabricating the same
US20020167072A1 (en) Electrostatically actuated micro-electro-mechanical devices and method of manufacture
US7190508B2 (en) Method and structure of patterning landing pad structures for spatial light modulators
US20080074725A1 (en) Micro devices having anti-stiction materials
JPWO2007080789A1 (ja) ミラー素子およびミラー素子の製造方法
US7405862B2 (en) Spatial light modulator having a cantilever anti-stiction mechanism
CN103033927A (zh) 利用双蚀刻形成切割道的光学偏转器制造方法
Kim et al. High fill-factor micromirror array using a self-aligned vertical comb drive actuator with two rotational axes
US20100302609A1 (en) Mems device having reduced deformations
CN117776098A (zh) Mems器件及其制备方法和mems微镜
CN116300052A (zh) 一种反射镜阵列空间光调制器芯片结构及其加工方法
US20230136105A1 (en) Vertical mechanical stops to prevent large out-of-plane displacements of a micro-mirror and methods of manufacture
CN114408854A (zh) 一种二维微机械双向扭转镜阵列及其制作方法
KR100888080B1 (ko) 마이크로미러 어레이 제작 방법
CN110632754B (zh) 一种线型微机械双向扭转镜阵列及其制作方法
CN115236849B (zh) 二维mems扫描微镜及其制备方法
CN116256889A (zh) 微机电系统mems扫描镜及其制备方法
KR100501723B1 (ko) Ｓｍｓ 웨이퍼를 이용한 자이로스코프 제조방법 및 이방법에 의해 제조된 자이로스코프
CN103336363A (zh) 全铝型静电驱动微镜及其制备方法
US7151883B2 (en) Photonic crystal device and methods
US20140376070A1 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector
KR100404195B1 (ko) 마이크로 미러 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination