CN116298814A - 用于测试机台中的测试电压补偿方法、装置及介质 - Google Patents
用于测试机台中的测试电压补偿方法、装置及介质 Download PDFInfo
- Publication number
- CN116298814A CN116298814A CN202310352899.2A CN202310352899A CN116298814A CN 116298814 A CN116298814 A CN 116298814A CN 202310352899 A CN202310352899 A CN 202310352899A CN 116298814 A CN116298814 A CN 116298814A
- Authority
- CN
- China
- Prior art keywords
- test
- channel
- resistance
- test channel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 657
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000013101 initial test Methods 0.000 claims abstract description 31
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种用于测试机台中的测试电压补偿方法、装置及介质，所述电压测试机台的测试电压补偿方法包括：基于初始测试电压对目标待测器件进行初始测试，以获取目标待测器件的相应测试电路的总电阻；确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取通道组各自的电阻并联立电阻方程组以计算第一测试通道的电阻和所述第二测试通道的电阻；基于目标待测器件的相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压。本发明能够对待测器件施加更精确的电压，提高测试结果的准确性。
Description
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种用于测试机台中的测试电压补偿方法、装置及介质。
背景技术
集成电路测试环节是能够确保集成电路达到所要求的性能和质量等参数要求的一个重要的环节，在整个集成电路产品的设计、生产制造以及应用方面都是不可或缺的组成部分，已成为集成电路产品高可靠性保障的关键技术之一。
对于集成电路行业来说，随着半导体的制程已经到了7nm以下，提高测试的精度非常的重要。目前所有的测试机台都会因为设备结构的原因有设备内阻，设备内阻会在加压测试过程中造成分压的现象，造成供压不足测试不准确。目前，测试机台有些没有电压损失补偿，有些有电压损失补偿的也是采用的同一补偿电压的方式，这两种电压补偿的方式精度都不高，会对高精度的测试带来比较大的影响，并影响最终的测试结果。
因此，有必要提供一种新型的用于测试机台中的测试电压补偿方法、装置及介质以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种用于测试机台中的测试电压补偿方法、装置及介质，能够对待测器件施加更精确的电压，提高测试结果的准确性。
为实现上述目的，本发明的所述一种用于测试机台中的测试电压补偿方法，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，所述补偿方法包括：
基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道；
确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；
基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
本发明所述用于测试机台中的测试电压补偿方法的有益效果在于：通过计算目标待测器件内的第一测试通道和第二测试通道的电阻，并基于相应测试电路的总电阻和第一测试通道和第二测试通道的电阻计算补偿后的目标电压，能够更加精确的对施加的电压信号进行补偿，大幅度提高了测试精度，不会出现相应测试电路的实际供电电压下降的问题。
可选的，每个所述测试通道均由独立的源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
选择所述测试机台中除所述第一测试通道和所述第二测试通道以外的其它测试通道作为所述第三测试通道；
将所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
可选的，每一组所述通道组的电阻为多次测量电阻的平均值。
可选的，若干条所述测试通道由同一个共享源测试单元控制产生所述测试电压，且所述第一测试通道和所述第二测试通道由一个或多个共享源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
确定控制所述第一测试通道和所述第二测试通道的所有共享源测试单元，选择由所述共享源测试单元控制并除了所述第一测试通道和所述第二测试通道之外的任一测试通道作为所述第三测试通道；
计算所述第一测试通道、所述第二测试通道和所述第三测试通道在共同使用每一个所述共享源测试单元时对应的电阻值；
根据所述第一测试通道、所述第二测试通道和所述第三测试通道在每一个所述共享源测试单元对应的电阻值之和与所述共享源测试单元的数量，计算所述第一测试通道、所述第二测试通道和所述第三测试通道的电阻均值，并将所述电阻均值作为每一个所述测试通道的电阻。
可选的，所述计算所述第一测试通道、所述第二测试通道和所述第三测试通道在使用每一个所述共享源测试单元时对应的电阻值，包括：
将与每一个所述共享源测试单元所对应的所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到与每一个所述共享测试单元所对应的所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
可选的，每一组所述通道组的电阻为多次测量电阻的平均值。
可选的，所述基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻、所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压，包括：
获取所述目标待测器件的电阻RDUT，RDUT＝R-R1-R2，其中，R表示所述目标待测器件的所述相应测试电路的总电阻，R1和R2分别表示所述第一测试通道的电阻和所述第二测试通道的电阻；
根据所述目标待测器件的电阻RDUT以及所述目标待测器件的所述相应测试电路的总电阻，计算补偿后的目标电压。
可选的，所述目标电压V的计算过程满足如下公式：
其中，V0表示所述初始测试电压。
本发明还提供了一种用于测试机台中的测试电压补偿装置，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，所述补偿装置包括：
第一测试模块，用于基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道；
第二测试模块，用于获取第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；
分析模块，用于确定所述第三测试通道，并基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述的用于测试机台中的测试电压补偿方法。
附图说明
图1为全独立通道测试机台的结构示意图；
图2为共享通道测试机台的结构示意图；
图3为针卡形短路测试板的结构示意图；
图4为测试机台的测试结构示意图；
图5为本发明所述用于测试机台中的测试电压补偿方法的流程图；
图6为本发明所述用于测试机台中的测试电压补偿方法的执行过程示意图；
图7为本发明所述用于测试机台中的测试电压补偿装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
目前在对半导体器件进行电压测试的时候，一般采用两种测试机台。第一种测试机台为全独立通道测试机台，其结构参考图1，包括多个源测试单元，每一个源测试单元都对应控制一个独立的测试通道，互不干扰。而第二种测试机台则为共享通道测试机台，其结构参考图2，包括至少两个源测试单元，每一个源测试单元都通过开关与多个测试通道连接，而多个测试通道共享一个或者多个源测试单元。而在测试机台实际进行测试的过程中，一般采用图3中的针卡形短路测试板将各个测试通道之间使用导线连接，以保证各个测试通道之间处于短路的状态，由此计算出个测试通道的电阻。
而在目前测试过程中也会对测试电压进行补偿，参考图4，忽略针卡电阻并且认为测试机所有的通道的电阻都相同，只测试所有测试通道的阻值从而求出平均电阻，然后根据通道的平均电阻数值来做补偿。
通过针卡形短路测试板测试得到各测试通道电阻R1，R2，R3……Rn(通过短路测试板使得相邻两通道短路连接后测出该相邻两通道的总电阻，相应相邻两通道的电阻值则均为总电阻的一半)，计算出平均通道电阻Rmean＝(R1+R2+R3+……+Rn)/n。
经过计算得出补偿后需要施加的电压为
(不经过补偿的施加电压为V，RDUT为测试结构本身的电阻)。但是这种补偿方法的精度不高，不能有效满足实际需求。
针对现有技术存在的问题，本发明的实施例提供了一种用于测试机台中的测试电压补偿方法，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，参考图5，所述补偿方法包括如下步骤：
S501、基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道。
其中，所述目标待测器件的相应测试电路的总电阻包括目标待测器件的电阻RDUT和相应测试通道的电阻，而相应测试通道至少包括至少两个。
S502、确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻。
在本实施例中，由于测试机台的一般分为两种，对于不同的测试机台，分别采用不同的计算方法以计算得到第一测试通道和第二测试通道的电阻。
S503、基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
具体的，由于测试机台测试时用到的通道是由连线和针卡以及目标待测器件DUT组成，其结构图4所示，假设chanel1和chanel2是测试所用到的两个测试通道，则整个测试回路上总电阻是R1+R2+RDUT。由于通道电阻的存在本来需要加载在目标待测器件DUT上的电压会减小，例如需要在DUT上施加的电压为V0，如果不做补偿那么实际施加在目标待测器件上的电压为
当测试的结构需要的精度很高时，由于通道电阻产生的分压就会对测试结果产生较大的影响，所以在高精度测试中需要对测试结构进行电压补偿。
在本实施例中，在基于初始测试电压对目标待测器件进行初始测试以得到相应测试电路的总电阻，并通过选择第三测试通道的方式分别计算第一测试通道的电阻和第二测试通道的电阻，并基于相应测试电路的总电阻、第一测试通道的电阻、第二测试通道的电阻计算对初始测试电压补偿后的目标电压，从而提高测试精度和准确性。
具体的，目前常见的测试机台有两种，包括全独立通道测试机台和共享通道测试机台，参考图6，以下分别对这两种测试机台进行具体说明。
在一些实施例中，每个所述测试通道均由独立的源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
选择所述测试机台中除所述第一测试通道和所述第二测试通道以外的其它测试通道作为所述第三测试通道；
将所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
示例性的，此时所述测试机台为全独立通道测试机台，其中的每一个测试通道均由独立的源测试单元控制并产生对应的测试电压，通过在测试机台中选择除第一测试通道和第二测试通道以外的其它测试通道作为第三测试通道，在确定第三测试通道之后，分别将第一测试通道、第二测试通道和第三测试通道短接在一起，即可分别得到三个通道组，并依次获取每一组通道组中的电阻，并基于每一组通道组的电阻联立电阻方程组，计算得到第一测试电阻、第二测试电阻和第三测试电阻。
具体的，以测试机台有12个测试通道为例，分别为C1，C2，C3……C12，在选择通道C1和通道C2分别作为第一测试通道和第二测试通道之后，则首先从C3通道开始，依次将其作为第三测试通道，从而就可以通过针卡形短路测试板将多个测试通道组合在一起，以C3为例，则将第一测试通道C1、第二测试通道C2和第三测试通道C3分别组合以得到三个通道组、C1C2、C1C3和C2C3，之后根据三个通道组的电阻联立电阻方程组以计算得到C1、C2和C3的电阻，比如C1C2的电阻为R1+R2，C1C3的电阻为R1+R3，C2C3的电阻为R2+R3，联立方程组即可对应计算出C1、C2和C3电阻。类似的，之后通过将不同的通道作为第三测试通道，即可计算出C1至C12中每一个测试通道的电阻值。
进一步的，每一组所述通道组的电阻为多次测量电阻的平均值，以提高每一个通道组的电阻测量结果的准确性，从而最终计算得到的第一测试电阻、第二测试电阻和第三测试电阻的准确性更高。
在又一些实施例中，若干条所述测试通道由同一个共享源测试单元控制产生所述测试电压，且所述第一测试通道和所述第二测试通道由一个或多个共享源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
确定控制所述第一测试通道和所述第二测试通道的所有共享源测试单元，选择由所述共享源测试单元控制并除了所述第一测试通道和所述第二测试通道之外的任一测试通道作为所述第三测试通道；
计算所述第一测试通道、所述第二测试通道和所述第三测试通道在共同使用每一个所述共享源测试单元时对应的电阻值；
根据所述第一测试通道、所述第二测试通道和所述第三测试通道在每一个所述共享源测试单元对应的电阻值之和与所述共享源测试单元的数量，计算所述第一测试通道、所述第二测试通道和所述第三测试通道的电阻均值，并将所述电阻均值作为每一个所述测试通道的电阻。
示例性的，此时所述测试机台为共享通道测试机台，若干条所述测试通道由同一个共享源测试单元控制产生所述测试电压，且所述第一测试通道和所述第二测试通道由一个或多个共享源测试单元控制产生所述测试电压所述确定第三测试通道。由于当前测试机台中的共享源测试单元包括多个，在选择第一测试通道和第二测试通道之后，确定当前的测试机台中所有的共享源测试单元，并将由所述共享源测试单元控制且除第一测试通道和第二测试通道之外的任一测试通道作为第三测试通道，以计算第一测试通道、第二测试通道和第三测试通道分别在每一个共享源测试单元控制时对应的电阻值，以便于后续计算每一个测试通道的电阻均值，并将电阻均值作为最终的电阻值。
进一步的，所述计算所述第一测试通道、所述第二测试通道和所述第三测试通道在使用每一个所述共享源测试单元时对应的电阻值，包括：
将与每一个所述共享源测试单元所对应的所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到与每一个所述共享测试单元所对应的所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
在本实施例中，在测试机台中确定第三测试通道之后，首先将第一个共享源测试单元控制时对应的第一测试通道、第二测试通道和第三测试通道两两短路接通以形成多组通道组，并依次获取每一个通道组的电阻，之后根据多个通道组的电阻联立电阻方程组以计算得到当前的第一个共享源测试单元控制的第一测试通道、第二测试通道和第三测试通道的电阻。
以测试机台中第一个共享源测试单元SM1同时控制12个测试通道为例，所述12个测试通道分别为C1，C2，C3……C12，以选择通道C1作为第一个共享源测试单元SM1控制的第一测试通道，选择通道C2作为第一个共享源测试单元SM1控制的第二测试通道为例，之后依次选择C3至C12分别作为第一个共享源测试单元SM1控制的第三测试通道，之后通过针卡形短路测试板将第一测试通道C1、第二测试通道C2和第三测试通道C3依次两两短接并形成三组通道组，并将三组通道组的电阻联立电阻方程组，以分别计算得到第一测试通道C1、第二测试通道C2和第三测试通道C3的电阻。类似的，之后依次选择其余的通道C4至C12作为第三测试通道，采用同样的方式计算得到通道C4至C12的电阻值。具体的，C1C2的电阻值＝R1U1+R2U1,C1C3的电阻值＝R1U1+R3U1，C2C3的电阻值＝R2U1+R3U1，根据这三个方程可以求出使用第一个共享源测试单元SM1时通道C1、C2和C3的电阻R1U1、R2U1、R3U1。
之后采用同样的方式，依次计算其余的共享源测试单元控制的第一测试通道、第二测试通道和第三测试通道的电阻，以对应计算得到在其余的共享源测试单元控制下的通道C1至C12的电阻。
之后对所有共享源测试单元的各个测试通道的阻值求平均，最终得到的平均值就是每个测试通道的电阻值，比如一共有4个测试单元，那么第一个测试通道的最终电阻值是＝(R1U1+R1U2+R1U3+R1U4)/4，其中R1U1为第一个测试通道C1在第一个共享源测试单元下的电阻值，R1U2第一个测试通道C1在第二个共享源测试单元下的电阻值，R1U3第一个测试通道C1在第三个共享源测试单元下的电阻值，R1U4为第一个测试通道C1在第四个共享源测试单元下的电阻值。
在一些实施例中，在上述共享通道测试机台的测试过程中，每一组所述通道组的电阻为多次测量电阻的平均值，以确保后续计算每一个测试通道中的电阻的准确性。
在一些实施例中，所述基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻、所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压，包括：
获取所述目标待测器件的电阻RDUT，RDUT＝R-R1-R2，其中，R表示所述目标待测器件的所述相应测试电路的总电阻，R1和R2分别表示所述第一测试通道的电阻和所述第二测试通道的电阻；
根据所述目标待测器件的电阻RDUT以及所述目标待测器件的所述相应测试电路的总电阻，计算补偿后的目标电压。
在计算得到第一测试通道的电阻R1、第二测试通道的电阻R2和目标待测器件的相应测试电路的总电阻R之后，即可根据初始测试电压进行电压补偿，计算得到补偿后的目标电压。
进一步的，所述目标电压V的计算过程满足如下公式：
其中，V0表示所述初始测试电压。
本发明所述的用于测试机台中的测试电压补偿方法通过计算目标待测器件内的第一测试通道和第二测试通道的电阻，并基于相应测试电路的总电阻和第一测试通道和第二测试通道的电阻计算补偿后的目标电压，能够更加精确的对施加的电压信号进行补偿，大幅度提高了测试精度，不会出现相应测试电路的实际供电电压下降的问题。
本发明提供了一种用于测试机台中的测试电压补偿装置，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，参考图7，所述补偿装置包括：
第一测试模块701，用于基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道；
第二测试模块702，用于获取第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；
分析模块703，用于确定所述第三测试通道，并基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
需要说明的是，上述用于测试机台中的测试电压补偿装置的结构及原理与上述用于测试机台中的测试电压补偿方法中的步骤一一对应，故在此不再赘述。
需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，选择模块可以为单独设立的处理元件，也可以集成在上述系统的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述系统的存储器中，由上述系统的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，ASIC)，或，一个或多个数字信号处理器(Digital Signal Processor，DSP)，或，一个或者多个现场可编程门阵列(Field Programmable GateArray，FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(CentralProcessing Unit，CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(System-On-a-Chip，SOC)的形式实现。
本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述的用于测试机台中的测试电压补偿方法。
本发明的存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述的方法。所述存储介质包括：只读存储器(Read-OnlyMemory，ROM)、随机访问存储器(RandomAccess Memory，RAM)、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (10)
1.一种用于测试机台中的测试电压补偿方法，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，其特征在于，所述补偿方法包括：
基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件的第一测试通道和第二测试通道；
确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；
基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
2.根据权利要求1所述的用于测试机台中的测试电压补偿方法，其特征在于，每个所述测试通道均由独立的源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
选择所述测试机台中除所述第一测试通道和所述第二测试通道以外的其它测试通道作为所述第三测试通道；
将所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
3.根据权利要求2所述的用于测试机台中的测试电压补偿方法，其特征在于，每一组所述通道组的电阻为多次测量电阻的平均值。
4.根据权利要求1所述的用于测试机台中的测试电压补偿方法，其特征在于，若干条所述测试通道由同一个共享源测试单元控制产生所述测试电压，且所述第一测试通道和所述第二测试通道由一个或多个共享源测试单元控制产生所述测试电压，所述确定第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻，包括：
确定控制所述第一测试通道和所述第二测试通道的所有共享源测试单元，选择由所述共享源测试单元控制并除了所述第一测试通道和所述第二测试通道之外的任一测试通道作为所述第三测试通道；
计算所述第一测试通道、所述第二测试通道和所述第三测试通道在共同使用每一个所述共享源测试单元时对应的电阻值；
根据所述第一测试通道、所述第二测试通道和所述第三测试通道在每一个所述共享源测试单元对应的电阻值之和与所述共享源测试单元的数量，计算所述第一测试通道、所述第二测试通道和所述第三测试通道的电阻均值，并将所述电阻均值作为每一个所述测试通道的电阻。
5.根据权利要求4所述的用于测试机台中的测试电压补偿方法，其特征在于，所述计算所述第一测试通道、所述第二测试通道和所述第三测试通道在使用每一个所述共享源测试单元时对应的电阻值，包括：
将与每一个所述共享源测试单元所对应的所述第一测试通道、所述第二测试通道和所述第三测试通道两两短路接通以形成多组通道组，并获取每一组所述通道组的电阻；
根据每一组所述通道组的电阻联立电阻方程组以计算得到与每一个所述共享测试单元所对应的所述第一测试通道的电阻、所述第二测试通道的电阻和所述第三测试通道的电阻。
6.根据权利要求5所述的用于测试机台中的测试电压补偿方法，其特征在于，每一组所述通道组的电阻为多次测量电阻的平均值。
7.根据权利要求1所述的用于测试机台中的测试电压补偿方法，其特征在于，所述基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻、所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压，包括：
获取所述目标待测器件的电阻RDUT，RDUT＝R-R1-R2，其中，R表示所述目标待测器件的所述相应测试电路的总电阻，R1和R2分别表示所述第一测试通道的电阻和所述第二测试通道的电阻；
根据所述目标待测器件的电阻RDUT以及所述目标待测器件的所述相应测试电路的总电阻，计算补偿后的目标电压。
8.根据权利要求7所述的用于测试机台中的测试电压补偿方法，其特征在于，所述目标电压V的计算过程满足如下公式：
其中，V0表示所述初始测试电压。
9.一种用于测试机台中的测试电压补偿装置，所述测试机台包括多个测试通道，所述测试通道由源测试单元控制产生测试电压，其特征在于，所述补偿装置包括：
第一测试模块，用于基于初始测试电压对目标待测器件进行初始测试，以获取所述目标待测器件的相应测试电路的总电阻，其中，所述相应测试电路包括电连通所述目标待测器件内的第一测试通道和第二测试通道；
第二测试模块，用于获取第三测试通道，将所述第一测试通道、所述第二测试通道和所述第三测试通道基于两两短路接通形成对应的通道组，获取所述通道组各自的电阻并联立电阻方程组以计算所述第一测试通道的电阻和所述第二测试通道的电阻；
分析模块，用于确定所述第三测试通道，并基于所述目标待测器件的所述相应测试电路的总电阻以及所述第一测试通道的电阻和所述第二测试通道的电阻，计算所述初始测试电压补偿后的目标电压；
其中，所述第一测试通道、所述第二测试通道和所述第三测试通道均为所述测试机台中不相同的测试通道，所述总电阻包括所述目标待测器件的电阻和所述相应测试电路内的测试通道的电阻。
10.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的用于测试机台中的测试电压补偿方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310352899.2A CN116298814A (zh) | 2023-04-04 | 2023-04-04 | 用于测试机台中的测试电压补偿方法、装置及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310352899.2A CN116298814A (zh) | 2023-04-04 | 2023-04-04 | 用于测试机台中的测试电压补偿方法、装置及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116298814A true CN116298814A (zh) | 2023-06-23 |
Family
ID=86783415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310352899.2A Pending CN116298814A (zh) | 2023-04-04 | 2023-04-04 | 用于测试机台中的测试电压补偿方法、装置及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116298814A (zh) |
-
2023
- 2023-04-04 CN CN202310352899.2A patent/CN116298814A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019082482A (ja) | 較正装置 | |
| US8185339B2 (en) | Test method and program product used therefor | |
| CN107238788B (zh) | 基于矩阵电容板的触控芯片测试系统及其测试方法 | |
| EP1818676A1 (en) | Test device, test method, electronic device, and device manufacturing method | |
| KR100891328B1 (ko) | 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법 | |
| CN114690025B (zh) | 一种多工位并行测试方法 | |
| CN103366055A (zh) | 一种可寻址测试芯片版图的生成方法 | |
| KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
| CN100420956C (zh) | 多个测试端口的快速校准方法 | |
| CN110021334B (zh) | 一种晶圆测试方法 | |
| CN103675575A (zh) | 使用单个短路点群组测试被测板卡的系统及其方法 | |
| CN108037433B (zh) | 一种集成电路测试数据的筛选方法及装置 | |
| CN114678288A (zh) | 晶圆的测试方法、装置及计算机可读存储介质 | |
| CN116298814A (zh) | 用于测试机台中的测试电压补偿方法、装置及介质 | |
| TWI842733B (zh) | 測試電子組件之裝置 | |
| CN115856750B (zh) | 一种soc测试系统快速校准装置及方法 | |
| CN113625678B (zh) | 一种端口阻抗自动仿真测试方法 | |
| CN103605063B (zh) | 测试多端口器件的端口错误值反馈系统和方法 | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| CN112881903A (zh) | 一种基于可编程电源的数字货币处理器芯片的测量方法 | |
| CN117310454B (zh) | 芯片测试方法及相关装置 | |
| US20040160231A1 (en) | Capacitance measurement system | |
| CN118191556A (zh) | 自动测试设备的直流校准装置及实现方法及系统 | |
| US20230184820A1 (en) | Method and non-transitory computer-readable medium for performing multiple tests on a device under test | |
| JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |