CN1162764C - 计算机结构/外设互连总线高速超声信号采样卡 - Google Patents
计算机结构/外设互连总线高速超声信号采样卡 Download PDFInfo
- Publication number
- CN1162764C CN1162764C CNB001137190A CN00113719A CN1162764C CN 1162764 C CN1162764 C CN 1162764C CN B001137190 A CNB001137190 A CN B001137190A CN 00113719 A CN00113719 A CN 00113719A CN 1162764 C CN1162764 C CN 1162764C
- Authority
- CN
- China
- Prior art keywords
- circuit
- isa
- pci bus
- sampling
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Bus Control (AREA)
Abstract
本发明涉及通用计算机ISA/PCI总线高速超声信号采样卡,用来解决超声信号的高速采样以及现有的采样系统不能直接插在计算机的ISA/PCI总线扩展槽中而造成使用不便的问题,通过对进入采样卡的时钟信号进行移相控制,用多块相同的采样卡相互配合,在较低的时钟频率下,用高速模/数转换芯片和存储器在通用的计算机ISA/PCI总线上实现高速采样,系统工作稳定,使用方便。
Description
本发明涉及一种计算机结构/外设互连(以下简称:ISA/PCI)总线高速超声信号采样卡。
高频超声信号的高速采集技术在雷达通讯、超声检测、瞬时信号捕捉等方面得到了广泛的应用,其核心技术就是利用采样芯片ADC将连续的模拟信号转变成为离散的数字信号,然后再用处理器对数字信号进行各种后续处理。
在此以前的多年,为了解决高频信号领域中数据的采集与处理难题,很多人都在进行相关的研究工作,努力实现高频超声信号的采集与处理的高速化,但是发展到今天,高速采样系统还局限于采用特殊的信号采集、处理芯片及装置,而且采样速度慢。1993年,南昌航空学院屠耀元等人研制的CXF-1型分立式超声信号分析系统(《无损检测》Vol.15,№.5May.1993),时称高速采样装置,但由于集成电路发展的限制,采样频率也只有10MHz;1996年,唐伟、陈岳军等人研制的一套超声信号采集与处理系统(《无损检测》Vol.18,№.11Nov.1996),同样的原因,采样频率也只有20MHz。
在此之前,虽然有许多采样系统的采样速度较高,但采样速度均未超过40MHz,而且都是利用自带的专用信号处理器件进行信号处理,均不能直接插在微机的ISA/PCI总线扩展槽中。
本发明的目的是一种ISA/PCI总线高速超声信号采样卡。它能利用普通元器件在较低的时钟频率下使高速超声信号的采样速度达到60MHz,并可以直接插在586以上计算机的ISA/PCI的总线扩展槽中。
一种ISA/PCI总线高速超声信号采样卡,其特征在于:由模拟信号调理电路,时钟信号控制电路,模/数转换电路1和模/数转换电路2,数字信号锁存电路1和数字信号锁存电路2,高速静态存储器电路1和高速静态存储器电路2,存储器地址发生电路1和存储器地址发生电路2以及ISA/PCI总线接口逻辑与控制电路组成,采样速度为60MHz,可以直接插在586以上计算机的ISA/PCI的总线扩展槽中。
模拟信号调理电路对外部送来的模拟信号进行滤波和缓冲放大,使模拟信号符合A/D芯片的要求,再分别送入芯片AD9040A1和AD9040A2。
时钟信号控制电路对时钟信号进行处理并输出两路相位完全相反的时钟信号。
模/数转换电路由芯片AD9040A实现,将模拟信号转换成数字信号。
数字信号锁存电路由芯片74F574实现,锁存数字信号以满足后续电路时序和电平的要求。
高速静态存储器电路由芯片6264实现,经A/D转换后的采样值通过芯片74F574缓冲,在地址产生逻辑的配合下依次存入高速存储器中,A/D采样电路在较低的时钟频率下工作,用普通存储器或普通元器件完成高速采样。
存储器地址发生电路由芯片74F161实现,它和芯片6264配合,可实现数字量的依次存储。
ISA/PCI总线接口逻辑与控制电路由并行接口芯片8255A构成,完成外部电路与计算机的数据、信息交换,把模/数转换ADC转换所得的数据传送到计算机内的存储器中,同时把计算机的控制信号传送到外部电路。
为了实现高频超声信号采集,用两块ISA/PCI总线高速超声信号采样卡同时插在同一计算机的ISA/PCI的总线扩展槽中,采样速度可达120MHz。
本发明相比现有技术的优点在于:
1、采样速度高。一块ISA/PCI总线高速超声信号采样卡的采样速度可达60MHz,同时使用2块ISA/PCI总线高速超声信号采样卡,采样速度可达120MHz。
2、A/D采样电路在较低的时钟频率下工作,用普通存储器或普通元器件实现高速采样,成本低,线路工作稳定、可靠。
3、可以直接插在586以上计算机的ISA/PCI的总线扩展槽中,不受新技术发展的限制,也利于推广使用。
图1ISA/PCI总线高速超声采样卡原理框图
图2ISA/PCI总线高速超声采样卡时钟信号控制电路部分示意图
图3单块ISA/PCI总线高速超声采样卡上两片AD9040A芯片采样时序图
图4两块ISA/PCI总线高速超声采样卡相互配合时四片AD9040A芯片采样时序图
本发明将结合实施例作进一步描述:
实施例一
参照图1:本发明由模拟信号调理电路,时钟信号控制电路,模/数转换电路,数字信号锁存电路,高速静态存储器电路,存储器地址发生电路和PCI总线接口逻辑与控制电路组成。模拟信号调理电路对外部送来的模拟信号进行滤波和缓冲放大,使模拟信号符合A/D芯片的要求;时钟信号控制电路对时钟信号进行处理并输出两路相位完全相反的时钟信号;模/数转换电路将模拟信号调理电路送来的模拟信号转换成数字信号,该电路采用美国AD公司的高速模/数转换芯片AD9040A,该芯片是CMOS兼容芯片,最高采样频率可达40MHz,输入信号可在-1V~+1V之间,且可不用外加基准电压,使用方便,性能优良;数字信号锁存电路由触发器74F574构成,将高速模/数转换芯片AD9040A送出的数字信号进行锁存,以满足后续电路时序和电平的要求;高速静态存储电路由静态存储器6264构成,芯片AD9040对输入信号进行转换后的数字量先由触发器74F574缓冲,然后在地址产生逻辑的配合下存入静态存储器6264,由于静态存储器6264是8位存储器,而芯片AD9040A输出数字量是十位,因此需由两片静态存储器6264实现10位数字量的存储;存储器地址发生逻辑电路主要由四位二进制计数器74F161构成,四片74F161级联可实现16位二进制计数,用来产生存储电路所需要的地址信号,每来一个时钟信号,计数器输出值加1,可实现数字量的依次存储;ISA/PCI总线接口逻辑与控制电路主要完成外部电路与计算机的数据、信息交换,把模/数转换ADC转换所得的数据传送到计算机内的存储器中,同时把计算机的控制信号传送到外部电路,ISA/PCI总线接口逻辑与控制电路主要由并行接口芯片8255A构成,并行接口芯片8255A的A接口和B接口与静态存储器6264的数据线相连,可通过编程将静态存储器6264内存储的信息读入计算机,保存在内存中、或保存在硬盘上,以备后续处理,而通过对并行接口芯片8255A的C接口各位的置位和复位,可对电路的各部分时序加以控制,协调各部分电路共同工作。
参照图2:ISA/PCI总线上的时钟信号CLK经过时钟信号控制电路的处理,输出两路相位正好相反的时钟信号CLK1和CLK2,这两路时钟信号分别输入两块AD9040A芯片,控制AD9040A芯片的采样过程,由于AD9040A芯片在时针信号的上升沿进行采样,在外部时针信号的一个周期内,两块AD9040A芯片各自进行一次采样,且采样的时序相位相差180°,这样一块ISA/PCI总线高速超声信号采样卡在CLK一个时钟周期内则进行两次采样,使采样速率提高一倍。
参照图3:采样时序,①为在时钟信号CLK1的上升沿进行采样时序示意,②为在时钟信号CLK2的上升沿进行采样时序示意。
实施例二
参照图4:用本发明的两块ISA/PCI总线高速超声信号采样卡配合进行数据采集时,ISA/PCI总线上的时钟信号在进入第二块卡时,比进入第一块卡的相位滞后90°,由于每块卡上均有两块AD9040A芯片,这样,在时钟信号CLK的一个周期T内,整个系统的两块卡对输入模拟信号进行4次采样,CLK1-1,CLK1-2为第一块卡上的两块AD9040A芯片的采样时序,CLK2-1,CLK2-2为第二块卡上的两块AD9040A芯片的采样时序,芯片分别以相同的时间间隔依次进行采样,比用一块卡时采样速率提高一倍。①②③④分别为时钟信号CLK1-1,CLK1-2,CLK2-1和CLK2-2各自的上升沿进行采样时序示意,由于每一路采样通道都在较低的时钟频率下工作,降低了对元器件的要求,提高了系统工作的可靠性和稳定性。
综上所述,本发明可以直接插在586以上计算机的ISA/PCI总线扩展槽中,对0~200MHz宽频带模拟信号进行高速采样。由于ISA/PCI总线时钟频率最高可达30MHz,这样每块A/D采样板的两路信号采集电路采样速率可达60MHz,如果在多个ISA/PCI总线扩展槽中同时插入ISA/PCI总线高速超声信号采样卡,互相协调配合对同一信号进行采样,采样速率会更高。比如用两块ISA/PCI总线高速超声信号采样卡配合则可达到120MHz采样速率,120MHz的采样速率可满足目前高频超声信号采集的需要。
Claims (3)
1、一种ISA/PCI总线高速超声信号采样卡,其特征是:由模拟信号调理电路、时钟信号控制电路、模/数转换电路、数字信号锁存电路、高速静态存储器电路、存储器地址发生电路以及ISA/PCI总线接口逻辑与控制电路组成,模拟信号调理电路的其中一路通过模/数转换电路1依次与数字信号锁存电路1、高速静态存储器电路1、PCI总线接口逻辑与控制电路电连接后,与PCI总线电连接;另一路通过模/数转换电路2依次与数字信号锁存电路2、高速静态存储器电路2、PCI总线接口逻辑与控制电路电连接后,与PCI总线电连接;存储器地址发生电路1与高速静态存储器电路1、ISA/PCI总线接口逻辑与控制电路电连接,存储器地址发生电路2与高速静态存储器电路2、ISA/PCI总线接口逻辑与控制电路电连接;时钟信号控制电路的其中一路分别与模/数转换电路1、数字信号锁存电路1、高速静态存储器电路1、存储器地址发生电路1电连接,另一路分别与模/数转换电路2、数字信号锁存电路2、高速静态存储器电路2、存储器地址发生电路2电连接;采用标准接口以便直接插在586以上计算机的ISA/PCI的总线扩展槽中。
2、如权利要求1所述的ISA/PCI总线高速超声信号采样卡,其特征是:所说的时钟信号控制电路,对时钟信号进行处理并输出两路相位完全相反的时钟信号,分别送入模/数转换电路AD9040A1和AD9040A2,控制采样时间,使一个时钟周期内可以进行两次采样。
3、如权利要求1所述的ISA/PCI总线高速超声信号采样卡,其特征是:在同一计算机的ISA/PCI总线扩展槽内,可同时插入两块ISA/PCI总线高速超声信号采样卡,只是时钟信号在进入第二块卡时,比进入第一块卡的相位滞后90°。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001137190A CN1162764C (zh) | 2000-01-25 | 2000-01-25 | 计算机结构/外设互连总线高速超声信号采样卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001137190A CN1162764C (zh) | 2000-01-25 | 2000-01-25 | 计算机结构/外设互连总线高速超声信号采样卡 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1307257A CN1307257A (zh) | 2001-08-08 |
CN1162764C true CN1162764C (zh) | 2004-08-18 |
Family
ID=4583479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001137190A Expired - Fee Related CN1162764C (zh) | 2000-01-25 | 2000-01-25 | 计算机结构/外设互连总线高速超声信号采样卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1162764C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103914052B (zh) * | 2014-04-18 | 2017-07-21 | 华中科技大学 | 一种多板卡数据同步采样系统 |
CN113721729B (zh) * | 2017-03-28 | 2024-05-14 | 上海山里智能科技有限公司 | 一种综合计算系统 |
-
2000
- 2000-01-25 CN CNB001137190A patent/CN1162764C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1307257A (zh) | 2001-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101520640A (zh) | 基于fpga的时间间隔测量仪 | |
CN102023808A (zh) | 多通道同步数据采集卡 | |
CN100498212C (zh) | 用于高速位移测量的ccd数据采集与处理装置 | |
CN101937096A (zh) | 多通道多道脉冲幅度分析器 | |
CN101493847A (zh) | 一种通讯片上系统芯片追踪调试的方法及装置 | |
CN102262604A (zh) | 一种并发访问方法、系统及接口装置 | |
CN102353891A (zh) | 一种数字集成电路功能测试仪 | |
CN111404542A (zh) | 一种双指数核信号计数方法及装置 | |
CN1162764C (zh) | 计算机结构/外设互连总线高速超声信号采样卡 | |
CN113777395A (zh) | 一种高频同步用电数据采集装置 | |
CN201331680Y (zh) | 基于fpga的时间间隔测量仪 | |
US20040054815A1 (en) | Circuit and/or method for automated use of unallocated resources for a trace buffer application | |
CN102298143B (zh) | 多功能雷达数据采集卡 | |
CN201322778Y (zh) | 电力系统负荷特性测辩装置 | |
CN206711082U (zh) | 一种基于PXIe总线的数据采集卡 | |
CN100365599C (zh) | 用于数字信号处理机实时数据记录的闪存阵列存储方法及其装置 | |
CN1297899C (zh) | 数字图像匹配芯片 | |
Peng et al. | Design of serial communication interface based on FPGA | |
CN1118747C (zh) | 数字信号测试系统 | |
CN110059036B (zh) | 一种存储体内部多异步接口访问控制装置及方法 | |
CN1303544C (zh) | 自动进行开关量事件先后顺序记录的系统及其方法 | |
CN109656415A (zh) | 一种用于采集触摸信号的多路复用处理系统及方法 | |
CN114189639B (zh) | 一种基于fpga实现光电ccd信号高速采集与处理的系统 | |
CN2558011Y (zh) | 多路高速模拟信号异步采集和迭加装置 | |
CN111865270B (zh) | 一种信号延时方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |