CN116266540A - 引线框结构的形成方法 - Google Patents
引线框结构的形成方法 Download PDFInfo
- Publication number
- CN116266540A CN116266540A CN202111550506.6A CN202111550506A CN116266540A CN 116266540 A CN116266540 A CN 116266540A CN 202111550506 A CN202111550506 A CN 202111550506A CN 116266540 A CN116266540 A CN 116266540A
- Authority
- CN
- China
- Prior art keywords
- dimension
- forming
- substrate
- lead
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 18
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 11
- 239000005022 packaging material Substances 0.000 description 12
- 238000007789 sealing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种引线框结构的形成方法，包括：提供基板，所述基板包括相对的第一面和第二面，所述基板包括若干芯片装载区以及位于各芯片装载区周围的引线区；采用至少两次刻蚀工艺刻蚀所述引线区，形成若干凸起的引线部，相邻引线部之间、以及引线部和芯片装载区之间具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直于基板表面方向上分布的最窄部和最宽部，所述最窄部与基板第一面表面之间的间距小于所述最宽部与基板第一面表面之间的间距。所述方法形成的结构能够提升塑封后器件的可靠性。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种引线框结构的形成方法。
背景技术
近年来，随着半导体器件的尺寸和体积不断向小型化发展，这就使得半导体制程后段的封装要求越来越高。为了满足这样的要求，人们提出了各种方形扁平无引脚封装(Quad Flat No-leads Package，简称QFN)型半导体器件，该半导体器件使用引线框架，用密封树脂密封安装在其安装面上的半导体元件，同时使引线的一部分露出背面而构成。
现有的封装工艺还需要不断改善以满足更高的要求。
发明内容
本发明解决的技术问题是提供一种引线框结构的形成方法，以形成满足更高要求封装工艺的引线框结构。
为解决上述技术问题，本发明技术方案提供一种引线框结构的形成方法，包括：提供基板，所述基板包括相对的第一面和第二面，所述基板包括若干芯片装载区以及位于各芯片装载区周围的引线区；采用至少两次刻蚀工艺刻蚀所述引线区，形成若干凸起的引线部，相邻引线部之间、以及引线部和芯片装载区之间具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直于基板表面方向上分布的最窄部和最宽部，所述最窄部与基板第一面表面之间的间距小于所述最宽部与基板第一面表面之间的间距。
可选的，所述凹槽包括第一分部和位于第一分部底部的第二分部，所述第二分部的顶部与第一分部的底部相连通，所述第二分部的侧壁表面为凹陷表面；所述最窄部为第一分部的底部和第二分部的顶部，所述第一分部在平行于引线框表面的第一方向和第二方向上的顶部具有第一尺寸，所述最窄部在第一方向和第二方向上具有第二尺寸，所述最宽部在第一方向和第二方向上的最大尺寸为第三尺寸，所述第一方向和第二方向垂直，所述第一尺寸大于第二尺寸，所述第二尺寸小于第三尺寸。
可选的，所述凹槽在垂直于基板表面的方向上的截面为轴对称图形，所述第三尺寸单侧大于第二尺寸的范围为大于10微米。
可选的，所述凹槽的形成方法包括：在基板上形成第一掩膜层，所述第一掩膜层暴露出部分所述引线区第一面表面；以所述第一掩膜层为掩膜刻蚀所述引线区，形成所述第一分部；在第一分部表面和引线框表面形成第二掩膜层，所述第二掩膜层暴露出部分所述第一分部底部表面；以所述第二掩膜层为掩膜刻蚀所述第一分部底部的基板，在第一分部底部形成第二分部。
可选的，以所述第一掩膜层刻蚀所述基板的工艺包括湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
可选的，以所述第二掩膜层为掩膜刻蚀所述第一分部底部的基板的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
可选的，所述第一掩膜层的材料包括光刻胶。
可选的，所述第二掩膜层的材料包括光刻胶。
可选的，所述第二分部的底部表面为凹陷表面，或者，所述第二分部的底部表面为平面。
可选的，所述凹槽还包括：位于第二分部底部的第三分部，所述第三分部的顶部与第二分部的底部相连通，所述第三分部的侧壁向引线框内凹陷；所述第二分部在第一方向和第二方向上的底部和第三分部在第一方向和第二方向上的顶部具有第四尺寸，所述第三分部在第一方向上的最大尺寸为最宽部的第三尺寸，所述第四尺寸小于第三尺寸，所述第四尺寸大于第二尺寸。
可选的，所述凹槽在垂直于引线框表面的方向上的截面为轴对称图形，所述第三尺寸单侧大于第四尺寸的范围为大于10微米。
可选的，所述第三分部的形成方法包括：在第一分部表面、第二分部表面和引线框表面形成第三掩膜层，所述第三掩膜层暴露出部分所述第二分部底部表面；以所述第三掩膜层为掩膜刻蚀所述第二分部底部的基板，在第二分部底部形成第三分部。
可选的，以所述第三掩膜层为掩膜刻蚀所述第二分部底部的基板的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺。
可选的，所述第三掩膜层的材料包括光刻胶。
可选的，所述第三分部的底部表面为凹陷表面，或者，所述第三分部的底部表面为平面。
可选的，所述芯片装载区在基板表面的投影图形为矩形。
可选的，所述引线区包括若干圈子区域，若干圈所述子区域环绕所述芯片装载区同心分布，任一圈子区域内具有若干相互分立的引线部。
可选的，相邻两圈引线部的中轴线不重合。
可选的，所述基板还包括若干自基板第一面向第二面贯穿的通孔，所述通孔位于部分所述引线区之间，或者所述通孔位于部分芯片装载区和引线区之间。
可选的，还包括：刻蚀所述引线区，在引线区内形成若干开口，所述开口自第二面向第一面延伸且与所述凹槽相连通。
可选的，所述基板的材料包括金属，所述金属包括铜、铜合金或镍含量为42％的铁镍合金。
可选的，刻蚀所述引线区的次数为：2～5次。
可选的，相邻引线部的中心点在第一方向或第二方向之间的尺寸范围为大于等于0.4毫米。
可选的，所述凹槽最窄部的尺寸范围为大于等于0.1毫米；所述凹槽的深度为所述基板厚度的50％～70％。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案形成的引线框结构，所述引线框结构相邻引线部之间、以及引线部和芯片装载区之间具有自第一面和第二面延伸的凹槽，所述凹槽具有沿垂直于基板表面方向上分布的最窄部和最宽部，所述最窄部与基板第一面表面之间的间距小于所述最宽部与基板第一面表面之间的间距。从而所述凹槽沿垂直于引线框表面的方向上的尺寸是不规则变化的，使得后续在塑封时填入到凹槽内的塑封材料与凹槽能够实现物理上的卡位结构，提升塑封材料与凹槽侧壁的结合力，能够提升塑封后器件的可靠性。
进一步，所述凹槽包括第一分部和位于第一分部底部的第二分部，所述第一分部在平行于引线框表面的第一方向上的顶部具有第一尺寸，所述第一分部在第一方向上的底部和第二分部在第一方向上的顶部具有第二尺寸，所述第二分部在第一方向上的最大尺寸为第三尺寸，所述第一尺寸大于第二尺寸，所述第二尺寸小于第三尺寸。所述第二尺寸小于第三尺寸，从而后续填入到凹槽内的塑封材料与凹槽能够实现物理上的卡位结构，提升塑封材料与凹槽侧壁的结合力，提升塑封后器件的可靠性。
附图说明
图1和图2是一实施例中封装结构形成过程的剖面结构示意图；
图3至图8是本发明一实施例中引线框结构形成过程的剖面结构示意图；
图9和图10是本发明一实施例中引线框结构形成过程的剖面结构示意图；
图11是本发明另一实施例中引线框结构形成过程的剖面结构示意图；
图12是本发明另一实施例中引线框结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的封装工艺还需要不断改善以满足更高的要求。现结合具体的实施例进行分析说明。
图1和图2是一实施例中封装结构形成过程的剖面结构示意图。
请参考图1，提供引线框100，所述引线框100包括焊盘区(未标示)、引线部(未标示)以及位于焊盘区和引线部之间的凹槽101；提供芯片102，将所述芯片102固定于焊盘区上；提供引线103，所述引线电连接所述芯片102和引线部。
请参考图2，在引线框100上形成塑封层104，所述芯片102和引线103位于所述塑封层104内，所述塑封层104还位于所述凹槽101内。
所述封装结构，所述塑封层104位于所述凹槽101内，从而所述塑封层104与引线框100表面的接触面积变大，从而使得所述塑封层104与引线框100之间的结合力变大，有利于提升所述封装结构的可靠性。
然而，由于所述凹槽101是上宽下窄的碗状结构，所述塑封层104与引线框100之间完全靠表面结合力粘结，当遇到温度变化或有外力时，很容易发生塑封层104与引线框100的分层而导致芯片失效。
为了解决上述问题，本发明技术方案提供一种引线框结构的形成方法，使得所述引线框结构相邻引线部之间、以及引线部和芯片装载区之间具有自第一面和第二面延伸的凹槽，所述凹槽具有沿垂直于基板表面方向上分布的最窄部和最宽部，所述最窄部与基板第一面表面之间的间距小于所述最宽部与基板第一面表面之间的间距。从而所述凹槽沿垂直于引线框表面的方向上的尺寸是不规则变化的，使得后续在塑封时填入到凹槽内的塑封材料与凹槽能够实现物理上的卡位结构，提升塑封材料与凹槽侧壁的结合力，能够提升塑封后器件的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图8是本发明一实施例中引线框结构形成过程的剖面结构示意图。
请参考图3和图4，图3为图4的俯视图，图4为图3沿剖面线BB1方向的结构示意图，提供基板200，所述基板200包括相对的第一面201和第二面202，所述基板200包括若干芯片装载区I以及位于各芯片装载区I周围的引线区。
在本实施例中，所述芯片装载区I在基板200表面的投影图形为矩形。
所述引线区包括若干圈子区域II，若干圈所述子区域II环绕所述芯片装载区I同心分布。
所述基板200的材料包括金属，所述金属包括铜、铜合金或镍含量为42％的铁镍合金(42合金)。
在本实施例中，相邻引线部204的中心点在第一方向X或第二方向Y之间的尺寸范围为大于等于0.4毫米。
在其他实施例中，所述基板还包括若干自基板第一面向第二面贯穿的通孔，所述通孔位于部分所述引线区之间，或者所述通孔位于部分芯片装载区和引线区之间。
接下来，采用至少两次刻蚀工艺刻蚀所述引线区，形成若干凸起的引线部204，相邻引线部204之间、以及引线部204和芯片装载区I之间具有自第一面201向第二面202延伸的凹槽205，所述凹槽205具有沿垂直于基板200表面方向上分布的最窄部和最宽部，所述最窄部与基板200第一面201表面之间的间距小于所述最宽部与基板200第一面201表面之间的间距。
在本实施例中，任一圈子区域I内具有若干相互分立的引线部204。相邻两圈子区域II内的引线部204的中轴线不重合。以便后续在引线部204和芯片装载区I之间实现多层引线。
刻蚀所述引线区的次数为：2～5次。
在本实施例中，刻蚀所述引线区的次数为2次。
在本实施例中，所述凹槽205包括第一分部206和位于第一分部206底部的第二分部207，所述第二分部207的顶部与第一分部206的底部相连通，所述第二分部207的侧壁表面为凹陷表面。所述凹槽205的形成过程请参考图5至图8。
请参考图5，在基板200上形成第一掩膜层210，所述第一掩膜层210暴露出部分所述引线区第一面201表面。
所述第一掩膜层210的材料包括光刻胶，所述光刻胶包括干膜光刻胶或湿膜光刻胶。
在一实施例中，所述第一掩膜层210的材料包括湿膜光刻胶，所述第一掩膜层210的形成工艺包括喷涂或旋涂、以及曝光显影。
在另一实施例中，所述第一掩膜层210的材料为干膜光刻胶时，所述第一掩膜层210的形成工艺包括热辊压膜和曝光显影。所述干膜光刻胶为表面覆盖有保护膜的一整面固态光刻胶。
请参考图6，以所述第一掩膜层210为掩膜刻蚀所述引线区，形成所述第一分部206。
以所述第一掩膜层210刻蚀所述基板200的工艺包括湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
请参考图7，在第一分部206表面和引线框表面形成第二掩膜层211，所述第二掩膜层211暴露出部分所述第一分部206底部表面。
所述第二掩膜层211的材料包括光刻胶，所述光刻胶包括干膜光刻胶或湿膜光刻胶。
在一实施例中，所述第二掩膜层211的材料包括湿膜光刻胶；所述第二掩膜层211的形成工艺为喷涂或旋涂、以及曝光显影。
在另一实施例中，所述第二掩膜层211的材料包括干膜光刻胶，所述第二掩膜层211的形成工艺为真空压膜和曝光显影。所述干膜光刻胶为表面覆盖有保护膜的一整面固态光刻胶。此时所述引线框表面为不平整表面，需要真空压膜工艺才能使第二掩膜层211与引线框表面贴合紧密。
请参考图8，以所述第二掩膜层211为掩膜刻蚀所述第一分部206底部的基板200，在第一分部206底部形成第二分部207。
以所述第二掩膜层211为掩膜刻蚀所述第一分部206底部的基板200的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺。
在本实施例中，以所述第二掩膜层211为掩膜刻蚀所述第一分部206底部的基板200的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
所述最窄部为第一分部206的底部和第二分部207的顶部，所述第一分部206在平行于引线框表面的第一方向X和第二方向上的顶部具有第一尺寸d1，所述最窄部在第一方向X和第二方向上具有第二尺寸d2，所述最宽部在第一方向X和第二方向上的最大尺寸为第三尺寸d3，所述第一尺寸d1大于第二尺寸d2，所述第二尺寸d2小于第三尺寸d3，所述第一方向X和第二方向相互垂直。
所述凹槽205沿垂直于引线框表面的方向上的尺寸是不规则变化的，所述第一尺寸d1大于第二尺寸d2，所述第二尺寸d2小于第三尺寸d3。使得后续在塑封时填入到凹槽205内的塑封材料与凹槽205的最窄部能够实现物理上的卡位结构，提升塑封材料与凹槽205侧壁的结合力，能够提升塑封后器件的可靠性。
在本实施例中，所述凹槽205最窄部的尺寸范围为大于等于0.1毫米；所述凹槽205的深度为所述基板厚度的50％～70％。
在本实施例中，所述第二分部207的底部表面为凹陷表面。
在其他实施例中，所述第二分部的底部表面为平面。
在本实施例中，所述凹槽205在垂直于引线框表面的方向上的截面为轴对称图形，所述第三尺寸d3单侧大于第二尺寸d2的范围为大于10微米。以保证后续填入到凹槽205内的塑封材料，位于第二分部207内的塑封材料与凹槽205的最窄部能够实现物理上的卡位结构，提升塑封材料与凹槽205侧壁的结合力。
图9和图10是本发明另一实施例中引线框结构形成过程的剖面结构示意图。
在本实施例中，刻蚀所述引线区的次数为3次。
所述凹槽205还包括：位于第二分部207底部的第三分部408，所述第三分部408的顶部与第二分部207的底部相连通，所述第三分部408的侧壁向引线框内凹陷。
请参考图9，图9为在图8基础上的结构示意图，在第一分部206表面、第二分部207表面和引线框表面形成第三掩膜层312，所述第三掩膜层312暴露出部分所述第二分部207底部表面。
在本实施例中，所述第三掩膜层312的材料包括光刻胶，所述光刻胶包括干膜光刻胶或湿膜光刻胶。
在一实施例中，所述第三掩膜层312的材料包括湿膜光刻胶；所述第三掩膜层312的形成工艺为喷涂或旋涂、以及曝光显影。
在另一实施例中，所述第三掩膜层312的材料包括干膜光刻胶，所述第三掩膜层312的形成工艺为真空压膜和曝光显影。所述干膜光刻胶为表面覆盖有保护膜的一整面固态光刻胶。此时所述引线框表面为不平整表面，需要真空压膜工艺才能使第三掩膜层312与引线框表面贴合紧密。
请参考图9，以所述第三掩膜层312为掩膜刻蚀所述第二分部207底部的基板，在第二分部207底部形成第三分部408。
以所述第三掩膜层312为掩膜刻蚀所述第二分部208底部的基板的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺。
在本实施例中，以所述第三掩膜层312为掩膜刻蚀所述第二分部208底部的基板的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
所述最窄部为第一分部206的底部和第二分部207的顶部，所述第一分部206在平行于引线框表面的第一方向X和第二方向上的顶部具有第一尺寸d1，所述最窄部在第一方向X和第二方向上具有第二尺寸d2，所述最宽部在第一方向X和第二方向上的最大尺寸为第三尺寸d3，所述第一尺寸d1大于第二尺寸d2，所述第二尺寸d2小于第三尺寸d3。
所述第二分部207在第一方向X和第二方向上的底部和第三分部408在第一方向X和第二方向上的顶部具有第四尺寸d4，所述第三分部408在第一方向上的最大尺寸为最宽部的第三尺寸d3，所述第四尺寸d4小于第三尺寸d3，所述第四尺寸d4大于第二尺寸d2。
所述凹槽205沿垂直于引线框表面的方向上的尺寸是不规则变化的，所述第一尺寸d1大于第二尺寸d2，所述第二尺寸d2小于第三尺寸d3，所述第四尺寸d4小于第三尺寸d3，所述第四尺寸d4大于第二尺寸d2。使得后续在塑封时填入到凹槽205内的塑封材料与凹槽205的最窄部能够实现物理上的卡位结构，提升塑封材料与凹槽205侧壁的结合力，能够提升塑封后器件的可靠性。
在本实施例中，所述凹槽205在垂直于引线框表面的方向上的截面为轴对称图形，所述第三尺寸d3单侧大于第四尺寸d4的范围为大于10微米。
在本实施例中，所述凹槽205所述第三分部408的底部表面为凹陷表面。
在其他实施例中，所述第三分部的底部表面为平面。
图11是本发明另一实施例中引线框结构形成过程的剖面结构示意图。
请参考图11，图11为在图8基础上的示意图，刻蚀所述引线区，在引线区内形成若干开口620，所述开口620自第二面202向第一面201延伸且与所述凹槽205底部相连通。
所述开口620与凹槽205底部相连通，从而后续塑封材料还可以填充到开口620内，后续在引线部204和芯片装载区I之间实现多层引线时，位于开口620内的塑封材料起到进一步的隔离作用，有利于实现多层引线。
所述开口620的形成方法包括：在基板200第二面202表面形成第四掩膜层(未图示)，所述第四掩膜层暴露出部分凹槽205底部的第二面202表面；以所述第四掩膜层为掩膜刻蚀所述基板200，直至与凹槽205底部相连通，形成所述开口620。
在本实施例中，以所述第四掩膜层为掩膜刻蚀所述基板200的工艺包括干法刻蚀工艺。
图12是本发明另一实施例中引线框结构形成过程的剖面结构示意图。
请参考图12，图12为在图10基础上的示意图，刻蚀所述引线区，在引线区内形成若干开口720，所述开口720自第二面202向第一面201延伸且与所述凹槽205底部相连通。
所述开口720与凹槽205底部相连通，从而后续塑封材料还可以填充到开口720内，后续在引线部204和芯片装载区I之间实现多层引线时，位于开口720内的塑封材料起到进一步的隔离作用，有利于实现多层引线。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (24)
1.一种引线框结构的形成方法，其特征在于，包括：
提供基板，所述基板包括相对的第一面和第二面，所述基板包括若干芯片装载区以及位于各芯片装载区周围的引线区；
采用至少两次刻蚀工艺刻蚀所述引线区，形成若干凸起的引线部，相邻引线部之间、以及引线部和芯片装载区之间具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直于基板表面方向上分布的最窄部和最宽部，所述最窄部与基板第一面表面之间的间距小于所述最宽部与基板第一面表面之间的间距。
2.如权利要求1所述的引线框结构的形成方法，其特征在于，所述凹槽包括第一分部和位于第一分部底部的第二分部，所述第二分部的顶部与第一分部的底部相连通，所述第二分部的侧壁表面为凹陷表面；所述最窄部为第一分部的底部和第二分部的顶部，所述第一分部在平行于引线框表面的第一方向和第二方向上的顶部具有第一尺寸，所述最窄部在第一方向和第二方向上具有第二尺寸，所述最宽部在第一方向和第二方向上的最大尺寸为第三尺寸，所述第一方向和第二方向垂直，所述第一尺寸大于第二尺寸，所述第二尺寸小于第三尺寸。
3.如权利要求2所述的引线框结构的形成方法，其特征在于，所述凹槽在垂直于基板表面的方向上的截面为轴对称图形，所述第三尺寸单侧大于第二尺寸的范围为大于10微米。
4.如权利要求2所述的引线框结构的形成方法，其特征在于，所述凹槽的形成方法包括：在基板上形成第一掩膜层，所述第一掩膜层暴露出部分所述引线区第一面表面；以所述第一掩膜层为掩膜刻蚀所述引线区，形成所述第一分部；在第一分部表面和引线框表面形成第二掩膜层，所述第二掩膜层暴露出部分所述第一分部底部表面；以所述第二掩膜层为掩膜刻蚀所述第一分部底部的基板，在第一分部底部形成第二分部。
5.如权利要求4所述的引线框结构的形成方法，其特征在于，以所述第一掩膜层刻蚀所述基板的工艺包括湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
6.如权利要求4所述的引线框结构的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述第一分部底部的基板的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀液包括氯化铜溶液或氯化铁溶液。
7.如权利要求4所述的引线框结构的形成方法，其特征在于，所述第一掩膜层的材料包括光刻胶。
8.如权利要求4所述的引线框结构的形成方法，其特征在于，所述第二掩膜层的材料包括光刻胶。
9.如权利要求2所述的引线框结构的形成方法，其特征在于，所述第二分部的底部表面为凹陷表面，或者，所述第二分部的底部表面为平面。
10.如权利要求2所述的引线框结构的形成方法，其特征在于，所述凹槽还包括：位于第二分部底部的第三分部，所述第三分部的顶部与第二分部的底部相连通，所述第三分部的侧壁向引线框内凹陷；所述第二分部在第一方向和第二方向上的底部和第三分部在第一方向和第二方向上的顶部具有第四尺寸，所述第三分部在第一方向上的最大尺寸为最宽部的第三尺寸，所述第四尺寸小于第三尺寸，所述第四尺寸大于第二尺寸。
11.如权利要求10所述的引线框结构的形成方法，其特征在于，所述凹槽在垂直于引线框表面的方向上的截面为轴对称图形，所述第三尺寸单侧大于第四尺寸的范围为大于10微米。
12.如权利要求11所述的引线框结构的形成方法，其特征在于，所述第三分部的形成方法包括：在第一分部表面、第二分部表面和引线框表面形成第三掩膜层，所述第三掩膜层暴露出部分所述第二分部底部表面；以所述第三掩膜层为掩膜刻蚀所述第二分部底部的基板，在第二分部底部形成第三分部。
13.如权利要求12所述的引线框结构的形成方法，其特征在于，以所述第三掩膜层为掩膜刻蚀所述第二分部底部的基板的工艺包括湿法刻蚀工艺或各向同性的干法刻蚀工艺。
14.如权利要求12所述的引线框结构的形成方法，其特征在于，所述第三掩膜层的材料包括光刻胶。
15.如权利要求11所述的引线框结构的形成方法，其特征在于，所述第三分部的底部表面为凹陷表面，或者，所述第三分部的底部表面为平面。
16.如权利要求1所述的引线框结构的形成方法，其特征在于，所述芯片装载区在基板表面的投影图形为矩形。
17.如权利要求16所述的引线框结构的形成方法，其特征在于，所述引线区包括若干圈子区域，若干圈所述子区域环绕所述芯片装载区同心分布，任一圈子区域内具有若干相互分立的引线部。
18.如权利要求17所述的引线框结构的形成方法，其特征在于，相邻两圈引线部的中轴线不重合。
19.如权利要求1所述的引线框结构的形成方法，其特征在于，所述基板还包括若干自基板第一面向第二面贯穿的通孔，所述通孔位于部分所述引线区之间，或者所述通孔位于部分芯片装载区和引线区之间。
20.如权利要求1所述的引线框结构的形成方法，其特征在于，还包括：刻蚀所述引线区，在引线区内形成若干开口，所述开口自第二面向第一面延伸且与所述凹槽相连通。
21.如权利要求1所述的引线框结构的形成方法，其特征在于，所述基板的材料包括金属，所述金属包括铜、铜合金或镍含量为42％的铁镍合金。
22.如权利要求1所述的引线框结构的形成方法，其特征在于，刻蚀所述引线区的次数为：2～5次。
23.如权利要求1所述的引线框结构的形成方法，其特征在于，相邻引线部的中心点在第一方向或第二方向之间的尺寸范围为大于等于0.4毫米。
24.如权利要求2所述的引线框结构的形成方法，其特征在于，所述凹槽最窄部的尺寸范围为大于等于0.1毫米；所述凹槽的深度为所述基板厚度的50％～70％。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111550506.6A CN116266540A (zh) | 2021-12-17 | 2021-12-17 | 引线框结构的形成方法 |
| TW111146220A TWI831499B (zh) | 2021-12-17 | 2022-12-01 | 引線框結構的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111550506.6A CN116266540A (zh) | 2021-12-17 | 2021-12-17 | 引线框结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116266540A true CN116266540A (zh) | 2023-06-20 |
Family
ID=86743563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111550506.6A Pending CN116266540A (zh) | 2021-12-17 | 2021-12-17 | 引线框结构的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116266540A (zh) |
| TW (1) | TWI831499B (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI394300B (zh) * | 2007-10-24 | 2013-04-21 | Advanced Optoelectronic Tech | 光電元件之封裝結構及其製造方法 |
-
2021
- 2021-12-17 CN CN202111550506.6A patent/CN116266540A/zh active Pending
-
2022
- 2022-12-01 TW TW111146220A patent/TWI831499B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202326953A (zh) | 2023-07-01 |
| TWI831499B (zh) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7767497B2 (en) | Microelectronic package element and method of fabricating thereof | |
| US7332820B2 (en) | Stacked die in die BGA package | |
| JP2008537336A (ja) | 半導体と電子サブシステムのパッケージングのためのチップキャリア基板とプリント回路基板上の剛性波形パターンの構造 | |
| US8803304B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR102180746B1 (ko) | 반도체 패키지 구조 및 그 제조 방법 | |
| KR100271656B1 (ko) | 비지에이 반도체 패키지 및 그 제조방법 | |
| KR100341517B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN107887347B (zh) | 具有底侧树脂和焊料触点的无胶带引线框封装体 | |
| CN116266540A (zh) | 引线框结构的形成方法 | |
| US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
| KR20010056778A (ko) | 칩 사이즈 패키지 | |
| CN116266539A (zh) | 封装结构的形成方法 | |
| CN116266567A (zh) | 引线框结构 | |
| KR20090098216A (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
| CN116266568A (zh) | 封装结构 | |
| TWI852210B (zh) | 封裝結構的形成方法 | |
| KR100346297B1 (ko) | 메모리카드용 반도체패키지 및 그 제조방법 | |
| KR100708042B1 (ko) | 반도체패키지용 섭스트레이트의 제조 방법 | |
| KR200232214Y1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100542671B1 (ko) | 반도체패키지 및 그 제조방법 | |
| CN115719738A (zh) | 基板结构 | |
| CN114649212A (zh) | 半导体封装方法及半导体封装结构 | |
| KR100426501B1 (ko) | 반도체패키지의 제조 방법 | |
| KR20030095460A (ko) | 칩 사이즈 패키지 제조방법 | |
| KR20020043398A (ko) | 반도체 패키지 제조용 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |