CN116266536A - 晶体管的制备方法和晶体管 - Google Patents

晶体管的制备方法和晶体管 Download PDF

Info

Publication number
CN116266536A
CN116266536A CN202111555061.0A CN202111555061A CN116266536A CN 116266536 A CN116266536 A CN 116266536A CN 202111555061 A CN202111555061 A CN 202111555061A CN 116266536 A CN116266536 A CN 116266536A
Authority
CN
China
Prior art keywords
forming
dielectric layer
semiconductor substrate
virtual grid
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111555061.0A
Other languages
English (en)
Inventor
张全良
吴亮
姚昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111555061.0A priority Critical patent/CN116266536A/zh
Publication of CN116266536A publication Critical patent/CN116266536A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种晶体管的制备方法，包括：提供半导体衬底；在半导体衬底上依次层叠形成氧化物介质层、高K介质层、虚拟栅极；在半导体衬底中开设凹槽，并在凹槽中形成源极和漏极；形成覆盖半导体衬底和虚拟栅极的层间介质层；在层间介质层中形成分别对准源极和漏极的通孔和对准虚拟栅极的槽型孔，在形成槽型孔的过程中去除虚拟栅极；在槽型孔和通孔中形成导电金属材料。本申请还提供应用该方法制得的晶体管。本申请晶体管的制备方法，利用在蚀刻层间介质层进行开设槽型孔的过程中一并蚀刻去除所述虚拟栅极，并利用槽型孔形成金属栅极，相比现有高介电常数金属栅极制备工艺，可节省工艺步骤，降低工艺成本。

Description

晶体管的制备方法和晶体管
技术领域
本申请涉及一种晶体管的制备方法和应用该制备方法制得的晶体管。
背景技术
金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)经历了从金属栅极(Metal Gate)到多晶硅栅极(Poly Gate)再到金属栅极的过程。随着晶体管尺寸的不断缩小，高介电常数金属栅极(High-K Metal Gate,HKMG)技术几乎成为28nm及以下制程的必备技术，High-K绝缘层的等效氧化物厚度较薄，能有效降低栅极电容，其优势是可以提高晶体管的开关速度和减少栅极的漏电流，同时MOSFET的驱动能力也得到极大地提高。但是相比Poly Gate工艺，当前的HKMG工艺更加复杂，同样制程节点的HKMG工艺至少比Poly Gate工艺多出几个工艺步骤，造成了成本增加和生产周期延长。
发明内容
本申请实施例第一方面提供了一种晶体管的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上依次层叠形成氧化物介质层、高K介质层、虚拟栅极；
在所述半导体衬底的源极区域和漏极区域分别开设凹槽，在所述凹槽中形成源极和漏极，所述源极和所述漏极相对设置在所述虚拟栅极的两侧且分别与所述虚拟栅极间隔设置；
形成覆盖所述半导体衬底和所述虚拟栅极的层间介质层；
在所述层间介质层中形成分别对准所述源极或所述漏极的通孔和对准所述虚拟栅极的槽型孔，形成所述槽型孔的过程中同时去除所述虚拟栅极；
在所述通孔和槽型孔中形成导电金属材料，所述槽型孔中的导电金属材料形成为栅极，所述通孔中的导电金属材料分别电性连接所述源极和所述漏极。
本申请的晶体管的制备方法，巧妙地利用在蚀刻层间介质层进行开设槽型孔的过程中一并蚀刻去除所述虚拟栅极，并在所述槽型孔中形成金属栅极，相比常规HKMG的工艺，可节省至少三个主要工艺步骤并若干次要工艺，从而大幅度地降低工艺成本。本申请的MOS晶体管的制备方法使HKMG工艺的成本和生产周期降低至接近同制程节点的Poly Gate工艺。
本申请实施方式中，所述层间介质层和所述虚拟栅极的材料可以都采用氧化硅。
所述层间介质层和所述虚拟栅极的材料均采用氧化硅，蚀刻速率相同，便于后续蚀刻层间介质层的过程中一并蚀刻所述虚拟栅极，降低加工工艺的难度。其他实施例中，所述虚拟栅极的材料也可以采用多晶硅。
本申请实施方式中，所述制备方法还包括：在形成所述虚拟栅极前，在所述高K介质层上形成蚀刻阻挡层，所述蚀刻阻挡层位于所述高K介质层和所述虚拟栅极之间。
所述蚀刻阻挡层作为后续层间介质层刻蚀形成槽型孔和蚀刻虚拟栅极的刻蚀停止层，防止所述高K介质层被蚀刻。所述蚀刻阻挡层的材质一般为TiN或者Ti或者Ti/TiN组合，所述蚀刻阻挡层的材料和虚拟栅极的材料的刻蚀选择比较大。
本申请实施方式中，提供所述半导体衬底包括：在所述半导体衬底中形成浅沟槽隔离结构，并对所述半导体衬底进行离子注入形成阱结构。
本申请实施方式中，所述制备方法还包括：在所述半导体衬底中的源极区域和漏极区域分别开设凹槽之前，在所述虚拟栅极的侧壁上形成侧墙结构，所述侧墙结构包括至少一层氧化物和/或至少一层氮化物层。
本申请实施方式中，所述侧墙结构包括依次附着在所述虚拟栅极的侧壁上的氧化物层、氮化物层、另一氧化物层，形成所述侧墙结构包括：先形成附着在所述虚拟栅极的侧壁上的氧化物层；以所述虚拟栅极和所述氧化物层为遮挡，对所述半导体衬底进行轻掺杂；然后再形成所述侧墙结构的所述氮化物层和所述另一氧化物层。
本申请实施方式中，形成所述源极和所述漏极包括：在每一凹槽中通过选择性外延生长形成应变材料以填满对应的凹槽；然后通过重掺杂的方式在所述凹槽中的应变材料上形成源极和漏极。
本申请实施方式中，所述制备方法还包括：在形成所述层间介质层前，在所述源极和所述漏极上分别形成金属硅化物层。
所述金属硅化物层的作用是减少在最终形成好的MOS晶体管中，源极、漏极和后续通孔之间的导电材料之间的接触电阻。
本申请实施方式中，在所述槽型孔和所述通孔中形成的导电金属材料为金属钨。
本申请实施方式中，所述氧化物介质层的材料为氧化硅；所述高K介质层的材料为氧化铪。
本申请实施例第二方面提供了一种晶体管，利用本申请实施例第一方面所述晶体管的制备方法制得。
附图说明
图1是本申请实施例的晶体管的制备过程的剖面示意图一。
图2是本申请实施例的晶体管的制备过程的剖面示意图二。
图3是本申请实施例的晶体管的制备过程的剖面示意图三。
图4是本申请实施例的晶体管的制备过程的剖面示意图四。
图5是本申请实施例的晶体管的制备过程的剖面示意图五。
图6是本申请实施例的晶体管的制备过程的剖面示意图六。
图7是本申请实施例的晶体管的制备过程的剖面示意图七。
图8是本申请实施例的晶体管的制备过程的剖面示意图八。
图9是本申请实施例的晶体管的制备过程的剖面示意图九。
图10是本申请实施例的晶体管的制备过程的剖面示意图十。
图11是本申请实施例的晶体管的制备过程的剖面示意图十一。
图12的本申请实施例的晶体管的俯视示意图。
主要元件符号说明
半导体衬底 10
浅沟槽隔离结构 11
阱结构 13
氧化物介质层 21
高K介质层 23
虚拟栅极 25
蚀刻阻挡层 27
层间介质层 40
侧墙结构 30
氧化物层 31
氮化物层 33
另一氧化物层 35
凹槽 101
源极 S
漏极 D
通孔 41
槽型孔 43
金属硅化物层 60
栅极 50
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
现有的一种MOSFET结构，采用金属铝作为栅极并且源极和漏极通过铝电极与外部电路连接，然而该结构方案存在诸多缺点无法支撑制程尺寸的进一步缩小，所以半导体发展过程中经历了从Metal Gate(金属栅极)到Poly Gate(多晶硅栅极)的转变。Poly Gate制程一直支撑到28nm制程。但是随着进入深纳米时代，SiO2栅极氧化层厚度不断减小，栅极与衬底之间出现明显的量子隧穿效应，同时Poly栅极耗尽效应越发严重。所以28nm制程以及更小制程节点更改为高K(介电常数)金属栅极(High-K Metal Gate)工艺。
High-K Metal Gate工艺弥补了上述金属铝作为栅极的MOSFET的缺点，使得器件性能得到了大幅度地提高。但是相比Poly Gate工艺，High-K Metal Gate工艺增加了大量工艺步骤，造成了成本大幅地增加，也造成了生产周期延长。
本申请提供一种晶体管的制备方法，其主要针对High-K Metal Gate工艺进行改进，具有简化的工艺步骤，可有效缩短生产周期，降低成本。
本申请中，所述晶体管的制备方法，包括：
S1：提供半导体衬底；
S2：在所述半导体衬底上依次层叠形成氧化物介质层、高K介质层、虚拟栅极；
S3：在所述半导体衬底的源极区域和漏极区域分别开设凹槽，并在凹槽中形成源极和漏极，所述源极和所述漏极相对设置在所述虚拟栅极的两侧且分别与所述虚拟栅极间隔设置；
S4：形成覆盖所述半导体衬底和所述虚拟栅极的层间介质层；
S5：在所述层间介质层中形成分别对准所述源极和所述漏极的通孔和对准所述虚拟栅极的槽型孔，形成所述槽型孔的过程中所述虚拟栅极被去除；
S6：在所述槽型孔和所述通孔中形成导电金属材料，所述槽型孔中的导电金属材料形成为栅极，通孔的导电金属材料分别电性连接所述源极和所述漏极。
本实施例中，所述晶体管图1所示，所述半导体衬底10的材质可为未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(Silicon-on-insulator，SOI)或者带有外延层的单晶硅等。作为示例，在本实施例中，半导体衬底10选用P型掺杂电阻率为10的单晶硅材料构成。
请参阅图2和图3，步骤S1提供半导体衬底10具体包括：提供的半导体衬底10中形成有浅沟槽隔离结构11，以及所述半导体衬底10经过离子注入形成有阱(well)结构13。所述浅沟槽隔离结构11将所述半导体衬底10分割成相互独立的多个区域，每一个半导体衬底10的区域可定义为一个有源区(Active Area，AA)。所述浅沟槽隔离结构11用于对晶体管进行隔离。
所述浅沟槽隔离结构11的形成具体包括：对半导体衬底10进行蚀刻形成沟槽(图未示)，然后在所述沟槽中填充氧化硅等绝缘材料，以形成单个独立的有源区，图2中为了简化，仅示意出一个沟槽。
所述半导体衬底10中的阱结构13一般至少存在4种，分别是I/O NMOS的P型阱、I/OPMOS的N型阱、Core NMOS的P型阱、Core PMOS的N型阱。不同的阱结构，其离子注入的元素、能量和剂量存在差异。所述阱结构13的深度远小于所述半导体衬底10的厚度，图3中仅作示意。如此，最终的产品中，所述阱结构13位于所述半导体衬底的上方。
请一并参阅图4和图5，步骤S2具体包括：在所述半导体衬底10的有源区的区域上依次层叠形成氧化物介质层21、高K介质层23、虚拟栅极25，然后对所述虚拟栅极25进行图案化以得到所需的形状和尺寸，图案化所述虚拟栅极25的过程中所述高K介质层23也一并被图案化，使所述高K介质层23和所述虚拟栅极25具有相同的形状且局部覆盖所述氧化物介质层21。图案化可以利用光刻胶(图未示)覆盖所述虚拟栅极25、然后对所述光刻胶进行局部曝光显影以去除局部的光刻胶，以剩下的光刻胶为遮蔽对所述高K介质层23和所述虚拟栅极25进行蚀刻。所述虚拟栅极25和所述高K介质层23的形状大致呈长条状。通常所述虚拟栅极25的厚度相对比所述氧化物介质层21、所述高K介质层23的厚度要大。
本实施例中，所述氧化物介质层21的材质为氧化硅，所述高K介质层23的材质为氧化铪，但不以此为限。所述虚拟栅极25的材质可为氧化硅或者多晶硅。本实施例中所述虚拟栅极25的材质为氧化硅。
所述虚拟栅极25在本步骤中是按照形成高K金属栅的后栅工艺的需要预先形成的，其在后续步骤中会被去除，然后再填上新的栅极材料，形成MOS晶体管真正的栅极。
一些实施例中，如图4所示，所述制备方法还包括：在形成高K介质层23后且在形成所述虚拟栅极25前，在所述高K介质层23上形成蚀刻阻挡层27，所述蚀刻阻挡层27位于所述高K介质层23和所述虚拟栅极25之间。则所述制备方法具体为在所述半导体衬底10的有源区的区域上依次层叠形成氧化物介质层21、高K介质层23、蚀刻阻挡层27、虚拟栅极25，然后对所述虚拟栅极25进行图案化，图案化的过程中所述高K介质层23、蚀刻阻挡层27也一并图案化，使所述高K介质层23、蚀刻阻挡层27和所述虚拟栅极25具有相同的形状且局部覆盖所述氧化物介质层21。所述蚀刻阻挡层27作为后续层间介质层40刻蚀形成槽型孔43和蚀刻虚拟栅极25的刻蚀停止层，防止所述高K介质层23被蚀刻。所述蚀刻阻挡层27的材质一般为Ti/TiN或者Ta/TaN等材料，该些材料既可以和Metal Gate搭配调整功函数以调整MOS的电性参数，且与虚拟栅极25的材料(氧化硅)的刻蚀速率差异较大，以作为刻蚀停止层。所述蚀刻阻挡层27的材料和虚拟栅极25的材料的刻蚀选择比较大。
请一并参阅图6和图7，所述制备方法还包括：在所述半导体衬底10的源极和漏极区域分别开设凹槽101之前(步骤S2之后步骤S3之前)，在所述虚拟栅极25的侧壁上形成侧墙结构30，所述侧墙结构30可以包括至少一层氧化物和/或至少一层氮化物层33。
本申请实施例中，请一并参阅图6和图7，所述侧墙结构30包括依次附着在所述虚拟栅极25的侧壁上的氧化物层31、氮化物层33、另一氧化物层35，形成所述侧墙结构30包括先形成附着在所述虚拟栅极25的侧壁上的氧化物层31；以所述虚拟栅极25和所述氧化物层31为遮挡，对所述半导体衬底10进行轻掺杂；然后再形成所述侧墙结构30的所述氮化物层33和所述另一氧化物层35。本实施例中，所述氧化物层31为氧化硅，所述氮化物层33为氮化硅。轻掺杂主要是为了减轻热载流子注入和短沟道效应问题。
步骤S3中，在所述半导体衬底10的源极和漏极区域分别开设凹槽101，如图7所示，每一对凹槽101相对设置在所述虚拟栅极25的两侧且不连接所述虚拟栅极25和所述侧墙结构30。形成所述凹槽101的方式可为蚀刻，蚀刻过程中，氧化物介质层21也并一并蚀刻去除。
步骤S3在凹槽101中形成源极和漏极的过程：如图7所示，在每一凹槽101中通过选择性外延生长形成锗化硅或者碳化硅等应变材料以填满对应的凹槽101；然后以所述虚拟栅极25和虚拟栅极25侧壁上的侧墙结构30为遮蔽进行重掺杂，从而在所述凹槽101中的应变材料上形成源极S和漏极D，因为有虚拟栅极25和侧墙结构30阻挡，重掺杂只能掺杂在侧墙结构30/栅极两侧的区域，即凹槽101区域。在凹槽101中添加锗化硅和碳化硅等应变材料主要是为了提高沟道载流子迁移率。
所述制备方法还包括：在形成所述层间介质层40之间前(步骤S3之后且步骤S4之前)，在所述源极S和所述漏极D上形成金属硅化物层60，如图8所示。可采用自对准工艺在所述源极S和所述漏极D上形成金属硅化物层60，所述金属硅化物可为NiSi，或NiPtSi，也可以是TiSi或者CoSi等。所述金属硅化物层60的作用是减少在最终形成好的MOS晶体管中，源极S、漏极D和后续通孔41之间的导电材料之间的接触电阻。
步骤S4中，如图9所示，形成覆盖所述半导体衬底10和所述虚拟栅极25的层间介质层40。一般是先沉积一较厚的层间介质层40，然后通过化学机械抛光(CMP)等的方式对所述层间介质层40进行厚度减薄和平坦化。本实施例中，所述层间介质层40和所述虚拟栅极25的材料均采用蚀刻速率相近的材料，例如均采用氧化硅，便于后续蚀刻层间介质层40的过程中一并蚀刻所述虚拟栅极25，降低加工工艺的难度。
步骤S5中，如图10所示，在所述层间介质层40进行蚀刻形成至少两个通孔41(可为圆形，但不限于圆形)和一个槽型孔43，所述至少两个通孔分别对准所述源极S和所述漏极D以使所述源极S和所述漏极D相对露出，蚀刻形成所述槽型孔43的过程中所述虚拟栅极25被蚀刻去除。可以理解的，蚀刻形成通孔41的同时还可以在所述层间介质层40中蚀刻形成其他的通孔(图未示)不对准源极S、漏极D、和虚拟栅极25，而是为了使所述半导体衬底10的局部区域相对露出，以使后续在对应的其他的通孔中形成导电材料连接半导体衬底10。蚀刻所述层间介质层40的方式可为干法刻蚀工艺，干法刻蚀工艺可以为：反应离子刻蚀、离子束刻蚀、等离子体刻蚀或者其它已知的刻蚀方法。具体操作可以为：在层间介质层40上方覆盖一层光刻胶，通过光刻形成光刻胶图形暴露虚拟栅极25、源极S、漏极D上方的层间介质层40，然后对暴露出来的层间介质层40进行刻蚀从而形成槽型孔43和通孔41，然后去除光刻胶。所述槽型孔43的开口尺寸和所述虚拟栅极25的投影尺寸相同或略大于所述虚拟栅极25的投影尺寸。
步骤S6中，如图11所示，在所述槽型孔43和所述通孔41中形成导电金属材料，所述槽型孔43中的导电金属材料形成为栅极50，通孔41中的导电金属材料电性连接所述源极S或所述漏极D或者半导体衬底10。本实施例中，采用化学气相沉积的方式沉积的导电金属材料为金属钨，但是材质不限于金属钨。沉积过程中，非通孔41和非槽型孔43的区域也会沉积导电金属材料，可采用化学机械抛光的方式去除多余的导电金属材料。
本申请的MOS晶体管的制备方法，巧妙地利用在蚀刻层间介质层40进行开孔槽型孔的过程中一并蚀刻去除所述虚拟栅极25，并在所述槽型孔43中形成金属栅极50，相比常规HKMG的工艺，可节省至少三个主要工艺步骤并若干次要工艺步骤，从而大幅度地降低了工艺成本，初步估算每片晶圆最少可以节省20美金。本申请的MOS晶体管的制备方法使HKMG工艺的成本和生产周期降低至接近同制程节点的Poly Gate工艺。本申请保护的主要是金属栅极的制作工艺，有些MOS不是对称的但是只要用到金属栅极都可以采用本申请的制备工艺。
所述制备方法还进一步包括一些其它的步骤。
结合参阅图11和图12，上述制备方法制得的晶体管，包括半导体衬底10、依次层叠在所述半导体衬底10上的氧化物介质层21、高K介质层23、蚀刻阻挡层27、栅极50。所述栅极50的侧壁上形成侧墙结构30，所述侧墙结构30可以包括至少一层氧化物和/或至少一层氮化物层33。本申请实施例中，所述侧墙结构30包括依次附着在所述栅极50的侧壁上的氧化物层31、氮化物层33、另一氧化物层35。
所述半导体衬底10中具有浅沟槽隔离结构11，且所述半导体衬底10经过离子注入形成有各种阱结构13。所述浅沟槽隔离结构11将所述半导体衬底10分割成相互独立的多个区域，每一个半导体衬底10的区域可定义为一个有源区。
晶体管还包括形成在所述半导体衬底10中的源极S和漏极D，源极S和漏极D分别位于所述栅极50的两侧。源极S和漏极D成对设置且每一对源极S和漏极D位于所述栅极50的相对两侧。晶体管还包括层间介质层40覆盖在所述半导体衬底10上且覆盖所述栅极50和所述侧墙结构30，且所述栅极50背离所述半导体衬底10的端面相对所述层间介质层40露出，且所述层间介质层40中还具有多个通孔41分别连接所述源极S和所述漏极D，通孔41中设置有与所述栅极50的材料相同的导电金属材料。
所述源极S和所述漏极D与其对应的通孔41的导电金属材料之间还设置有金属硅化物层60，以降低源极S、漏极D与通孔41中的导电材料之间的接触电阻。
需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种晶体管的制备方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次层叠形成氧化物介质层、高K介质层、虚拟栅极；
在所述半导体衬底的源极区域和漏极区域分别开设凹槽，在所述凹槽中形成源极和漏极，所述源极和所述漏极相对设置在所述虚拟栅极的两侧且分别与所述虚拟栅极间隔设置；
形成覆盖所述半导体衬底和所述虚拟栅极的层间介质层；
在所述层间介质层中形成分别对准所述源极和所述漏极的通孔和对准所述虚拟栅极的槽型孔，形成所述槽型孔的过程中同时去除所述虚拟栅极；
在所述通孔和所述槽型孔中形成导电金属材料，所述槽型孔中的导电金属材料形成为栅极，所述通孔中的导电金属材料电性分别连接所述源极和所述漏极。
2.根据权利要求1所述的晶体管的制备方法，其特征在于，所述层间介质层和所述虚拟栅极的材料均采用氧化硅。
3.根据权利要求1或2所述的晶体管的制备方法，其特征在于，所述制备方法还包括：在形成所述虚拟栅极前，在所述高K介质层上形成蚀刻阻挡层，所述蚀刻阻挡层位于所述高K介质层和所述虚拟栅极之间。
4.根据权利要求1至3中任一项所述的晶体管的制备方法，其特征在于，提供所述半导体衬底包括：在所述半导体衬底中形成浅沟槽隔离结构，并对所述半导体衬底进行离子注入形成阱结构。
5.根据权利要求1至3中任一项所述的晶体管的制备方法，其特征在于，所述制备方法还包括：在所述半导体衬底中的源极区域和漏极区域分别开设凹槽之前，在所述虚拟栅极的侧壁上形成侧墙结构，所述侧墙结构包括至少一层氧化物和/或至少一层氮化物层。
6.根据权利要求5所述的晶体管的制备方法，其特征在于，所述侧墙结构包括依次附着在所述虚拟栅极的侧壁上的氧化物层、氮化物层、另一氧化物层，形成所述侧墙结构包括：先形成附着在所述虚拟栅极的侧壁上的氧化物层；以所述虚拟栅极和所述氧化物层为遮挡，对所述半导体衬底进行轻掺杂；然后再形成所述侧墙结构的所述氮化物层和所述另一氧化物层。
7.根据权利要求5或6所述的晶体管的制备方法，其特征在于，形成所述源极和所述漏极包括：在每一凹槽中通过选择性外延生长形成应变材料以填满对应的凹槽；然后通过重掺杂的方式在所述凹槽中的应变材料上形成源极和漏极。
8.根据权利要求5或6所述的晶体管的制备方法，其特征在于，所述制备方法还包括：在形成所述层间介质层前，在所述源极和所述漏极上分别形成金属硅化物层。
9.根据权利要求1至8中任一项所述的晶体管的制备方法，其特征在于，在所述槽型孔和所述通孔中形成的导电金属材料为金属钨。
10.根据权利要求1至8中任一项所述的晶体管的制备方法，其特征在于，所述氧化物介质层的材料为氧化硅；所述高K介质层的材料为氧化铪。
11.一种晶体管，其利用权利要求1至10中任一项所述晶体管的制备方法制得。
CN202111555061.0A 2021-12-17 2021-12-17 晶体管的制备方法和晶体管 Pending CN116266536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111555061.0A CN116266536A (zh) 2021-12-17 2021-12-17 晶体管的制备方法和晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111555061.0A CN116266536A (zh) 2021-12-17 2021-12-17 晶体管的制备方法和晶体管

Publications (1)

Publication Number Publication Date
CN116266536A true CN116266536A (zh) 2023-06-20

Family

ID=86743870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111555061.0A Pending CN116266536A (zh) 2021-12-17 2021-12-17 晶体管的制备方法和晶体管

Country Status (1)

Country Link
CN (1) CN116266536A (zh)

Similar Documents

Publication Publication Date Title
US20210036112A1 (en) Ldmosfet device and method for making the same
US7381649B2 (en) Structure for a multiple-gate FET device and a method for its fabrication
KR101201489B1 (ko) Ｓｏｉ 디바이스 제조 방법
KR101575452B1 (ko) Finfet 디바이스 및 방법
TWI484567B (zh) 半導體結構與其製造方法
TWI641135B (zh) 具有磊晶結構之鰭狀場效電晶體
KR101492695B1 (ko) 반도체 장치 및 반도체 장치를 형성하는 방법
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
CN105244284A (zh) 制造栅极结构的方法
CN105405750A (zh) 半导体元件、在其中增加表面掺杂浓度的方法及形成方法
US20060255369A1 (en) High-voltage semiconductor device and method of manufacturing the same
JP4065985B2 (ja) 半導体素子の形成方法
US10784342B1 (en) Single diffusion breaks formed with liner protection for source and drain regions
US7192822B2 (en) Method of fabricating CMOS type semiconductor device having dual gates
KR100983514B1 (ko) 반도체소자 제조 방법
KR20040060565A (ko) 반도체 소자의 더미 게이트 및 도핑을 이용한 이중 게이트산화막 제조방법
CN109300897B (zh) 半导体装置及其制造方法
CN116266536A (zh) 晶体管的制备方法和晶体管
CN103094217B (zh) 晶体管制作方法
CN112951765A (zh) 半导体结构及其形成方法
KR20200140976A (ko) 반도체 소자
US11545574B2 (en) Single diffusion breaks including stacked dielectric layers
US20210249531A1 (en) Nanostructure Device and Method
KR100485004B1 (ko) 에스오아이 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication