CN116264451A - 自动调谐装置的工作方法 - Google Patents
自动调谐装置的工作方法 Download PDFInfo
- Publication number
- CN116264451A CN116264451A CN202111538730.3A CN202111538730A CN116264451A CN 116264451 A CN116264451 A CN 116264451A CN 202111538730 A CN202111538730 A CN 202111538730A CN 116264451 A CN116264451 A CN 116264451A
- Authority
- CN
- China
- Prior art keywords
- signal
- logic
- resistor
- transistor
- capacitor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/04—Filter calibration method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
一种自动调谐装置的工作方法,包括:提供用于调谐滤波器带宽的自动调谐装置;进行N次调谐步骤,每次调谐步骤包括:第二电容阵列单元进行放电步骤、在第二电容阵列单元进行放电步骤之后比较器进行比较步骤、以及在比较器进行比较步骤之后所述计数器进行计数步骤;在进行N次调谐步骤之后,第二控制字输出端输出的第1个至第N个第二控制字的值赋值为第一控制字输出端输出的第1个至第N个第一控制字。本发明技术方案通过基于逐次逼近的二进制搜索算法的自动调谐电路,自动、准确且快速锁定滤波器的带宽。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种自动调谐装置的工作方法。
背景技术
集成电路中,由于工艺、电压和温度等变化,滤波器的带宽发生-30%~30%的变化。因此需要对滤波器的带宽进行精确校准。
在现有技术中,可以通过基于传统的二进制搜索算法对滤波器的带宽进行自动调谐。
然而,在上述方法中,基于传统的二进制搜索算法的自动调谐装置校准速度偏慢,增加了测试成本。
发明内容
本发明解决的技术问题是提供自动调谐装置及其工作方法,通过基于逐次逼近(SAR)的二进制搜索算法的自动调谐电路,自动、准确且快速锁定滤波器的带宽。
为解决上述技术问题,本发明的技术方案提供一种自动调谐装置的工作方法,包括:提供用于调谐滤波器带宽的自动调谐装置,所述滤波器包括第一电容阵列单元和第一电阻;所述自动调谐装置包括:控制逻辑单元,所述控制逻辑单元包括波形产生器,所述波形产生器包括:第一逻辑输出端、第二逻辑输出端、第三逻辑输出端、N个第一控制字输出端、与所述第一电容阵列单元相连的N个第二控制字输出端、第四逻辑输入端,其中,N为大于或等于1的自然数;积分器单元,所述积分器单元包括:与所述第一电容阵列单元相同的第二电容阵列单元、与所述第一电阻相同的第二电阻、第一参考电压输出端、与所述第一逻辑输出端相连的第一逻辑输入端、以及与所述第二逻辑输出端相连的第二逻辑输入端,所述第二电容阵列单元包括:与各所述第一控制字输出端一一相连的N个第一控制字输入端、与电源线相连的第一电源输入端、以及第一电压输出端;比较器,所述比较器包括:与所述第一电压输出端相连的第一正输入端、与所述第一参考电压输出端相连的第一负输入端、与所述第三逻辑输出端相连的第三逻辑输入端、以及与所述第四逻辑输入端相连的第四逻辑输出端,所述控制逻辑单元还包括:计数器;进行N次调谐步骤,每次调谐步骤包括:所述第二电容阵列单元进行放电步骤、在所述第二电容阵列单元进行放电步骤之后所述比较器进行比较步骤、以及在所述比较器进行比较步骤之后所述计数器进行计数步骤;在进行N次调谐步骤之后,所述第二控制字输出端输出的第1个至第N个第二控制字的值赋值为所述第一控制字输出端输出的第1个至第N个第一控制字。
可选的,所述计数器的值为n,所述计数器的初始值为N,其中,n为大于或等于1且小于或等于N的自然数。
可选的,所述放电步骤的方法包括:波形产生器的第一逻辑输出端输出第一信号;在波形产生器的第一逻辑输出端输出第一信号之后,第二电容阵列单元的第一逻辑输入端获取所述第一信号;第二电容阵列单元的第一逻辑输入端获取所述第一信号之后所述第二电容阵列单元进行放电。
可选的,所述第N-n+1次比较步骤的方法包括:波形产生器的N个第一控制字输出端输出N个第一控制字、波形产生器的第二逻辑输出端输出第二信号、波形产生器的第三逻辑输出端输出第三信号;在波形产生器的N个第一控制字输出端输出N个第一控制字之后,第二电容阵列单元的第一控制字输入端获取所述N个第一控制字;在波形产生器的第二逻辑输出端输出第二信号之后,积分器的第二逻辑输入端获取所述第二信号;在第二电容阵列单元的第一控制字输入端获取所述N个第一控制字、以及积分器的第二逻辑输入端获取所述第二信号之后,第二电容阵列单元的第一电压输出端输出第一电压、以及积分器的第一参考电压输出端输出第一参考电压;在第二电容阵列单元的第一电压输出端输出第一电压、以及积分器的第一参考电压输出端输出第一参考电压之后,比较器的第一正输入端获取所述第一电压、以及比较器的第一负输入端获取所述第一参考电压;在波形产生器的第三逻辑输出端输出第三信号之后,比较器的第三逻辑输入端获取所述第三信号;在比较器的第一正输入端获取所述第一电压、比较器的第一负输入端获取所述第一参考电压、以及比较器的第三逻辑输入端获取所述第三信号之后,采用所述比较器对所述第一电压和第一参考电压进行比较,比较器的第四逻辑输出端输出第四信号;在比较器的第四逻辑输出端输出所述第四信号之后,所述控制逻辑单元的第四逻辑输入端获取所述第四信号;根据所述第四信号,第n个第一控制字的值赋值为第四信号的值。
可选的,当所述计数器的值为N时,所述第一信号、所述第二信号、以及所述第三信号同时输出初始信号,并且所述第一信号、所述第二信号、以及所述第三信号的周期均为每次调谐步骤的时间。
可选的,在一个周期中,所述第一信号的初始信号为高电平,通过所述第一信号从高电平翻转为低电平触发进行放电步骤;在放电步骤结束时,所述第一信号从低电平翻转为高电平。
可选的,在一个周期中,所述第二信号初始信号为低电平,在所述第一信号从低电平翻转为高电平之后,所述第二信号从低电平翻转为高电平;在经过第一时间之后,所述第二信号从高电平翻转为低电平,所述第一时间为滤波器所需要的带宽所对应的时间常数。
可选的,在一个周期中,所述第三信号初始信号为低电平,在所述第二信号从高电平翻转为低电平之后,所述第三信号从低电平翻转为高电平;在比较步骤结束时,所述第三信号从高电平翻转为低电平。
可选的,所述第N-n+1次计数步骤的方法包括:n赋值为n-1。
可选的,每一个所述第一控制字都具有初始值。
可选的,所述第二电容阵列单元还包括:1个固定电容、N个单元电容、与各所述单元电容对应的N个开关,所述固定电容的电容值为Cfix,所述第i个单元电容的电容值为2i-1×Cu,各所述单元电容和所述固定电容并联,各所述单元电容与各所述开关串联,第i个所述开关与第i个所述第一控制字输入端相连,其中,i为大于或等于1且小于或等于N的自然数。
可选的,所述积分器单元还包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第三电阻、第四电阻、第五电阻、第一运算放大器、以及第一反相器,所述第一运算放大器包括:第二正输入端和第二负输入端,所述第三电阻的第一端与电源线相连,所述第三电阻的第二端分别与所述第一参考电压输出端、所述第四电阻的第一端相连,所述第四电阻的第二端分别与所述第二正输入端、所述第五电阻的第一端相连,所述第五电阻的第二端与接地线相连,所述第二负输入端分别与所述第二电阻的第一端、所述第一晶体管的源极相连,所述第二电阻的第二端与接地线相连,所述第一运算放大器的输出端与所述第一晶体管的栅极相连,所述第一晶体管的漏极分别与所述第二晶体管、所述第三晶体管的源极相连,所述第二晶体管的漏极与电源线相连,所述第二晶体管的栅极于所述第一反相器的输出端相连,所述第三晶体管的栅极分别与所述第一反相器的输入端、所述第二逻辑输入端相连,所述第三晶体管的漏极分别与所述第一电压输出端、所述第四晶体管的漏极相连,所述第四晶体管的源极与电源线相连,所述第四晶体管栅极与所述第一逻辑输入端相连。
可选的,所述第一晶体管、所述第二晶体管、以及所述第三晶体管的类型均为N型,所述第四晶体管的类型为P型。
可选的,所述第三电阻、所述第四电阻、所述第五电阻的类型包括:固定电阻。
可选的,所述第二电阻的类型为可变电阻。
与现有技术相比,本发明的技术方案具有以下有益效果:
本发明技术方案提供的自动调谐装置的工作方法中,所述自动调谐装置用于调谐滤波器带宽,所述自动调谐装置包括N个第一控制字输出端和N个第二控制字输出端,在所述自动调谐装置的工作方法中需要进行N次调谐步骤;在进行N次调谐步骤之后,所述第二控制字输出端输出的第1个至第N个第二控制字的值赋值为所述第一控制字输出端输出的第1个至第N个第一控制字。所述调谐步骤的方法为逐次逼近(SAR)的二进制搜索算法,对于具有N个第一控制字输出端和N个第二控制字输出端的所述自动调谐装置,本发明技术方案只需要进行N次比较,逐次确定从第N个所述第一控制字至第1个所述第一控制字,就能找到所需滤波器的带宽对应的N个所述第一控制字,通过第1个至第N个所述第二控制字的值赋值为第1个至第N个所述第一控制字,即能快速实现滤波器带宽的锁定。综上,本发明技术方案提供的自动调谐装置及其工作方法,通过基于逐次逼近(SAR)的二进制搜索算法的自动调谐电路,自动、准确且快速锁定滤波器的带宽。
附图说明
图1为本发明实施例中自动调谐装置的工作方法流程示意图;
图2至图4为本发明实施例中自动调谐装置的结构示意图;
图5为每次调谐步骤的流程示意图;
图6为第一信号、第二信号、第三信号、第一电压以及第一参考电压的时序图。
具体实施方式
如背景技术所述,可以通过基于传统的二进制搜索算法对滤波器的带宽进行自动调谐。然而,基于传统的二进制搜索算法的自动调谐装置校准速度偏慢,增加了测试成本。
为解决所述技术问题,本发明实施例提供了自动调谐装置的工作方法通过基于逐次逼近(SAR)的二进制搜索算法的自动调谐电路,自动、准确且快速锁定滤波器的带宽。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1为本发明实施例中自动调谐装置的工作方法流程示意图。请参考图1,包括:
步骤S100,提供用于调谐滤波器带宽的自动调谐装置;
步骤S110,进行N次调谐步骤,每次调谐步骤包括:所述第二电容阵列单元进行放电步骤、在所述第二电容阵列单元进行放电步骤之后所述比较器进行比较步骤、以及在所述比较器进行比较步骤之后所述计数器进行计数步骤;
步骤S120,在进行N次调谐步骤之后,所述第二控制字输出端输出的第1个至第N个第二控制字的值赋值为所述第一控制字输出端输出的第1个至第N个第一控制字。
以下将结合附图进行详细说明。
图2至图4为本发明实施例中自动调谐装置的结构示意图。
请参考图2,提供用于调谐滤波器带宽的自动调谐装置,所述滤波器包括第一电容阵列单元和第一电阻;所述自动调谐装置包括:控制逻辑单元100,所述控制逻辑单元100包括波形产生器101,所述波形产生器101包括:第一逻辑输出端A、第二逻辑输出端B、第三逻辑输出端C、N个第一控制字输出端D、与所述第一电容阵列单元相连的N个第二控制字输出端F、第四逻辑输入端g,其中,N为大于或等于1的自然数;积分器单元110,所述积分器单元110包括:与所述第一电容阵列单元相同的第二电容阵列单元111、与所述第一电阻相同的第二电阻Rn、第一参考电压输出端H、与所述第一逻辑输出端A相连的第一逻辑输入端a、以及与所述第二逻辑输出端B相连的第二逻辑输入端a,所述第二电容阵列单元111包括:与各所述第一控制字输出端D一一相连的N个第一控制字输入端d、与电源线Vdd相连的第一电源输入端i、以及第一电压输出端E;比较器120,所述比较器120包括:与所述第一电压输出端E相连的第一正输入端e、与所述第一参考电压输出端H相连的第一负输入端h、与所述第三逻辑输出端C相连的第三逻辑输入端c、以及与所述第四逻辑输入端g相连的第四逻辑输出端G。
所述波形产生器101的作用包括:通过所述第一逻辑输出端A输出的信号对所述第二电容阵列单元111进行放电、通过所述第二逻辑输出端B输出的信号对所述第二电容阵列单元111进行充电、通过所述第三逻辑输出端C输出的信号提供所述比较器120的电源电压、通过所述N个第一控制字输出端D输出的信号调整所述第二电容阵列单元111的电容值、通过所述N个第二控制字输出端F输出的信号调整所述滤波器的第一电容阵列单元的电容值。
所述第一控制字输出端D以及所述第二控制字输出端F的个数N表示所述自动调谐装置调整所述滤波器的带宽的精度;N越大,所述自动调谐装置调整所述滤波器的带宽的精度越高。所述N为大于或等于1的自然数;在本实施例中,N=5。
由于所述第二电容阵列单元111与滤波器的所述第一电容阵列单元相同,而所述N个第一控制字输出端D输出的信号调整所述第二电容阵列单元111的电容值,且所述N个第二控制字输出端F输出的信号调整所述滤波器的第一电容阵列单元的电容值,因此,只要将所述N个第一控制字输出端D输出的信号赋值给所述N个第二控制字输出端F输出的信号,就相当于把滤波器的所述第一电容阵列单元的电容值调整为和所述第二电容阵列单元111的电容值相同,从而只要调整N个第一控制字输出端D输出的信号,就能调整滤波器的所述第一电容阵列单元的电容值。
请继续参考图2,所述控制逻辑单元100还包括:计数器102,所述计数器102的值为n,所述计数器102的初始值为N,其中,n为大于或等于1且小于或等于N的自然数。
所述计数器102的作用是为了控制所述波形产生器101从所述第一逻辑输出端A、从所述第二逻辑输出端B、以及从所述第三逻辑输出端C输出信号的次数为N次。在本实施例中,N=5。
在本实施例中,N=5,所述计数器102的初始值为5。
图3为本发明实施例中第二电容阵列单元的结构示意图。
请参考图3,所述第二电容阵列单元111还包括:1个固定电容C0、N个单元电容Ci、与各所述单元电容Ci对应的N个开关bi,所述固定电容C0的电容值为Cfix,所述第i个单元电容Ci的电容值为2i-1×Cu,各所述单元电容Ci和所述固定电容C0并联,各所述单元电容Ci与各所述开关bi串联,第i个所述开关bi与第i个所述第一控制字输入端d相连,其中,i为大于或等于1且小于或等于N的自然数。
当第i个所述第一控制字输出端D输出的信号为高电平时,所述开关bi闭合;当第i个所述第一控制字输出端D输出的信号为低电平时,所述开关bi打开。
所述第二电容阵列单元111的电容值Cbank=Cfix+m×Cu,其中m为大于或等于0且小于或等于2i-1的自然数。
在本实施例中,N=5,所述第二电容阵列单元111的电容值Cbank=Cfix+m×Cu,其中m为大于或等于0且小于或等于31的自然数。
由于所述第二电容阵列单元111与滤波器的所述第一电容阵列单元相同,而所述N个第一控制字输出端D输出的信号通过控制开关bi来调整所述第二电容阵列单元111的电容值Cbank,且所述N个第二控制字输出端F输出的信号调整所述滤波器的第一电容阵列单元的电容值,因此,只要将所述N个第一控制字输出端D输出的信号赋值给所述N个第二控制字输出端F输出的信号,就相当于把滤波器的所述第一电容阵列单元的电容值调整为和所述第二电容阵列单元111的电容值相同。
图4为本发明实施例中自动调谐装置的电路示意图。
请参考图4,所述积分器单元110还包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第三电阻Rm、第四电阻Rk、第五电阻Rp、第一运算放大器112、以及第一反相器113,所述第一运算放大器112包括:第二正输入端j和第二负输入端k,所述第三电阻Rm的第一端与电源线相连,所述第三电阻Rm的第二端分别与所述第一参考电压输出端H、所述第四电阻Rk的第一端相连,所述第四电阻Rk的第二端分别与所述第二正输入端j、所述第五电阻Rp的第一端相连,所述第五电阻Rp的第二端与接地线相连,所述第二负输入端k分别与所述第二电阻Rn的第一端、所述第一晶体管M1的源极相连,所述第二电阻Rn的第二端与接地线相连,所述第一运算放大器112的输出端与所述第一晶体管M1的栅极相连,所述第一晶体管M1的漏极分别与所述第二晶体管M2、所述第三晶体管M3的源极相连,所述第二晶体管M2的漏极与电源线相连,所述第二晶体管M2的栅极于所述第一反相器113的输出端相连,所述第三晶体管M3的栅极分别与所述第一反相器113的输入端、所述第二逻辑输入端b相连,所述第三晶体管M3的漏极分别与所述第一电压输出端E、所述第四晶体管M4的漏极相连,所述第四晶体管M4的源极与电源线相连,所述第四晶体管M4栅极与所述第一逻辑输入端a相连。
所述第一运算放大器112起到了电压缓冲的作用。
所述第一反相器113的作用是当所述波形产生器101的第二逻辑输出端输出的信号为低电平时,第一晶体管M1的漏极上具有电源电压Vdd。
在本实施例中,所述第一晶体管M1、所述第二晶体管M2、以及所述第三晶体管M3的类型均为N型,所述第四晶体管M4的类型为P型。
在本实施例中,所述第三电阻Rm、所述第四电阻Rk、所述第五电阻Rp的类型包括:固定电阻,所述第二电阻Rn的类型为可变电阻。
执行步骤S110,进行N次调谐步骤。
在本实施例中,N=5,进行5次调谐步骤。
所述调谐步骤S110的方法为逐次逼近(SAR)的二进制搜索算法,对于具有N个第一控制字输出端和N个第二控制字输出端的所述自动调谐装置,相比于基于传统二进制算法的自动调谐装置需要2N-1次至2N次的比较才能锁定滤波器的带宽,本发明技术方案只需要进行N次比较,逐次确定从第N个所述第一控制字输出端输出的信号至第1个所述第一控制字输出端输出的信号,就能找到所需滤波器的带宽对应的N个所述第一控制字输出端输出的信号,通过第1个至第N个所述第二控制字输出端输出的信号赋值为第1个至第N个所述第一控制字输出端输出的信号,即能快速实现滤波器带宽的锁定。
在本实施例中,N=5,所述自动调谐装置只需要通过5次调谐步骤,逐次确定从第5个所述第一控制字输出端输出的信号至第1个所述第一控制字输出端输出的信号,就能找到所需滤波器的带宽对应的5个所述第一控制字输出端输出的信号,之后,通过第1个至第5个所述第二控制字输出端的信号赋值为第1个至第5个所述第一控制字输出端输出的信号,即能快速实现滤波器带宽的锁定,相比于基于传统二进制算法的自动调谐装置需要16次至32次比较才能锁定滤波器的带宽,本发明技术方案只需要5次就能锁定滤波器带宽,提高了锁定滤波器带宽的速度。
在本实施例中,请参考图5,图5为每次调谐步骤的流程示意图,包括:
步骤S111,所述第二电容阵列单元放电步骤;
步骤S112,在所述第二电容阵列单元进行放电步骤之后所述比较器进行比较步骤;
步骤S113,在所述比较器进行比较步骤之后所述计数器进行计数步骤。
以下结合附图进行详细说明。
请继续参考图2和图4,所述放电步骤S111的方法包括:波形产生器101的第一逻辑输出端A输出第一信号Clk_rst;在波形产生器101的第一逻辑输出端A输出第一信号Clk_rst之后,第二电容阵列单元111的第一逻辑输入端a获取所述第一信号Clk_rst;第二电容阵列单元111的第一逻辑输入端a获取所述第一信号Clk_rst之后所述第二电容阵列单元111进行放电。
当所述第一信号Clk_rst为低电平时,由于所述第四晶体管M4的类型为P型,所述第四晶体管M4相当于导通,也就是给所述第二电容阵列单元111进行放电。所述放电步骤S111的作用是在所述比较步骤S112之前通过放电初始化所述第二电容阵列单元111。
请继续参考图2和图4,所述第N-n+1次比较步骤S112的方法包括:波形产生器101的N个第一控制字输出端D输出N个第一控制字、波形产生器101的第二逻辑输出端B输出第二信号Clk_int、波形产生器101的第三逻辑输出端C输出第三信号Clk_cmp;在波形产生器101的N个第一控制字输出端D输出N个第一控制字之后,第二电容阵列单元111的第一控制字输入端d获取所述N个第一控制字;在波形产生器101的第二逻辑输出端B输出第二信号Clk_int之后,积分器110的第二逻辑输入端b获取所述第二信号Clk_int;在第二电容阵列单元111的第一控制字输入端d获取所述N个第一控制字、以及积分器110的第二逻辑输入端b获取所述第二信号Clk_int之后,第二电容阵列单元111的第一电压输出端E输出第一电压Vc(t)、以及积分器110的第一参考电压输出端H输出第一参考电压Vref1;在第二电容阵列单元111的第一电压输出端E输出第一电压Vc(t)、以及积分器110的第一参考电压输出端H输出第一参考电压Vref1之后,比较器120的第一正输入端e获取所述第一电压Vc(t)、以及比较器120的第一负输入端h获取所述第一参考电压Vref1;在波形产生器101的第三逻辑输出端C输出第三信号Clk_cmp之后,比较器120的第三逻辑输入端c获取所述第三信号Clk_cmp;在比较器120的第一正输入端e获取所述第一电压Vc(t)、比较器120的第一负输入端h获取所述第一参考电压Vref1、以及比较器120的第三逻辑输入端c获取所述第三信号之后Clk_cmp,采用所述比较器对所述第一电压Vc(t)和第一参考电压Vref1进行比较,比较器120的第四逻辑输出端G输出第四信号;在比较器120的第四逻辑输出端G输出所述第四信号之后,所述控制逻辑单元100的第四逻辑输入端g获取所述第四信号;根据所述第四信号,第n个第一控制字的值赋值为第四信号的值。
在步骤S110之前,每一个所述第一控制字都具有初始值。
请继续参考图4,输入电源线的电压为Vdd,输入所述第二正输入端j的电压为Vref2=(Rp/(Rm+Rk+Rp))×Vdd,输出所述第一参考电压输出端H的电压为Vref1=((Rk+Rp)/(Rm+Rk+Rp))×Vdd,即输入所述比较器120的第一正输入端e的电压为Vref1=((Rk+Rp)/(Rm+Rk+Rp))×Vdd。
由于第一运算放大器112的作用,输入第二电阻Rn第一端的电压为Vref2,因此流经所述第二电阻Rn的电流Id=Vref2/Rn。当所述波形产生器101的第二逻辑输出端B的输出电压为高电平时,所述第三晶体管M3和所述第一晶体管M1导通,流经所述第二电阻Rn的电流Id为所述第二电容阵列单元111充电。
由于从所述第二电容阵列单元111的第一电压输出端输出的电压Vc(t)和充电时间t的关系为Vc(t)=Vdd-Id/Cbank×t,因此Vc(t)=Vdd-Vref2/(Rn×Cbank)×t。根据所述Vref1、所述Vref2与所述Vdd的关系,当Vc(t)=Vref1时,Rn×Cbank=t。
所述滤波器的带宽具有对应的时间常数,所述时间常数为所述第一电容阵列单元的电容值乘以所述第一电阻的电阻值。由于所述第二电容阵列单元111与第一阵列电容单元相同、所述第二电阻Rn与第一电阻相同,因此,所述时间常数也等于Rn×Cbank,即所述时间常数也等于所述充电时间t。因此,只要把所述充电时间t设置为所需滤波器的带宽对应的时间常数,当Vc(t)=Vref1时,所述第二电容阵列单元111的电容值Cbank即为所需滤波器的带宽对应的滤波器的第一电容阵列单元的电容值。
请继续参考图4,所述比较器120的作用是通过N次比较所述第一电压Vc(t)与所述第一参考电压Vref1的大小,找到与所述第一参考电压Vref1最接近的所述第一电压Vc(t),从而获取与所述第一电压Vc(t)对应的N个第一控制字输出端D输出的信号。
所述比较步骤S102的作用是通过N次比较找出最接近第一参考电压Vref1的第一电压Vc(t),从而确定了所需要的所述第二电容阵列单元111的电容值Cbank,也就是找到了所需滤波器的带宽对应的滤波器的第一电容阵列单元的电容值。
图6为第一信号、第二信号、第三信号、第一电压以及第一参考电压的时序图。
请参考图6,当所述计数器的值为N时,所述第一信号Clk_rst、所述第二信号Clk_int、以及所述第三信号Clk_cmp同时输出初始信号,并且所述第一信号Clk_rst、所述第二信号Clk_int、以及所述第三信号Clk_cmp的周期均为每次调谐步骤S110的时间Tclk。
请继续参考图6,在一个周期Tclk中,所述第一信号Clk_rst的初始信号为高电平,通过所述第一信号Clk_rst从高电平翻转为低电平触发进行放电步骤S111;在放电步骤S111结束时,所述第一信号Clk_rst从低电平翻转为高电平。
当所述第一信号Clk_rst为低电平时,所述第二信号Clk_rst的作用是为所述第二电容阵列单元111放电。
请继续参考图6,在一个周期Tclk中,所述第二信号Clk_int初始信号为低电平,在所述第一信号Clk_rst从低电平翻转为高电平之后,所述第二信号Clk_int从低电平翻转为高电平;在经过第一时间T之后,所述第二信号Clk_int从高电平翻转为低电平,所述第一时间T为滤波器所需要的带宽所对应的时间常数。
当所述第二信号Clk_int为高电平时,所述第二信号Clk_int的作用是为所述第二电容阵列单元111充电。所述第一时间T即为所述充电时间t。
请继续参考图6,在一个周期Tclk中,所述第三信号Clk_cmp初始信号为低电平,在所述第二信号Clk_int从高电平翻转为低电平之后,所述第三信号Clk_cmp从低电平翻转为高电平;在比较步骤S102结束时,所述第三信号Clk_cmp从高电平翻转为低电平。
当所述第三信号Clk_cmp为高电平时,所述第三信号Clk_cmp的作用是为所述比较器120提供电源电压。当所述第一电压Vc(t)大于所述第一参考电压Vref1时,所述比较器120的第四逻辑输出端G输出的第四信号为高电平;当所述第一电压Vc(t)小于所述第一参考电压Vref1时,所述比较器120的第四逻辑输出端G输出的第四信号为低电平。
执行计数步骤S113,所述第N-n+1次计数步骤的方法包括:n赋值为n-1。
所述计数步骤S113的作用是控制调谐步骤S110的循环次数为N,并且确保第n次调谐步骤S110中确定的第一控制字为第n个第一控制字。由于所述计数器的值n在每次调谐步骤S110中减小1,所以第一控制字从第n个至第一个逐一确定。
执行步骤S120,进行赋值步骤,使所第二控制字输出端F输出的第1个至第N个第二控制字的值赋值为第一控制字输出端D输出的第1个至第N个第一控制字。
所述赋值步骤是为了使N个第二控制字的值等于第N次调谐步骤的N个第一控制字,从而能够把滤波器的第一电容阵列单元调整到所述第二电容阵列单元一样的电容值。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种自动调谐装置的工作方法,其特征在于,包括:
提供用于调谐滤波器带宽的自动调谐装置,所述滤波器包括第一电容阵列单元和第一电阻;所述自动调谐装置包括:控制逻辑单元,所述控制逻辑单元包括波形产生器,所述波形产生器包括:第一逻辑输出端、第二逻辑输出端、第三逻辑输出端、N个第一控制字输出端、与所述第一电容阵列单元相连的N个第二控制字输出端、第四逻辑输入端,其中,N为大于或等于1的自然数;积分器单元,所述积分器单元包括:与所述第一电容阵列单元相同的第二电容阵列单元、与所述第一电阻相同的第二电阻、第一参考电压输出端、与所述第一逻辑输出端相连的第一逻辑输入端、以及与所述第二逻辑输出端相连的第二逻辑输入端,所述第二电容阵列单元包括:与各所述第一控制字输出端一一相连的N个第一控制字输入端、与电源线相连的第一电源输入端、以及第一电压输出端;比较器,所述比较器包括:与所述第一电压输出端相连的第一正输入端、与所述第一参考电压输出端相连的第一负输入端、与所述第三逻辑输出端相连的第三逻辑输入端、以及与所述第四逻辑输入端相连的第四逻辑输出端,所述控制逻辑单元还包括:计数器;
进行N次调谐步骤,每次调谐步骤包括:所述第二电容阵列单元进行放电步骤、在所述第二电容阵列单元进行放电步骤之后所述比较器进行比较步骤、以及在所述比较器进行比较步骤之后所述计数器进行计数步骤;
在进行N次调谐步骤之后,所述第二控制字输出端输出的第1个至第N个第二控制字的值赋值为所述第一控制字输出端输出的第1个至第N个第一控制字。
2.如权利要求1所述的自动调谐装置的工作方法,其特征在于,所述计数器的值为n,所述计数器的初始值为N,其中,n为大于或等于1且小于或等于N的自然数。
3.如权利要求2所述的自动调谐装置的工作方法,其特征在于,所述放电步骤的方法包括:波形产生器的第一逻辑输出端输出第一信号;在波形产生器的第一逻辑输出端输出第一信号之后,第二电容阵列单元的第一逻辑输入端获取所述第一信号;第二电容阵列单元的第一逻辑输入端获取所述第一信号之后所述第二电容阵列单元进行放电。
4.如权利要求2所述的自动调谐装置的工作方法,其特征在于,所述第N-n+1次比较步骤的方法包括:波形产生器的N个第一控制字输出端输出N个第一控制字、波形产生器的第二逻辑输出端输出第二信号、波形产生器的第三逻辑输出端输出第三信号;在波形产生器的N个第一控制字输出端输出N个第一控制字之后,第二电容阵列单元的第一控制字输入端获取所述N个第一控制字;在波形产生器的第二逻辑输出端输出第二信号之后,积分器的第二逻辑输入端获取所述第二信号;在第二电容阵列单元的第一控制字输入端获取所述N个第一控制字、以及积分器的第二逻辑输入端获取所述第二信号之后,第二电容阵列单元的第一电压输出端输出第一电压、以及积分器的第一参考电压输出端输出第一参考电压;在第二电容阵列单元的第一电压输出端输出第一电压、以及积分器的第一参考电压输出端输出第一参考电压之后,比较器的第一正输入端获取所述第一电压、以及比较器的第一负输入端获取所述第一参考电压;在波形产生器的第三逻辑输出端输出第三信号之后,比较器的第三逻辑输入端获取所述第三信号;在比较器的第一正输入端获取所述第一电压、比较器的第一负输入端获取所述第一参考电压、以及比较器的第三逻辑输入端获取所述第三信号之后,采用所述比较器对所述第一电压和第一参考电压进行比较,比较器的第四逻辑输出端输出第四信号;在比较器的第四逻辑输出端输出所述第四信号之后,所述控制逻辑单元的第四逻辑输入端获取所述第四信号;根据所述第四信号,第n个第一控制字的值赋值为第四信号的值。
5.如权利要求4所述的自动调谐装置的工作方法,其特征在于,当所述计数器的值为N时,所述第一信号、所述第二信号、以及所述第三信号同时输出初始信号,并且所述第一信号、所述第二信号、以及所述第三信号的周期均为每次调谐步骤的时间。
6.如权利要求5所述的自动调谐装置的工作方法,其特征在于,在一个周期中,所述第一信号的初始信号为高电平,通过所述第一信号从高电平翻转为低电平触发进行放电步骤;在放电步骤结束时,所述第一信号从低电平翻转为高电平。
7.如权利要求5所述的自动调谐装置的工作方法,其特征在于,在一个周期中,所述第二信号初始信号为低电平,在所述第一信号从低电平翻转为高电平之后,所述第二信号从低电平翻转为高电平;在经过第一时间之后,所述第二信号从高电平翻转为低电平,所述第一时间为滤波器所需要的带宽所对应的时间常数。
8.如权利要求5所述的自动调谐装置的工作方法,其特征在于,在一个周期中,所述第三信号初始信号为低电平,在所述第二信号从高电平翻转为低电平之后,所述第三信号从低电平翻转为高电平;在比较步骤结束时,所述第三信号从高电平翻转为低电平。
9.如权利要求2所述的自动调谐装置的工作方法,其特征在于,所述第N-n+1次计数步骤的方法包括:n赋值为n-1。
10.如权利要求1所述的自动调谐装置的工作方法,其特征在于,每一个所述第一控制字都具有初始值。
11.如权利要求1所述的自动调谐装置的工作方法,其特征在于,所述第二电容阵列单元还包括:1个固定电容、N个单元电容、与各所述单元电容对应的N个开关,所述固定电容的电容值为Cfix,所述第i个单元电容的电容值为2i-1×Cu,各所述单元电容和所述固定电容并联,各所述单元电容与各所述开关串联,第i个所述开关与第i个所述第一控制字输入端相连,其中,i为大于或等于1且小于或等于N的自然数。
12.如权利要求1所述的自动调谐装置的工作方法,其特征在于,所述积分器单元还包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第三电阻、第四电阻、第五电阻、第一运算放大器、以及第一反相器,所述第一运算放大器包括:第二正输入端和第二负输入端,所述第三电阻的第一端与电源线相连,所述第三电阻的第二端分别与所述第一参考电压输出端、所述第四电阻的第一端相连,所述第四电阻的第二端分别与所述第二正输入端、所述第五电阻的第一端相连,所述第五电阻的第二端与接地线相连,所述第二负输入端分别与所述第二电阻的第一端、所述第一晶体管的源极相连,所述第二电阻的第二端与接地线相连,所述第一运算放大器的输出端与所述第一晶体管的栅极相连,所述第一晶体管的漏极分别与所述第二晶体管、所述第三晶体管的源极相连,所述第二晶体管的漏极与电源线相连,所述第二晶体管的栅极于所述第一反相器的输出端相连,所述第三晶体管的栅极分别与所述第一反相器的输入端、所述第二逻辑输入端相连,所述第三晶体管的漏极分别与所述第一电压输出端、所述第四晶体管的漏极相连,所述第四晶体管的源极与电源线相连,所述第四晶体管栅极与所述第一逻辑输入端相连。
13.如权利要求12所述的自动调谐装置的工作方法,其特征在于,所述第一晶体管、所述第二晶体管、以及所述第三晶体管的类型均为N型,所述第四晶体管的类型为P型。
14.如权利要求12所述的自动调谐装置的工作方法,其特征在于,所述第三电阻、所述第四电阻、所述第五电阻的类型包括:固定电阻。
15.如权利要求1所述的自动调谐装置的工作方法,其特征在于,所述第二电阻的类型为可变电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111538730.3A CN116264451A (zh) | 2021-12-15 | 2021-12-15 | 自动调谐装置的工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111538730.3A CN116264451A (zh) | 2021-12-15 | 2021-12-15 | 自动调谐装置的工作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116264451A true CN116264451A (zh) | 2023-06-16 |
Family
ID=86722575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111538730.3A Pending CN116264451A (zh) | 2021-12-15 | 2021-12-15 | 自动调谐装置的工作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116264451A (zh) |
-
2021
- 2021-12-15 CN CN202111538730.3A patent/CN116264451A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1214525C (zh) | 振荡电路 | |
CN111030630B (zh) | 一种利用开关电容校准片上rc时间常数的电路和方法 | |
WO2003063352A1 (en) | Method and apparatus for filter tuning | |
CN102356549A (zh) | 工艺、电压、温度补偿振荡器 | |
CN103858340A (zh) | 高精度电阻电容校准电路 | |
US8063710B2 (en) | Self-calibrating oscillator | |
CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
US9685972B1 (en) | Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same | |
US20070185670A1 (en) | Methods of Measuring Frequencies Including Charging Electrical Circuits | |
WO2016203522A1 (ja) | 逐次比較型a/d変換装置 | |
US20100309035A1 (en) | Method and apparatus to improve reference voltage accuracy | |
US7071711B2 (en) | Method and device for determining the ratio between an RC time constant in an integrated circuit and a set value | |
CN116264451A (zh) | 自动调谐装置的工作方法 | |
US8364433B1 (en) | Accurate resistance capacitance (RC) time constant calibration with metal-oxide-metal (MOM) capacitors for precision frequency response of integrated filters | |
CN107733433B (zh) | 一种电流源校准装置及方法 | |
US20220416801A1 (en) | Computing-in-memory circuit | |
CN110311678B (zh) | 一种适用于时间交织模数转换器的时间失配校正电路 | |
US10985773B2 (en) | Analog to digital converting device and capacitor adjusting method thereof | |
US11067619B2 (en) | Integrated circuit having trim function for component | |
CN212969610U (zh) | 一种两步式高分辨率时间-数字转换器电路 | |
US20110279149A1 (en) | Method, apparatus, and system for measuring analog voltages on die | |
CN114978163A (zh) | 一种鉴频电路、时钟校正电路、芯片以及信息处理装置 | |
US20210099183A1 (en) | Analog to digital converter device and noise shaping digital slope analog to digital converter circuitry | |
CN101330284B (zh) | 时间常数校正装置及其相关方法 | |
CN114024550A (zh) | 模数转换器和自动化配电设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |