CN116260748A - CanFD总线的校正方法、装置、存储介质及电子设备 - Google Patents

CanFD总线的校正方法、装置、存储介质及电子设备 Download PDF

Info

Publication number
CN116260748A
CN116260748A CN202211611782.3A CN202211611782A CN116260748A CN 116260748 A CN116260748 A CN 116260748A CN 202211611782 A CN202211611782 A CN 202211611782A CN 116260748 A CN116260748 A CN 116260748A
Authority
CN
China
Prior art keywords
sampling point
canfd bus
compensation value
value
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211611782.3A
Other languages
English (en)
Inventor
李齐
仇惠惠
张建彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Octopus Intelligent Technology Shanghai Co Ltd
Original Assignee
Dr Octopus Intelligent Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Octopus Intelligent Technology Shanghai Co Ltd filed Critical Dr Octopus Intelligent Technology Shanghai Co Ltd
Priority to CN202211611782.3A priority Critical patent/CN116260748A/zh
Publication of CN116260748A publication Critical patent/CN116260748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/12—Network monitoring probes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0677—Localisation of faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了CanFD总线的校正方法、装置、存储介质及电子设备，本发明通过当所述CanFD总线发生位错误时，通过控制芯片的检测到的实际发送延迟补偿值和理论发送延迟补偿值的差值确定标准采样点的位置，根据标准采样点的位置改变第一采样点的位置，以解决第二采样点获得数据与第一采样点获得数据存在不同的问题。当改变后的第一采样点仍然出现CanFD总线发生位错误，通过逐步调节控制芯片的发送偏置补偿值，直至实际采样点的位置侦测不到CanFD总线发生位错误，从而解决CanFD总线位错误。

Description

CanFD总线的校正方法、装置、存储介质及电子设备
技术领域
本发明涉及通讯技术领域，尤其涉及一种CanFD总线的校正方法、装置、存储介质及电子设备。
背景技术
目前车载电子控制单元(Electronic Control Unit，简称ECU)之间大多通过控制器域网(Controller Area Network，简称CAN)或者带灵活可变的数据波特率(Can withFlexible Data-rate，简称CanFD)实现信息的传输，由于整车Can网络模型，Can总线长度，以及CAN相关硬件电路的影响，有时会出现总线位错误，在开发阶段对整车测试进度会产生严重影响。
现有的技术手段通过复位控制芯片方式解决CanFD总线错误引起的busoff(总线关闭)，但不能解决CanFD网络本身或者周围恶劣的通信环境造成的CanFD总线位错误引起的busoff(总线关闭)。
发明内容
本发明提供了一种CanFD总线的校正方法、装置、存储介质及电子设备，能够有效解决目前不能解决CanFD网络本身或者周围恶劣的通信环境造成的CanFD总线位错误引起的busoff的问题。
根据本发明的一方面，提供一种CanFD总线的校正方法，所述CanFD总线由控制芯片控制，起始采样点的位置作为侦测所述CanFD总线的数据信息的第一采样点，所述校正方法包括：侦测所述CanFD总线是否发生位错误；当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置，其中所述起始采样点的位置与所述标准采样点的位置不同；将所述标准采样点的位置作为所述CanFD总线的第一采样点。
进一步地，所述控制芯片包括计数寄存器，所述计数寄存器用于记录所述CanFD总线的故障次数，所述侦测所述CanFD总线是否发生位错误包括：获取所述计数寄存器的计数次数；当所述计数寄存器的计数次数大于第一次数阈值，则侦测到所述CanFD总线是发生位错误。
进一步地，所述当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置包括：获取所述控制芯片的理论发送延迟补偿值；获取当前所述控制芯片的实际发送延迟补偿值，根据所述理论发送延迟补偿值和所述实际发送延迟补偿值确定发送延迟补偿偏差值；根据所述发送延迟补偿偏差值确定实际采样点的位置；当采用所述实际采样点的位置作为所述CanFD总线的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
进一步地，所述当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置还包括：获取当前所述控制芯片的发送偏置补偿值；获取预设调节值对当前所述控制芯片的发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值；根据每次的调节操作对应的所述实际发送偏置补偿值确定实际采样点的位置；当采用所述实际采样点的位置作为所述CanFD总线的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
进一步地，所述获取预设调节值对所述发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值包括：将所述发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值。
进一步地，初始采样点作为侦测所述CanFD总线的数据信息的第二采样点，所述将所述发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：根据所述发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值不超过预设值时，则将所述发送偏置补偿值加上所述预设调节值，以生成实际发送偏置补偿值。
进一步地，初始采样点作为侦测所述CanFD总线的数据信息的第二采样点，所述将所述发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：根据所述发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值超过预设值时，则将所述发送偏置补偿值减去所述预设调节值，以生成实际发送偏置补偿值。
根据本发明的另一方面，提供一种CanFD总线的校正装置，所述CanFD总线由控制芯片控制，起始采样点的位置作为侦测所述CanFD总线的数据信息的第一采样点，所述校正装置包括：错误侦测单元，用于侦测所述CanFD总线是否发生位错误；采样点校正单元，用于当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置，其中所述起始采样点的位置与所述标准采样点的位置不同；采样点替换单元，用于将所述标准采样点的位置作为所述CanFD总线的第一采样点。
根据本发明的另一方面，提供一种存储介质，所述存储介质上存储有计算机指令，所述计算机指令被处理器执行时实现本发明任意实施例所述的CanFD总线的校正方法。
根据本发明的另一方面，提供一种电子设备，所述电子设备包括处理器和存储器，所述处理器与所述存储器电性连接，所述存储器用于存储指令和数据，所述处理器用于执行本发明任意实施例所述的CanFD总线的校正方法。
本发明的优点在于，当所述CanFD总线发生位错误时，通过控制芯片的检测到的实际发送延迟补偿值和理论发送延迟补偿值的差值确定标准采样点的位置，根据标准采样点的位置改变第一采样点的位置，以解决第二采样点获得数据与第一采样点获得数据存在不同的问题。当改变后的第一采样点仍然出现CanFD总线发生位错误，通过逐步调节控制芯片的发送偏置补偿值，直至实际采样点的位置侦测不到CanFD总线发生位错误，从而解决CanFD总线位错误。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的CanFD总线的校正方法的步骤流程图。
图2为本发明实施例提供的第一采样点与一个bit位时间的示意图。
图3为本发明实施例提供的FDF数据位的接收和发送之间延迟示意图。
图4为本发明实施例提供的CanFD总线的校正装置的结构示意图。
图5为本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
如图1所示，为本发明实施例提供的CanFD总线的校正方法的步骤流程图，所述CanFD总线的校正方法包括：
步骤S110：侦测所述CanFD总线是否发生位错误。
具体地，获取所述计数寄存器的计数次数，当所述计数寄存器的计数次数大于第一次数阈值，则侦测到所述CanFD总线是发生位错误。
示例性地，所述计数寄存器位于所述控制芯片中，所述计数寄存器用于记录所述CanFD总线的故障次数。
所述未错误是指，因为在CanFD中Can报文发送的速度较快，要检验CanFD发送Can报文(每一帧Can报文包括多个数据位)的准确性，所以每发送一个数据位就要回读(即通过第一采样点进行读取)过来与发送端(即控制芯片)读取的进行比较，正常情况下比较结果是相同的，环境恶劣或者硬件本身影响都可能导致比较结果不同，这种影响体现在每一个数据位上则可能有以下几种情况：
第一种情况是：数据位从发送端发出到接收端(即第一采样点)回读的时间过长，导致按先前设置的时间回读过来的数据位不是本次要发送的数据位。
第二种情况是：数据位的波形发生畸变，上升时间延长，导致回读到的电平小于发送端的电平。说明性地，数据位的波形发生畸变是由于CanFD总线过长，环境干扰等会使Can信号发生畸变(CanFD总线过长时，两条总线之间的电容增加，CanFD总线放电速度减缓)，导致位时间(即发送一个数据位用的时间)的上升沿/下降沿时间延长，按照原先的设置，假如当前的这一数据位是高电平，相当于实际的采样点落在的所需的采样点之前，回读的这一数据位就低于实际电平，就产生一次位错误。
由上述两种情况发生时，控制芯片中相应的计数寄存器则会增加一次故障计数，当故障计数达到255时，产生一次busoff，即发生CanFD总线错误。
步骤S120：当侦测到所述CanFD总线发生位错误时，则初始采样点的位置确定标准采样点的位置。
具体地，所述初始采样点的位置与所述标准采样点的位置不同。
在一些实施例中，标准采样点的位置可以通过如下第一实施方式获得。
获取所述控制芯片的理论发送延迟补偿值；
获取当前所述控制芯片的实际发送延迟补偿值，根据所述理论发送延迟补偿值和所述实际发送延迟补偿值确定发送延迟补偿偏差值。
根据所述发送延迟补偿偏差值确定实际采样点的位置。
当采用所述实际采样点的位置作为所述多个数据位的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
说明性地，起始样点或第一采样点的位置由TDCR(Transmitter DelayCompensation Register)寄存器决定，起始样点或第一采样点公式为SSP＝Tdelay+TDCO1,其中Tdelay为Can报文从发送端到接受端回读的延迟，该Tdelay为控制芯片在出厂时测得的值。TDCO1为发送偏置补偿值，用于调整起始样点或第一采样点在该第一采样点的位置内的取样点，可以按照第二采样点来设置，即取样点的值是位时间前3个时间段之和(Sync_Seg+Prop_Seg+Phase_Seg1)。具体地，参阅图2，图2示出了通常第一采样点的位置。
进一步地，TDCO1包括多个最小的时间单元(time quantunm，简称Tq)，一帧Can报文由一定数量的bit组成，一个bit位(即数据位)可分为几个不重叠的时间片段，即同步段(SYNC_SEG)、传播时间段(FROP_SEG)、相位缓冲段1(PHASE_SEG1)和相位缓冲段2(PHASE_SEG2)，上述时间片段由整数Tq组成。例如，CanFD总线的时钟频率是f1＝20MHZ,则1个bit位的时间是P1＝1/20M＝5*10^8＝500ns，若根据时间片段的划分定义1个bit由10个Tq组成，则Tq＝50ns。
Tdelay为所述控制芯片的理论发送延迟补偿值，TDCO1为预先设置的值与第二采样点的数值相同。在实际工作时，当控制芯片需要读取Tdelay值时，需要现将TDCF设置为大于TDCO1，其中TDCF为控制芯片的发送延迟补偿过滤窗口长度，此时控制芯片可以读取到Tdelay，当控制芯片需要读取Tdelay1(控制芯片的理论发送延迟补偿值)，则需要将TDCF设置为小于等于TDCO1。通过|Tdelay1-Tdelay|获得发送延迟补偿偏差值，通过偏差值修正Tdelay，将Tdelay修正为Tdelay1，此时实际采样点的位置＝Tdelay1+TDCO1。
如图3所示，为了防止FDF这一数据位发生了故障造成SSP提前，当TDCF不起作用，Delay＝接收下降沿时间-发射下降沿时间,但是发生了FDF位故障，FDF位变成低电平，下降沿没有了，Delay counter(延迟计数器)获取不到delay值，仅剩TDCO(包括TDCO1和TDCO2)，所以SSP会提前，引入TDCF这个参数，设置一个下限，也就是说TDCF里已经考虑添加了一个delay，delay就是Tdelay1。在一些实施例中，标准采样点的位置可以还通过如下第二实施方式获得。
获取当前所述控制芯片的发送偏置补偿值。
获取预设调节值对所述发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值。
根据每次的调节操作对应的所述实际发送偏置补偿值确定实际采样点的位置。
当采用所述实际采样点的位置作为所述多个数据位的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
具体地，上文中提到，TDCO1为发送偏置补偿值，用于调整起始样点或第一采样点在该第一采样点的位置内的取样点，可以按照第二采样点来设置，即取样点的值是位时间前3个时间段之和(Sync_Seg+Prop_Seg+Phase_Seg1)。说明性地，一个数据位包括高电平或低电平，其实际是一个脉冲信号，一个脉冲信号具有上升沿和下降沿之间形成脉冲时间，取样点则为该脉冲时间内的一个值或者说是上升沿和下降沿之间的一个位置。起始采样点包括TDCO1，该TDCO1通常与第二采样点设定相同。
在一些实施例中，在第一实施方式获得所述实际采样点，当采用所述实际采样点的位置作为所述多个数据位的采样点时，侦测到所述CanFD总线依然发生位错误时，对所述发送偏置补偿值进行调节操作。
所述获取预设调节值对所述发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值。可以理解为，所述预设调节值为最小的时间单元的正整数倍，优选地，所述预设调节值等于最小的时间单元。当对所述发送偏置补偿值执行一次调节操作时，便生成一个实际发送偏置补偿值。
根据每次的调节操作对应的所述实际发送偏置补偿值确定实际采样点的位置，可以理解为，每次的调节操作对应的所述实际发送偏置补偿值会确定相应的实际采样点的位置，采用该实际采样点的位置侦测所述CanFD总线是否发生位错误。直至侦测所述CanFD总线未发生位错误时对应的实际采样点的位置为标准采样点的位置。
示例性地，所述获取预设调节值对当前所述控制芯片的发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值包括：将当前所述控制芯片的发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值。
在一些实施例中，初始采样点的位置作为侦测所述CanFD总线的数据信息的第二采样点，所述将当前所述控制芯片的发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：若当前所述控制芯片的发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值不超过预设值时，则将当前所述控制芯片的发送偏置补偿值加上所述预设调节值，以生成实际发送偏置补偿值。具体地，实际发送偏置补偿值的变化是递进的，例如假设当前所述控制芯片的发送偏置补偿值为TDCO1，在执行一次调节操作后，实际发送偏置补偿值＝TDCO1+Tq，在执行两次调节操作后，实际发送偏置补偿值＝TDCO1+Tq+Tq。
在一些实施例中，初始采样点的位置作为侦测所述CanFD总线的数据信息的第二采样点，所述将当前所述控制芯片的偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：若当前所述控制芯片的发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值超过预设值时，则将当前所述控制芯片的发送偏置补偿值减去所述预设调节值，以生成实际发送偏置补偿值。具体地，实际发送偏置补偿值的变化是递进的，例如假设当前所述控制芯片的发送偏置补偿值为TDCO1，在执行一次调节操作后，实际发送偏置补偿值＝TDCO1-Tq，在执行两次调节操作后，实际发送偏置补偿值＝TDCO1-Tq-Tq。
本发明的优点在于，当所述CanFD总线发生位错误时，通过控制芯片的检测到的实际发送延迟补偿值和理论发送延迟补偿值的差值确定标准采样点的位置，根据标准采样点的位置改变第一采样点的位置，以解决第二采样点获得数据与第一采样点获得数据存在不同的问题。当改变后的第一采样点仍然出现CanFD总线发生位错误，通过逐步调节控制芯片的发送偏置补偿值，直至实际采样点的位置侦测不到CanFD总线发生位错误，从而解决CanFD总线位错误。
如图3所示，为本发明实施例提供的CanFD总线的校正装置，所述装置包括错误侦测单元10、采样点校正单元20和采样点替换单元30。
所述错误侦测单元10用于侦测所述CanFD总线是否发生位错误。采样点校正单元用于20用于当侦测到所述CanFD总线发生位错误时，则初始采样点的位置确定标准采样点的位置，其中所述初始采样点的位置与所述标准采样点的位置不同。采样点替换单元30用于将所述标准采样点的位置作为所述CanFD总线的第一采样点。
错误侦测单元10、采样点校正单元20和采样点替换单元30具体地实现过程请参阅CanFD总线的校正方法中的说明，在此不再赘述。
本发明还提供一种电子设备，该电子设备可以包括至少一个处理核心的处理器401、一个或一个以上存储介质的存储器402、电源403和输入单元404等部件。本领域技术人员可以理解，图4中示出的设备结构并不构成对设备的限定，电子设备还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
需要说明的是，本文中的“至少一个”，当其与一系列项使用时，是指可以使用一个或多个所列项的不同组合，并且可以需要列表中每个项的仅一个。例如，“项A、项B和项C中的至少一个”可以包括但不限于，项A或项A和项B。该示例还可以包括项A、项B和项C，或项B和项C。在其他示例中，“至少一个”可以是例如但不限于，两个项A、一个项B和十个项C、四个项B和七个项C、或某些其他合适的组合。
其中：处理器401是该设备的控制中心，利用各种接口和线路连接整个设备的各个部分，通过运行或执行存储在存储器402内的软件程序和/或单元模块，以及调用存储在存储器402内的数据，执行设备的各种功能和处理数据，从而对电子设备进行整体监控。可选的，处理器401可包括一个或多个处理核心；处理器401可以是中央处理单元(CentralProcessing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，优选的，处理器401可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器401中。
存储器402可用于存储软件程序以及模块，处理器401通过运行存储在存储器402的软件程序以及模块，从而执行各种功能应用以及数据处理。存储器402可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据电子设备的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器402还可以包括存储器控制器，以提供处理器401对存储器402的访问。
该电子设备还可以包括给各个部件供电的电源403，优选的，电源403可以通过电源管理系统与处理器401逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源403还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。
电子设备还可以包括输入单元404和输出单元405，该输入单元404可用于接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。
尽管未示出，该电子设备还可以包括显示单元等，在此不再赘述。具体在本申请中，电子设备中的处理器401会按照如下的指令，将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器402中，并由处理器401来运行存储在存储器402中的应用程序，从而实现各种功能，如下：
侦测所述CanFD总线是否发生位错误；
当侦测到所述CanFD总线发生位错误时，则初始采样点的位置确定标准采样点的位置，其中所述初始采样点的位置与所述标准采样点的位置不同；
将所述标准采样点的位置作为所述CanFD总线的第一采样点。
本领域普通技术人员可以理解，上述的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一存储介质中，并由处理器401进行加载和执行。
为此，本申请实施例提供一种存储介质，该存储介质可以包括：只读存储器(ReadOnly Memory，ROM)、随机存取记忆体(Random Access Memory，RAM)、磁盘或光盘等。其上存储有计算机指令，计算机指令被处理器401进行加载，以执行本申请所提供的任一种CanFD总线的校正方法中的步骤。例如，计算机指令被处理器401执行时实现以下功能：
侦测所述CanFD总线是否发生位错误；
当侦测到所述CanFD总线发生位错误时，则初始采样点的位置确定标准采样点的位置，其中所述初始采样点的位置与所述标准采样点的位置不同；
将所述标准采样点的位置作为所述CanFD总线的第一采样点。
该存储介质中所存储的计算机指令，可以执行本申请任意实施例中电子设备的控制方法中的步骤，因此，可以实现本申请任意实施例中电子设备的控制方法所能实现的有益效果，详见前面的说明，在此不再赘述。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种CanFD总线的校正方法，其特征在于，所述CanFD总线由控制芯片控制，起始采样点的位置作为侦测所述CanFD总线的数据信息的第一采样点，所述校正方法包括：
侦测所述CanFD总线是否发生位错误；
当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置，其中所述起始采样点的位置与所述标准采样点的位置不同；
将所述标准采样点的位置作为所述CanFD总线的第一采样点。
2.根据权利要求1所述的CanFD总线的校正方法，其特征在于，所述控制芯片包括计数寄存器，所述计数寄存器用于记录所述CanFD总线的故障次数，所述侦测所述CanFD总线是否发生位错误包括：
获取所述计数寄存器的计数次数；
当所述计数寄存器的计数次数大于第一次数阈值，则侦测到所述CanFD总线是发生位错误。
3.根据权利要求1所述的CanFD总线的校正方法，其特征在于，所述当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置包括：
获取所述控制芯片的理论发送延迟补偿值；
获取当前所述控制芯片的实际发送延迟补偿值，根据所述理论发送延迟补偿值和所述实际发送延迟补偿值确定发送延迟补偿偏差值；
根据所述发送延迟补偿偏差值确定实际采样点的位置；
当采用所述实际采样点的位置作为所述CanFD总线的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
4.根据权利要求1或3所述的CanFD总线的校正方法，其特征在于，所述当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置还包括：
获取当前所述控制芯片的发送偏置补偿值；
获取预设调节值对当前所述控制芯片的发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值；
根据每次的调节操作对应的所述实际发送偏置补偿值确定实际采样点的位置；
当采用所述实际采样点的位置作为所述CanFD总线的采样点时，侦测到所述CanFD总线未发生位错误时，则将所述实际采样点的位置作为所述标准采样点的位置。
5.根据权利要求4所述的CanFD总线的校正方法，其特征在于，所述获取预设调节值对当前所述控制芯片的发送偏置补偿值进行调节操作，以生成实际发送偏置补偿值包括：
将当前所述控制芯片的发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值。
6.根据权利要求5所述的CanFD总线的校正方法，其特征在于，初始采样点的位置作为侦测所述CanFD总线的数据信息的第二采样点，所述将当前所述控制芯片的发送偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：
若当前所述控制芯片的发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值不超过预设值时，则将当前所述控制芯片的发送偏置补偿值加上所述预设调节值，以生成实际发送偏置补偿值。
7.根据权利要求5所述的CanFD总线的校正方法，其特征在于，初始采样点的位置作为侦测所述CanFD总线的数据信息的第二采样点，所述将当前所述控制芯片的偏置补偿值加或减所述预设调节值，以生成实际发送偏置补偿值包括：
若当前所述控制芯片的发送偏置补偿值对应的采样点的位置与所述初始采样的位置偏差值超过预设值时，则将当前所述控制芯片的发送偏置补偿值减去所述预设调节值，以生成实际发送偏置补偿值。
8.一种CanFD总线的校正装置，其特征在于，所述CanFD总线由控制芯片控制，起始采样点的位置作为侦测所述CanFD总线的数据信息的第一采样点，所述校正装置包括：
错误侦测单元，用于侦测所述CanFD总线是否发生位错误；
采样点校正单元，用于当侦测到所述CanFD总线发生位错误时，则根据所述起始采样点的位置确定标准采样点的位置，其中所述起始采样点的位置与所述标准采样点的位置不同；
采样点替换单元，用于将所述标准采样点的位置作为所述CanFD总线的第一采样点。
9.一种存储介质，其特征在于，所述存储介质上存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求1-7中任意一项所述的CanFD总线的校正方法。
10.一种电子设备，其特征在于，包括处理器和存储器，所述处理器与所述存储器电性连接，所述存储器用于存储指令和数据，所述处理器用于执行权利要求1-7中任意一项所述的CanFD总线的校正方法中的步骤。
CN202211611782.3A 2022-12-14 2022-12-14 CanFD总线的校正方法、装置、存储介质及电子设备 Pending CN116260748A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211611782.3A CN116260748A (zh) 2022-12-14 2022-12-14 CanFD总线的校正方法、装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211611782.3A CN116260748A (zh) 2022-12-14 2022-12-14 CanFD总线的校正方法、装置、存储介质及电子设备

Publications (1)

Publication Number Publication Date
CN116260748A true CN116260748A (zh) 2023-06-13

Family

ID=86681698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211611782.3A Pending CN116260748A (zh) 2022-12-14 2022-12-14 CanFD总线的校正方法、装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN116260748A (zh)

Similar Documents

Publication Publication Date Title
CN203457123U (zh) 用于时钟布置的装置和系统
US7853837B2 (en) Memory controller and method for operating a memory controller having an integrated bit error rate circuit
KR102479013B1 (ko) 전압 레벨 및 드룹 이벤트의 온보드 모니터링
US10789148B2 (en) Electronic device and method for event logging
JP4288011B2 (ja) マルチプルコンポーネントシステムに対するリセットシステム
CN111459557B (zh) 一种缩短服务器开机时间的方法及系统
US7904771B2 (en) Self-diagnostic circuit and self-diagnostic method for detecting errors
CN115116489A (zh) 高带宽存储器的derr管脚的训练方法和相关装置
US10769038B2 (en) Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data
US7424383B2 (en) Abnormality detection device for detecting an abnormality in a communication bus
CN116820828B (zh) 可纠正错误阈值设定方法、装置、电子设备及存储介质
CN116260748A (zh) CanFD总线的校正方法、装置、存储介质及电子设备
US9319030B2 (en) Integrated circuit failure prediction using clock duty cycle recording and analysis
US20170199838A1 (en) Communication interface circuit and semiconductor integrated circuit
CN115022207B (zh) 网络稳定性确定方法、装置、计算机设备及可读存储介质
US11303479B2 (en) Communication device for vehicle and skew correcting method
US7299380B2 (en) Testing a receiver connected to a reference voltage signal
CN109727626B (zh) 半导体装置及其闪存的存取周期的自动调节方法
JP2000009809A (ja) 誤設定検出機能を具備したｉｃ試験装置
CN113655707A (zh) 安全仪表系统的表决控制方法、装置和电子装置
CN102414567A (zh) 校正装置、概率密度函数测量装置、抖动测量装置、抖动分离装置、电子器件、校正方法、程序以及记录介质
JP5274648B2 (ja) 試験装置、キャリブレーション方法、および、プログラム
CN117110707B (zh) Soc集成芯片、频率测量电路及频率测量方法
JP5561836B2 (ja) 非対称な遅延に関して通信システムを診断する方法及び装置
US11287471B1 (en) Electronic circuit for online monitoring a clock signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination