CN116250181A - 振荡器电路 - Google Patents

振荡器电路 Download PDF

Info

Publication number
CN116250181A
CN116250181A CN202180064138.6A CN202180064138A CN116250181A CN 116250181 A CN116250181 A CN 116250181A CN 202180064138 A CN202180064138 A CN 202180064138A CN 116250181 A CN116250181 A CN 116250181A
Authority
CN
China
Prior art keywords
output
input
comparator
gate
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180064138.6A
Other languages
English (en)
Inventor
J·米库里奇
G·沙茨伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams International AG
Original Assignee
Ams International AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams International AG filed Critical Ams International AG
Publication of CN116250181A publication Critical patent/CN116250181A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

振荡器电路包括用于在第一积分节点(121)处对第一电容器(110)充电的第一积分器单元100)、用于在第二积分节点(221)处对第二电容器(210)充电的第二积分器单元(200)、斩波比较器单元(500)和逻辑单元(600)。斩波比较器单元包括开关单元(510)、感测比较器(531)和复制比较器。开关单元(510)被配置为根据由具有相反相位的第一输入时钟信号C1和第二输入时钟信号C2确定的相位，将第一积分节点(121)、第二积分节点(221)和参考电压VREF耦合到感测比较器(531)和复制比较器(532)。逻辑单元(600)被配置为生成用于控制每个积分器单元(100、200)的信号C1、C2、D1、D2、E1、E2。

Description

振荡器电路
技术领域
本公开涉及一种振荡器电路，具体地但非排他地，涉及一种使用斩波比较器的张弛振荡器电路。
背景技术
张弛振荡器是完全集成工业应用中基于石英的振荡器的标准替代品。参考时钟是这种系统中最重要的构建块之一，对整体性能具有直接影响。
张弛振荡器提供快速启动、低功耗、紧凑面积和现代消费应用的其他关键参数的良好折衷。然而，这种振荡器的输出频率的稳定性被参考元件(电阻器和电容器)的稳定性和比较器的非理想性限制在几个百分点。虽然参考元件是技术相关的并且不能通过电路技术来改进，但是通过消除比较器级的偏移电压和传播延迟可以显著改善性能。
图1示出了已知的振荡器电路。振荡器电路包括第一积分器单元100、第二积分器单元200、斩波比较器单元300和逻辑单元400。每个积分器单元100、200在相应的积分节点121、221处连接到斩波比较器单元300。积分器单元100、200各自依次执行积分；也就是说，第一积分器单元100在第二积分器单元200空闲时执行积分，反之亦然。
斩波比较器单元300感测各个积分节点121、221的电压达到参考电压VREF的时刻，并且响应于感测而改变逻辑单元400的状态。作为逻辑单元400的状态改变的结果，活动的积分器单元变成空闲的积分器单元，并且先前空闲的积分器单元变成活动的积分器单元。例如，在第一积分器单元100先前是活动的并且第二积分器单元200先前是空闲的情况下，由于逻辑单元400的状态改变，第一积分器单元100变为空闲的并且第二积分器单元200变为活动的。
在欧洲专利公开号EP3393040A1中更详细地描述了图1所示的电路。
发明内容
已知的振荡器电路具有复杂的斩波比较器方案和复杂的逻辑单元。结果，存在锁定的可能性，这可能导致灾难性故障。
期望提供一种简化的振荡器电路，其消除与现有技术相关联的一个或多个问题。
根据本公开的第一方面，提供了一种振荡器电路，包括：第一积分器单元，被配置为对第一积分节点处的第一电容器充电；第二积分器单元，被配置为对第二积分节点处的第二电容器充电；斩波比较器单元，包括开关单元、提供感测比较器输出的感测比较器和提供复制比较器输出的复制比较器，其中斩波比较器单元耦合到第一积分节点、第二积分节点和参考电压，其中开关单元被配置为根据由第一输入时钟信号和第二输入时钟信号确定的相位将第一积分节点、第二积分节点和参考电压耦合到感测比较器和复制比较器；以及包括组合逻辑的逻辑单元，其中逻辑单元接收输入；感测比较器输出和复制比较器输出以及逻辑单元被配置为生成用于控制每个积分器单元的信号，并且其中逻辑单元被配置为生成具有第一相位的第一输入时钟信号和具有与第一相位相反的第二相位的第二输入时钟信号。
第一输入时钟信号在低状态和高状态之间交替。同时，第二输入时钟信号在高状态和低状态之间交替。也就是说，当第一输入时钟信号处于低状态时，第二输入时钟信号处于高状态，反之亦然。以这种方式，可以确保开关单元仅以两种可能的状态存在，或者第一输入时钟信号为低并且第二输入时钟信号为高，或者第一输入时钟信号为高并且第二输入时钟信号为低。结果，可以实现更好的信号完整性，因为可以减少或消除锁定的可能性。
第一积分器单元在输入时钟信号的第一半周期期间执行第一参考电流的积分，并且第二积分器单元在输入时钟信号的第二半周期期间执行第二参考电流的积分。跨第一电容器的第一电压表示第一参考电流的积分，并且跨第二电容器的第二电压表示第二参考电流的积分。可以根据感测比较器和复制比较器的操作区域来确定参考电流的大小。
第一电压被提供给感测比较器，并且第二电压被提供给复制比较器。感测比较器和复制比较器可以具有相同的结构和电特性。感测比较器在第一半周期期间将第一电压与参考电压进行比较，并且复制比较器在第二半周期期间将第二电压与参考电压进行比较。
与已知系统相对比，根据本公开的感测比较器和复制比较器在张弛振荡器的整个操作中保持它们的作用。也就是说，感测比较器总是将在第一积分节点处提供的电压与参考电压进行比较，并且复制比较器总是以半个周期的时移“复制”感测比较器的操作，从而提供传播延迟信息。通过提供专用感测比较器和专用复制比较器，与已知系统相比，可以简化张弛振荡器的电路。
在一些实施方式中，感测比较器输出和复制比较器输出可以直接电连接到逻辑单元。因此，与已知张弛振荡器相比，电路可进一步简化，因为不存在电连接在比较器与逻辑单元之间的中间组件(例如开关单元)。通过省去连接在比较器和逻辑单元的组合逻辑之间的附加组件，可以进一步简化电路的制造，并且可以最小化电路所需的空间。
在一些实施方式中，在第一输入时钟信号为低并且第二输入时钟信号为高的第一状态下，开关单元可以操作，使得在感测比较器的非反相输入处接收第一电压，在感测比较器的反相输入处接收参考电压，在复制比较器的非反相输入处接收第二电压，并且在复制比较器的反相输入处接收参考电压。
在一些实施方式中，在第一输入时钟信号为高并且第二输入时钟信号为低的第二状态下，开关单元可以操作，使得在感测比较器的非反相输入处接收参考电压，在感测比较器的反相输入处接收第一电压，在复制比较器的非反相输入处接收参考电压，并且在复制比较器的反相输入处接收第二电压。
在一些实施方式中，开关单元可包括：被配置为从第一积分节点接收信号的第一输入、被配置为接收参考电压的第二输入和被配置为从第二积分节点接收信号的第三输入；被配置为接收第一输入时钟信号的第一控制输入和被配置为接收第二输入时钟信号的第二控制输入；以及连接到感测比较器的非反相输入的第一输出、连接到感测比较器的反相输入的第二输出、连接到复制比较器的非反相输入的第三输出以及连接到复制比较器的反相输入的第四输出。
开关单元还可以包括连接在第一输入和第四输出之间的第一开关、连接在第一输入和第一输出之间的第二开关、连接在第二输入和第一输出之间的第三开关、连接在第二输入和第二输出之间的第四开关、连接在第二输入和第三输出之间的第五开关、连接在第二输入和第四输出之间的第六开关，连接在第三输入和第二输出之间的第七开关以及连接在第三输入和第三输出之间的第八开关；其中第一开关、第三开关、第五开关和第七开关可响应于第一输入时钟信号而被致动，并且第二开关、第四开关、第六开关和第八开关可响应于第二输入时钟信号而被致动。
在一些实施方式中，逻辑单元的组合逻辑可以被布置为生成：第一输入时钟信号、第二输入时钟信号、第一测量信号、第二测量信号、第一积分禁用信号和第二积分禁用信号。
第一测量信号和第二测量信号可以指示由斩波比较器单元和/或逻辑单元引起的传播延迟。第一积分禁用信号可以被配置为确保当第一积分禁用信号有效(例如，高)时，第一积分器单元保持在空闲状态。第二积分禁用信号可以被配置为确保当第二积分禁用信号有效(例如，高)时，第二积分器单元保持在空闲状态。相反，当第一积分禁用信号无效(例如，低)时，第一积分器单元是活动的，并且当第二积分禁用信号无效(例如，低)时，第二积分器单元是活动的。
第一输入时钟信号的逻辑值可以等于感测比较器输出的逻辑值。第二输入时钟信号的逻辑值可以等于感测比较器输出的逻辑值的逆(inverse)。第一测量信号的逻辑值可以等于感测比较器输出的逻辑值与复制比较器输出的逻辑值的逆的逻辑与。第二测量信号的逻辑值可以等于感测比较器输出的逻辑值的逆与复制比较器输出的逻辑值的逻辑与。第一积分禁用信号的逻辑值可以等于感测比较器输出的逻辑值与复制比较器输出的逻辑值的逻辑与。第二积分禁用信号的逻辑值可以等于感测比较器输出的逻辑值的逆与复制比较器输出的逻辑值的逆的逻辑与。
在一些实施方式中，逻辑单元的组合逻辑可包括第一非门、第二非门和第三非门，以及第一与门、第二与门、第三与门和第四与门。第一非门可以接收感测比较器输出作为输入。第二非门可以接收复制比较器输出作为输入。第三非门可以接收第一非门的输出作为输入。第一与门可以接收感测比较器输出和第二非门的输出作为输入。第二与门可以接收第一非门的输出和复制比较器输出作为输入。第三与门可以接收感测比较器输出和复制比较器输出作为输入。第四与门可以接收第一非门的输出和第二非门的输出作为输入。
根据下面描述的实施例，这些和其他方面将是显而易见的。本公开的范围不旨在受本发明内容的限制，也不旨在受必然解决所提到的任何或所有缺点的实施方式的限制。
附图说明
现在将仅通过示例并参考附图来描述本公开的一些实施例，附图中：
图1是根据现有技术的振荡器电路的电路图；
图2是根据本公开的振荡器电路的电路图；
图3是开关单元的电路图；
图4是根据图2的振荡器电路的电压随时间变化的图；
图5是第一电压随时间变化的图；
图6是第二电压随时间变化的图；以及
图7是第一电压和第二电压随时间变化的另一个图。
具体实施方式
一般而言，本公开提供了一种简化的张弛振荡器电路。在附图中给出了解决方案的一些示例。
图2示出了所提出的张弛振荡器的电路图，其具有使用斩波比较器的传播延迟和偏移电压补偿。在下文中，详细描述了所提出的电路的架构。
振荡器电路包括第一积分器单元100、第二积分器单元200、斩波比较器单元500和逻辑单元600。振荡器电路的输出是可以在下游应用中使用的时钟信号。振荡器电路还产生其他控制信号，这些控制信号被反馈回来以控制振荡器电路的各个方面，如下面更详细地描述的。
假设参考电压(VREF)和参考电流(IREF)在参考发生器单元内提供，并且未在示意图中示出。
所提出的张弛振荡器以以下方式提供振荡。在积分器单元100或200中的一个上在第一半周期期间执行积分，同时另一个积分器单元是空闲的。斩波比较器单元500感测活动的积分器单元的积分电压，并相应地改变逻辑单元600的状态。然后，逻辑的改变启动与第一半周期互补的第二半周期。此外，所提出的张弛振荡器包括用于测量和消除感测比较器的传播延迟和偏移电压的电路。
第一积分器单元100包括第一充电单元120和具有电容CREF的第一电容器110。第一充电单元120包括三个电流源111、112和113以及四个开关101、102、103和104。第一积分器单元100接收第二时钟信号C2、第一测量信号D1、第二测量信号D2和第一积分禁用信号E1作为输入。使用参考电流IREF的值来生成电流111、112和113。电流源111和电流源112各自接收电源电压VDD。电流源113连接到电路参考电位(例如接地)。
第一积分器单元100的输入控制第一充电单元120内的四个开关，以便生成第一充电电流IREF1来对第一电容器110充电。在图2所示的示例中，电流源111和113都具有与参考电流相同的值，而电流源112具有参考电流的值的一半。
开关101将电流源111耦合到第一积分节点121，并且由第二时钟信号C2控制。开关102将电流源112耦合到第一积分节点121，并且由第二测量信号D2控制。开关103将电路参考电位(例如接地)耦合到第一积分节点121，并且由第一积分禁用信号E1控制。开关104将电流源113耦合到第一积分节点121，并且由第一测量信号D1控制。
第一充电电流IREF1流入连接在第一积分节点121和电路参考电位之间的第一电容器110。跨第一电容器110的电压VC1表示第一充电电流IREF1的积分形式。电压VC1也是第一积分器单元100的输出。
第一积分器单元100的功能是在第二时钟信号C2的有效状态期间执行积分。积分的速率在第二测量信号D2的有效状态期间调整，使得可以消除由感测比较器531引起的传播延迟和电压偏移。在第一测量信号D1的有效状态期间，积分的速率进一步调整以使得能够测量所经历的传播延迟和电压偏移。第一积分器单元100在第一积分禁用信号E1的有效状态期间保持空闲。
第二积分器单元200包括第二充电单元220和具有电容CREF的第二电容器210。第二充电单元220包括三个电流源211、212和213以及四个开关201、202、203和204。第二积分器单元200接收第一时钟信号C1、第一测量信号D1、第二测量信号D2和第二积分禁用信号E2作为输入。电流源211和电流源212各自接收电源电压VDD。电流源213连接到电路参考电位。
使用参考电流IREF的值以便生成电流211、212和213。第二积分器单元200的输入控制第二充电单元220内的四个开关，以便生成第二充电电流IREF2。在图2所示的示例中，电流源211和213都具有与参考电流相同的值，而电流源212具有参考电流的值的一半。
开关201将电流源211耦合到第二积分节点221，并且由第一时钟信号C1控制。开关202将电流源212耦合到第二积分节点221，并且由第一测量信号D1控制。开关203将电路参考电位耦合到第二积分节点221，并且由第二积分禁用信号E2控制。开关204将电流源213耦合到第二积分节点221，并且由第二测量信号D2控制。第二充电电流IREF2流入连接在第二积分节点221和电路参考电位之间的第二电容器210。跨第二电容器210的电压VC2表示第二充电电流IREF2的积分形式。电压VC2也是第二积分器单元200的输出。
第二积分器单元200的功能是在第一时钟信号C1的有效状态期间执行积分。积分的速率在第一测量信号D1的有效状态期间调整，使得可以消除由感测比较器531引起的传播延迟和电压偏移。在第二测量信号D2的有效状态期间，积分的速率进一步调整以使得能够测量所经历的传播延迟和电压偏移。第二积分器单元200在第二积分禁用信号E2的有效状态期间保持空闲。
斩波比较器单元500包括开关单元310和比较器单元530。开关单元510包括三个输入I1、I2、I3和四个输出O1、O2、O3、O4。第一输入I1被配置为从第一积分节点121接收信号VC1，第二输入I2被配置为接收参考电压VREF，并且第三输入I3被配置为从第二积分节点122接收信号VC2。第一输出O1连接到感测比较器531的非反相输入(+)，并且被配置为提供信号A1。第二输出O2连接到感测比较器531的反相输入(-)并且被配置为提供信号A2。第三输出O3连接到复制比较器532的非反相输入并且被配置为提供信号A3。第四输出O4连接到复制比较器532的反相输入并且被配置为提供信号A4。
开关单元510还在第一控制输入CTRL1处接收第一输入时钟信号C1，并且在第二控制输入CTRL2处接收第二输入时钟信号C2。下面将参考图3更详细地描述开关单元510的操作。
比较器单元530包括感测比较器531和复制比较器532。两个比较器被设计成具有相同的结构和电特性。斩波比较器单元500将第一积分节点121处的第一电压VC1、第二积分节点221处的第二电压VC2和参考电压VREF作为输入，并提供两个输出信号，即感测比较器输出B1和复制比较器输出B2。
感测比较器531总是将在第一积分节点121处提供的第一电压VC1与参考电压VREF进行比较，并且复制比较器532总是以半个周期的时移“复制”感测比较器531的操作，从而提供传播延迟信息。通过提供专用感测比较器531和专用复制比较器532，与已知系统相比，可以简化张弛振荡器的电路。
感测比较器输出B1和复制比较器输出B2直接电连接到逻辑单元600。以这种方式，与已知的张弛振荡器电路相比，可以简化电路，因为没有连接在比较器单元530和逻辑单元600之间的附加组件。
逻辑单元600的组合逻辑被布置为生成：第一输入时钟信号C1、第二输入时钟信号C2、第一测量信号D1、第二测量信号D2、第一积分禁用信号E1和第二积分禁用信号E2。
图2所示的逻辑单元600的组合逻辑包括第一非门601、第二非门602和第三非门603，以及第一与门604、第二与门605、第三与门606和第四与门607。
第一非门601接收感测比较器输出B1作为输入。第二非门602接收复制比较器输出B2作为输入。第三非门603接收第一非门601的输出作为输入。第一与门604接收感测比较器输出B1和第二非门602的输出作为输入。第二与门605接收第一非门601的输出和复制比较器输出B2作为输入。第三与门606接收感测比较器输出B1和复制比较器输出B2作为输入。第四与门607接收第一非门601的输出和第二非门602的输出作为输入。
在第三非门603的输出处产生第一输入时钟信号C1。在第一非门601的输出处产生第二输入时钟信号C2。在第一与门604的输出处产生第一测量禁用信号D1。在第二与门605的输出处产生第二测量禁用信号D2。在第三与门606的输出处产生第一积分禁用信号E1。在第四与门607的输出处产生第二积分禁止信号E2。
这样，第一输入时钟信号C1的逻辑值等于感测比较器输出B1的逻辑值。第二输入时钟信号C2的逻辑值等于感测比较器输出B1的逻辑值的逆。第一测量信号D1的逻辑值等于感测比较器输出B1的逻辑值与复制比较器输出B2的逻辑值的逆的逻辑与。第二测量信号D2的逻辑值等于感测比较器输出B1的逻辑值的逆与复制比较器输出B2的逻辑值的逻辑与。第一积分禁用信号E1的逻辑值等于感测比较器输出B1的逻辑值与复制比较器输出B2的逻辑值的逻辑与。第二积分禁用信号E2的逻辑值等于感测比较器输出B1的逻辑值的逆与复制比较器输出B2的逻辑值的逆的逻辑与。
应当理解，图2中所示的逻辑单元600仅仅是与振荡器电路一起使用的逻辑单元的一个示例。其他合适的配置对于本领域技术人员而言将是显而易见的。例如，在一些实施方式中，可以省略第三非门603，并且代替地抽取(tap)感测比较器输出B1(即，在第一非门601之前)作为第一输入时钟信号C1。
来自逻辑单元600的输出被传播到第一积分器单元100、第二积分器单元200和斩波比较器单元500。
现在将参考图3更详细地描述开关单元510。在由在第一控制输入CTRL1和第二控制输入CTRL2处接收的输入时钟信号C1和C2确定的对应相位中，开关单元510将活动的积分器单元121或221的积分电压和参考电压VREF连接到感测比较器531的输入端和复制比较器532的输入端。图3中所示的开关单元510包括具有八个开关311-318的开关块319，八个开关311-318连接开关单元510的输入和输出，并且分别由在控制输入CTRL1和CTRL2处接收的输入时钟信号C1和C2操作。
具体地，开关单元510包括连接在第一输入I1和第四输出O4之间的第一开关311、连接在第一输入I1和第一输出O1之间的第二开关312、连接在第二输入I2和第一输出O1之间的第三开关313、连接在第二输入I2和第二输出O2之间的第四开关314、连接在第二输入I2和第三输出O3之间的第五开关315、连接在第二输入I2和第四输出O4之间的第六开关316。连接在第三输入I3和第二输出I2之间的第七开关317和连接在第三输入I3和第三输出O3之间的第八开关318。在本示例中，第一开关311、第三开关313、第五开关315和第七开关317响应于第一输入时钟信号C1而被致动，并且第二开关312、第四开关314、第六开关316和第八开关318响应于第二输入时钟信号C2而被致动。
这样，在第一输入时钟信号C1为低并且第二输入时钟信号C2为高的第一状态下，感测比较器531的非反相输入连接到第一电压VC1(即，来自第一输出O1的信号A1是第一电压VC1)，感测比较器531的反相输入连接到参考电压VREF(即，来自第二输出O2的信号A2是参考电压VREF)，复制比较器532的非反相输入连接到第二电压VC2(即，来自第三输出O3的信号A3是第二电压VC2)，并且复制比较器532的反相输入连接到参考电压VREF(即，来自第四输出O4的信号A4是参考电压VREF)。
在第一输入时钟信号C1为高并且第二输入时钟信号C2为低的第二状态下，感测比较器531的非反相输入连接到参考电压VREF(即，来自第一输出O1的信号A1是参考电压VREF)，感测比较器531的反相输入连接到第二电压VC2(即，来自第二输出O2的信号A2是第二电压VC2)，复制比较器532的非反相输入连接到参考电压VREF(即，来自第三输出O3的信号A3是参考电压VREF)，并且复制比较器532的反相输入连接到第一电压VC1(即，来自第四输出的信号A4是第一电压VC1)。
当然，应当理解，上述实施方式仅作为说明进行描述，并且本领域技术人员也可以在不脱离本公开的内容的情况下实现开关单元510的其他合适的配置。例如，开关单元510和/或开关块319可以替代地被配置为使得当第一输入时钟信号C1为高并且第二输入时钟信号C2为低时实现第一状态下的相应输出，并且使得当第一输入时钟信号C1为低并且第二输入时钟信号C2为高时实现第二状态下的相应输出。
图4是表示在振荡器电路的操作期间出现的各种信号的电压随时间变化的图。应当理解，各种信号仅示意性地表示，并且信号的相对高度不一定指示信号彼此相比的相对值。
在开始时刻t0，第二输入时钟信号C2被假定为高/有效，并且第一输入时钟信号C1被假定为低/无效。假设第一电容器110和第二电容器210被放电，这意味着第一电压VC1和第二电压VC2等于零。该开始条件可以由开始电路(未示出)启动。
感测比较器531将感测比较器输出B1的值设置为低/无效。复制比较器532将复制比较器输出B2的值设置为低/无效。由于第一输入时钟信号C1为低且第二输入时钟信号C2为高，所以其它信号采用根据逻辑单元600中的组合逻辑的值。也就是说，信号D1、D2及E1为低，信号E2为高。
作为由信号状态确定的电路功能的结果，斩波比较器单元500处于第一状态。也就是说，第一输出O1处的信号A1是第一电压VC1，第二输出O2处的信号A2是参考电压VREF，第三输出O3处的信号A3是第二电压VC2，并且第四输出O4处的信号A4是参考电压VREF。
在第一积分器单元100和第二积分器单元200中，开关102、103、104、201、202和204断开。开关101和203闭合。根据开关的位置，电流源111是活动的，而电流源112、113、211、212、213是不活动的。结果，第一充电电流IREF1等于电路参考电流IREF，而第二充电电流IREF2等于零。电流源213连接到电路参考电位(接地)，使得第二电压VC2等于零。
第一电容器110由具有值IREF的电流源111充电。因此，第一电压VC1随着等于IREF/CREF的转换速率(SR)而线性增加。第二电压VC2为零，因为它连接到地。
在第一时刻t1，第一电压VC1变得等于参考电压VREF(在该时刻的信号A2)。然而，由于感测比较器531的非理想性，即传播延迟(tpd1)和偏移电压(VOFF1)，感测比较器输出B1的状态在第二时刻t2从0(低)变为1(高)。
由于在t＝t2时感测比较器输出B1的改变，来自逻辑单元600的输出的状态改变如下：第一输入时钟信号C1从0改变为1，第二输入时钟信号C2从1改变为0，第一测量信号D1从0改变为1，第二测量信号D2保持为0，第一积分禁用信号E1保持为0，并且第二积分禁用信号E2从1改变为0。
由于逻辑单元600的输出的改变，斩波器状态从第一状态(其中C1＝0且C2＝1)改变为第二状态(其中C1＝1且C2＝0)。在第二状态下，开关单元510的第一输出O1处的信号A1等于参考电压VREF，第二输出O2处的信号A2等于第二电压VC2，第三输出O3处的信号A3等于参考电压VREF，并且第四输出O4处的信号A4等于第一电压VC1。
在第一积分器单元100和第二积分器单元200中，开关101、102、103、203和204断开，而开关104、201和202闭合。根据开关的位置，电流源211和212是活动的，而电流源112、113、211、212、213是不活动的。结果，第二充电电流IREF2等于电路参考电流IREF的1.5倍(因为电流源212具有参考电流的一半的值，IREF/2)，而第一充电电流IREF1等于零。因此，第二电压VC2的值以1.5IREF/CREF的转换速率线性增加。跨电容器110的第一电压VC1以具有值IREF的参考电流113放电，使得信号A4(VC1)线性地减小，具有转换速率IREF/CREF。
在第三时刻t3，第一电压VC1变为等于参考电压VREF。然而，由于复制比较器532的非理想性，即传播延迟(tpd2)和偏移电压(VOFF2)，复制比较器输出B2的状态仅在第四时刻t4从0(低)变为1(高)。换句话说，第一时刻t1和第三时刻t3之间的唯一差异是第一电压VC1现在具有负斜率。
作为输出B2在第四时刻t4改变的结果，逻辑单元600的输出的状态以以下方式改变：第一输入时钟信号C1保持为1，第二输入时钟信号C2保持为0，第一测量信号D1从1改变为0，第二测量信号D2保持为0，第一积分禁用信号E1从0改变为1，并且第二积分禁用信号E2保持为0。
作为逻辑单元600的输出改变的结果，第一积分器单元100和第二积分器单元200改变，使得开关101、102、104、202、203和204断开，而开关103和201闭合。以此方式，第二电容器210由电流源211以电流值IREF充电，使得第二电压VC2随着转换速率IREF/CREF线性地增加。由于开关104闭合，第一电压VC1等于零，从而将电流源113连接到地。
在第五时刻t5，第二电压VC2变为等于参考电压VREF。然而，由于感测比较器531的上述非理想性，感测比较器输出B1的状态仅在第六时刻t6从1(高)变为0(低)。
当感测比较器输出B1在第六时刻t6改变时，逻辑单元600的输出的状态如下改变：第一输入时钟信号C1从1改变为0，第二输入时钟信号C2从0改变为1，第一测量信号D1保持为0，第二测量信号D2从0改变为1，第一积分禁用信号E1从1改变为0，并且第二积分禁用信号E2保持为0。
作为逻辑单元的输出改变的结果，斩波器的状态从第二状态(C1＝1且C2＝0)改变为第一状态(C1＝0且C2＝1)。第一输出O1处的信号A1再次是第一电压VC1，第二输出O2处的信号A2是参考电压VREF，第三输出O3处的信号A3是第二电压VC2，并且第四输出O4处的信号A4是参考电压VREF。
在第一积分器单元100和第二积分器单元200中，开关103、104、201、202和203断开。开关101、102和204闭合。根据开关的位置，电流源111和112是活动的，而电流源113、211、212、213是不活动的。结果，第一充电电流IREF1等于电路参考电流IREF的1.5倍(因为电流源112具有参考电流的一半的值，IREF/2)，而第二充电电流IREF2等于零。电流源213连接到电路参考电位(接地)。
第一电容器110由组合值为1.5IREF的电流源111和112充电。因此，第一电压VC1随着等于1.5IREF/CREF的转换速率(SR)而线性增加。跨第二电容器210的第二电压VC2以具有值IREF的参考电流213放电，使得第二电压VC2线性地减小，具有转换速率IREF/CREF。
在第七时刻t7，第二电压VC2变得等于参考电压VREF。然而，由于第二比较器532的传播延迟和偏移电压，复制比较器输出B2的状态仅在第八时刻t8从1变为0。
结果，在复制比较器输出B2从高变为低的第八时刻t8，逻辑单元600的输出表现如下：第一输入时钟信号C1保持为0，第二输入时钟信号C2保持为1，第一测量信号D1保持为0，第二测量信号D2从1改变为0，第一积分禁用信号E1保持为0，第二积分禁用信号E2从0改变为1。
在第一积分器单元100和第二积分器单元200中，开关102、103、104、201、202和204现在断开，而开关101和203闭合。因此，第一电容器110由来自电流源111的参考电流IREF充电，使得第一电压以IREF/CREF的转换速率线性增加。第二电压VC2经由开关203连接到参考电位，使得第二电压VC2的值变为零。
然后，在第九时刻t9，第一电压VC1变为等于参考电压VREF。然而，由于感测比较器531的非理想性，感测比较器输出B1的状态直到第十时刻t10才从低变为高。电路在第十时刻t10的状态与电路在第二时刻t2的状态相同。
由于电路的周期性，所描述的从第二时刻t2到第十时刻t10的周期现在无限期地重复。这样，电路内的信号在第十一时刻t11和第十二时刻t12的状态分别与信号在第三时刻t3和第四时刻t4的状态相同。
图5和图6示出了关于比较器决定的积分波形VC1和VC2，即，在时刻t1～t2和t5～t6处的感测比较器531感测定时，以及在时刻t3～t4和t7～t8处的复制比较器532感测定时。
在第一时刻t1，积分信号VC1变得等于参考电压VREF。考虑到斩波器处于第一状态，第一比较器的输入是：非反相输入处的第一电压VC1和反相输入处的参考电压VREF。
感测比较器的偏移电压VOFF1叠加在参考电压VREF上。结果，第一比较器的输出在第一感测时间tS1之后改变，第一感测时间tS1由感测比较器的传播延迟tpd1和偏移电压VOFF1确定。第一感测时间tS1由下式给出：
tS1＝t2-t1＝tpa+tOFF1 (等式1)
其中
Figure BDA0004133633010000131
基于在第二时刻t2之前和之后的第一电压VC1的转换速率的等效绝对值，以下是有效的：
t2-t1＝t3-t2＝tS1 (等式3)
在第三时刻t3，第一电压VC1再次变为等于参考电压VREF。由于斩波器处于第二状态，因此复制比较器532的输入是非反相输入处的参考电压VREF和反相输入处的第一电压VC1。
复制比较器的偏移电压VOFF2叠加在具有相反符号的参考电压VREF上。结果，复制比较器532的输出在由复制比较器532的传播延迟tpd2和偏移电压VOFF2确定的第一复制时间tR1之后改变。第一复制时间tR1由下式给出：
tR1＝t4-t3＝tpd2+tOF (等式4)
其中
Figure BDA0004133633010000141
类似地，在第五时刻t5，第二电压VC2变得等于参考电压VREF。由于斩波器处于第二状态，因此感测比较器的输入是反相输入处的第二电压VC2和非反相输入处的参考电压VREF。
感测比较器531的偏移电压VOFF1叠加在具有相反符号的参考电压VREF上。结果，感测比较器531的输出在由第一比较器532的传播延迟tpd2和偏移电压VOFF1确定的第二感测时间tS2之后改变。具体地，第二感测时间tS2由下式给出：
tS2＝t6-t5＝tpd1-tOFF1 (等式6)
基于在第六时刻t6之前和之后的第二电压VC2的转换速率的等效绝对值，以下是有效的：
t6-t5＝t7-t6＝tS2 (等式7)
在第七时刻t7，第二电压VC2再次变为等于参考电压VREF。在第七时刻，斩波器处于第一状态，因此第二电压VC2被提供给复制比较器532的非反相输入，并且参考电压VREF被提供给复制比较器532的反相输入。
复制比较器532的偏移电压VOFF2叠加在参考电压VREF上。结果，复制比较器的输出B2在根据等式8由第二比较器的传播延迟tpd2和偏移电压VOFF2确定的第二复制时间tR2之后改变：
tR2＝t8-t7＝tpd2-tOFF2 (等式8)
图7示出了第一电压VC1和第二电压VC2的另一个图。参考图7，振荡的周期TOSC的表达式可以表示为不同时间片段621、622、623、624、625、626的持续时间之和：
TOSC＝t10-t2＝t621+t622+t623+t624+t625+t626 (等式9)
其中第一时间片段621由下式给出：
t621＝tD1＝tS1+tR1 (等式10)
第二时间片段622由下式给出：
Figure BDA0004133633010000151
第三时间片段623由下式给出：
t623＝tS2 (等式12)
第四时间片段624由下式给出：
t624＝tD2＝tS2+tR2 (等式13)
第五时间片段625由下式给出：
Figure BDA0004133633010000152
并且第六时间片段626由下式给出：
t626＝tS1 (等式15)
考虑到上述等式9至15，周期的表达式可以简化为：
Figure BDA0004133633010000153
进而，等式16可以进一步简化为：
Figure BDA0004133633010000154
换句话说，振荡的周期TOSC由参考值(CREF、VREF、IREF)和感测时间(tS1+tS2)确定，其另外由第一测量信号D1和第二测量信号D2的持续时间的50％(-0.5tD1-0.5tD2)补偿。
如果考虑第一感测时间tS1和第二感测时间tS2以及第一测量脉冲时间tD1和第二测量脉冲时间tD2的特定表达式，则振荡周期TOSC的表达式简化为：
Figure BDA0004133633010000155
等式18又可以进一步简化为：
Figure BDA0004133633010000156
从等式18和等式19可以看出，比较器偏移的影响被完全消除，而传播延迟的消除由两个比较器的匹配特性确定。考虑到在两个比较器的适当匹配结构的情况下tpd1≈tpd2，振荡周期的表达式可以近似为：
Figure BDA0004133633010000157
本公开的实施例可以用于许多不同的应用中，包括在需要具有低温和线性灵敏度的精密振荡器的各种小轮廓集成电路(SOIC)和传感器中。
附图标记列表：
100第一积分器单元
101开关
102开关
103开关
104开关
110第一电容器
111电流源
112电流源
113电流源
120第一充电单元
121第一积分节点
200第二积分器单元
201开关
202开关
203开关
204开关
210第二电容器
211电流源
212电流源
213电流源
220第二充电单元
221第二积分节点
300斩波比较器单元
310开关单元
311第一开关
312第二开关
313第三开关
314第四开关
315第五开关
316第六开关
317第七开关
318第八开关
319开关块
500斩波比较器单元
510开关单元
530比较器单元
531感测比较器
532复制比较器
600逻辑单元
601第一非门
602第二非门
603第三非门
604第一与门
605第二与门
606第三与门
607第四与门
611第一脉冲
612第二脉冲
621第一时间片段
622第二时间片段
623第三时间片段
624第四时间片段
625第五时间片段
626第六时间片段
A1来自第一输出的信号
A2来自第二输出的信号
A3来自第三输出的信号
A4来自第四输出的信号
B1感测比较器输出
B2复制比较器输出
C1第一输入时钟信号
C2第二输入时钟信号
CREF电容
CTRL1第一控制输入
CTRL2第二控制输入
D1第一测量信号
D2第二测量信号
E1第一积分禁用信号
E2第二积分禁用信号
I1第一输入
I2第二输入
I3第三输入
IREF参考电流
IREF1第一充电电流
IREF2第二充电电流
O1第一输出
O2第二输出
O3第三输出
O4第四输出
t0开始时刻
t1第一时刻
t2秒瞬间
t3第三时刻
t4第四时刻
t5第五时刻
t6第六时刻
t7第七时刻
t8第八时刻
t9第九时刻
t10第十时刻
t11第十一时刻
t12第十二时刻
tD1第一测量脉冲持续时间
tD2第二测量脉冲持续时间
tOFF1第一偏移时间
tOFF2第二偏移时间
tpd1感测比较器的传播延迟
tpd2复制比较器的传播延迟
tR1第一复制时间
tR2第二复制时间
tS1第一感测时间
tS2第二感测时间
TOSC振荡周期
VDD电源电压
VC1第一电压
VC2第二电压
VOFF1感测比较器的偏移电压
VOFF2复制比较器的偏移电压
VREF参考电压
尽管已经根据如上所述的优选实施例描述了本公开，但是应当理解，这些实施例仅是说明性的，并且权利要求不限于这些实施例。本领域技术人员将能够鉴于本公开进行修改和替代，这些修改和替代被认为落入所附权利要求的范围内。本说明书中公开或示出的每个特征可以并入任何实施例中，无论是单独的还是以与本文公开或示出的任何其他特征的任何适当组合。

Claims (9)

1.一种振荡器电路，包括：
第一积分器单元(100)，被配置为对第一积分节点(121)处的第一电容器(110)充电；
第二积分器单元(200)，被配置为对第二积分节点(221)处的第二电容器(210)充电；
斩波比较器单元(500)，包括开关单元(510)、提供感测比较器输出(B1)的感测比较器(531)和提供复制比较器输出(B2)的复制比较器(532)，其中所述斩波比较器单元(500)耦合到所述第一积分节点(121)、所述第二积分节点(221)和参考电压(VREF)，
其中所述开关单元(510)被配置为根据由第一输入时钟信号(C1)和第二输入时钟信号(C2)确定的相位，将所述第一积分节点(121)、所述第二积分节点(221)和所述参考电压(VREF)耦合到所述感测比较器(531)和所述复制比较器(532)；以及
逻辑单元(600)，包括组合逻辑(601-607)，其中所述逻辑单元接收输入；
所述感测比较器输出(B1)和所述复制比较器输出(B2)以及所述逻辑单元(600)被配置为生成用于控制每个积分器单元(100、200)的信号(C1、C2、D1、D2、E1、E2)，并且其中，所述逻辑单元(600)被配置为生成具有第一相位的所述第一输入时钟信号(C1)和具有与所述第一相位相反的第二相位的所述第二输入时钟信号(C2)。
2.根据权利要求1所述的振荡器电路，其中所述感测比较器输出(B1)和所述复制比较器输出(B2)直接电连接到所述逻辑单元(600)。
3.根据权利要求1或2所述的振荡器电路，其中在所述第一输入时钟信号(C1)为低并且所述第二输入时钟信号(C2)为高的第一状态下，所述开关单元(510)操作，使得在所述感测比较器(531)的非反相输入处接收第一电压(VC1)，在所述感测比较器(531)的反相输入处接收所述参考电压(VREF)，在复制比较器(532)的非反相输入处接收第二电压(VC2)，并且在复制比较器(532)的反相输入处接收参考电压(VREF)。
4.根据权利要求3所述的振荡器电路，其中在所述第一输入时钟信号(C1)为高并且所述第二输入时钟信号(C2)为低的第二状态下，所述开关单元(510)进行操作，使得在所述感测比较器(531)的非反相输入处接收所述参考电压(VREF)，在所述感测比较器的反相输入处接收所述第二电压(VC2)，在所述复制比较器(532)的非反相输入处接收所述参考电压(VREF)，并且在所述复制比较器(532)的反相输入处接收所述第一电压(VC1)。
5.根据任一前述权利要求所述的振荡器电路，其中所述开关单元(510)包括：
被配置为从所述第一积分节点(121)接收信号的第一输入(I1)、被配置为接收所述参考电压(VREF)的第二输入(I2)和被配置为从所述第二积分节点(221)接收信号的第三输入(I3)；
被配置为接收所述第一输入时钟信号(C1)的第一控制输入(CTRL1)和被配置为接收所述第二输入时钟信号(C2)的第二控制输入(CTRL2)；以及
连接到所述感测比较器(531)的非反相输入的第一输出(O1)、连接到所述感测比较器(531)的反相输入的第二输出(O2)、连接到所述复制比较器(532)的非反相输入的第三输出(O3)和连接到所述复制比较器(532)的反相输入的第四输出(O4)。
6.根据权利要求5所述的振荡器电路，其中所述开关单元(510)包括：
连接在所述第一输入(I1)与所述第四输出(O4)之间的第一开关(311)、连接在所述第一输入(I1)与所述第一输出(O1)之间的第二开关(312)、连接在所述第二输入(I2)与所述第一输出(O1)之间的第三开关(313)、连接在所述第二输入(I2)与所述第二输出(O2)之间的第四开关(314)、连接在所述第二输入(I2)与所述第三输出(O3)之间的第五开关(315)、连接在所述第二输入(I2)与所述第四输出(O4)之间的第六开关(316)、连接在所述第三输入(I3)和所述第二输出(O2)之间的第七开关(317)、和连接在所述第三输入(I3)和所述第三输出(O3)之间的第八开关(318)；
其中所述第一开关(311)、所述第三开关(313)、所述第五开关(315)和所述第七开关(317)响应于所述第一输入时钟信号(C1)而被致动，并且所述第二开关(312)、所述第四开关(314)、所述第六开关(316)和所述第八开关(318)响应于所述第二输入时钟信号(C2)而被致动。
7.根据任一前述权利要求所述的振荡器电路，其中所述逻辑单元(600)的组合逻辑被布置为生成：所述第一输入时钟信号(C1)、所述第二输入时钟信号(C2)、第一测量信号(D1)、第二测量信号(D2)、第一积分禁用信号(E1)和第二积分禁用信号(E2)。
8.根据权利要求7所述的振荡器电路，其中：
所述第一输入时钟信号(C1)的逻辑值等于所述感测比较器输出(B1)的逻辑值，
所述第二输入时钟信号(C2)的逻辑值等于所述感测比较器输出(B1)的逻辑值的逆，
所述第一测量信号(D1)的逻辑值等于所述感测比较器输出(B1)的逻辑值与所述复制比较器输出(B2)的逻辑值的逆的逻辑与，
所述第二测量信号(D2)的逻辑值等于所述感测比较器输出(B1)的逻辑值的逆与所述复制比较器输出(B2)的逻辑值的逻辑与，
所述第一积分禁用信号(E1)的逻辑值等于所述感测比较器输出(B1)的逻辑值与所述复制比较器输出(B2)的逻辑值的逻辑与；
第二积分禁用信号(E2)的逻辑值等于所述感测比较器输出(B1)的逻辑值的逆与所述复制比较器输出(B2)的逻辑值的逆的逻辑与。
9.根据权利要求7或8所述的振荡器电路，其中所述逻辑单元(600)的组合逻辑包括：
第一非门(601)、第二非门(602)和第三非门(603)；以及
第一与门(604)、第二与门(605)、第三与门(606)和第四与门(607)；
其中所述第一非门(601)接收所述感测比较器输出(B1)作为输入，所述第二非门(602)接收所述复制比较器输出(B2)作为输入，并且所述第三非门(603)接收所述第一非门(601)的输出作为输入，并且其中所述第一与门(604)接收所述感测比较器输出(B1)和所述第二非门(602)的输出作为输入，所述第二与门(605)接收所述第一非门(601)的输出和所述复制比较器输出(B2)作为输入，第三与门(606)接收感测比较器输出(B1)和复制比较器输出(B2)作为输入，并且第四与门(607)接收第一非门(601)的输出和第二非门(602)的输出作为输入。
CN202180064138.6A 2020-08-28 2021-08-25 振荡器电路 Pending CN116250181A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB2013518.2A GB202013518D0 (en) 2020-08-28 2020-08-28 Oscillator circuit
GB2013518.2 2020-08-28
PCT/EP2021/073550 WO2022043406A1 (en) 2020-08-28 2021-08-25 Oscillator circuit

Publications (1)

Publication Number Publication Date
CN116250181A true CN116250181A (zh) 2023-06-09

Family

ID=72749558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180064138.6A Pending CN116250181A (zh) 2020-08-28 2021-08-25 振荡器电路

Country Status (5)

Country Link
US (1) US20240030903A1 (zh)
CN (1) CN116250181A (zh)
DE (1) DE112021004498T5 (zh)
GB (1) GB202013518D0 (zh)
WO (1) WO2022043406A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023174647A1 (en) * 2022-03-17 2023-09-21 Ams-Osram Ag Oscillator circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692625B2 (en) * 2011-01-19 2014-04-08 Marvell World Trade Ltd. Precision oscillator with temperature compensation
US9507373B2 (en) * 2013-07-04 2016-11-29 Freescale Semiconductor, Inc. Oscillator circuit and method of generating a clock signal
EP3393040A1 (en) 2017-04-18 2018-10-24 Ams Ag Oscillator circuit with comparator delay cancelation

Also Published As

Publication number Publication date
WO2022043406A1 (en) 2022-03-03
US20240030903A1 (en) 2024-01-25
GB202013518D0 (en) 2020-10-14
DE112021004498T5 (de) 2023-08-10

Similar Documents

Publication Publication Date Title
US9112485B2 (en) Comparator with transition threshold tracking capability
US6958639B2 (en) Digital duty cycle correction circuit and method for multi-phase clock
CN105743493B (zh) 具有频率控制环路的振荡器
TW201435357A (zh) 電壓與溫度補償的頻率轉換器
US7656206B2 (en) Phase-locked loop circuit
US8198947B2 (en) Oscillator circuit and method for generating a clock signal
KR20180102672A (ko) 집적 오실레이터 회로
US9362922B2 (en) Oscillator circuit and method for generating an oscillator signal
CN105720946B (zh) 松弛振荡器
CN116250181A (zh) 振荡器电路
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
CN113992004A (zh) 双模式开关频率控制系统
US20120262208A1 (en) Fault tolerant redundant clock circuit
US11966251B2 (en) Device for generating a supply/bias voltage and a clock signal for a synchronous digital circuit
US11188111B2 (en) Voltage monitoring system for a negative supply voltage
Zhang et al. Process compensation loops for high speed ring oscillators in sub-micron CMOS
US8618869B2 (en) Fast power-on bias circuit
JP3780143B2 (ja) Ｄｌｌシステム
US7230497B1 (en) System for controlling frequency of oscillator
KR19990025509A (ko) 필터의 튜닝 회로
KR100343470B1 (ko) 이득 제어용 필터의 튜닝회로
US6046579A (en) Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor
US20240072728A1 (en) Oscillator circuit arrangement
US20240097618A1 (en) Inductor current reconstruction circuit, controller and switched-mode power supply
WO2023174647A1 (en) Oscillator circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination