CN116247000A - 一种芯片排晶方法及其装置 - Google Patents

一种芯片排晶方法及其装置 Download PDF

Info

Publication number
CN116247000A
CN116247000A CN202310522495.3A CN202310522495A CN116247000A CN 116247000 A CN116247000 A CN 116247000A CN 202310522495 A CN202310522495 A CN 202310522495A CN 116247000 A CN116247000 A CN 116247000A
Authority
CN
China
Prior art keywords
chip
height
discharged
component
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310522495.3A
Other languages
English (en)
Other versions
CN116247000B (zh
Inventor
彭孟菲
胡恒广
闫冬成
赖余盟
周一航
黄星桦
刘开怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tunghsu Technology Group Co Ltd
Hebei Guangxing Semiconductor Technology Co Ltd
Original Assignee
Tunghsu Technology Group Co Ltd
Hebei Guangxing Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tunghsu Technology Group Co Ltd, Hebei Guangxing Semiconductor Technology Co Ltd filed Critical Tunghsu Technology Group Co Ltd
Priority to CN202310522495.3A priority Critical patent/CN116247000B/zh
Publication of CN116247000A publication Critical patent/CN116247000A/zh
Application granted granted Critical
Publication of CN116247000B publication Critical patent/CN116247000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请提供一种芯片排晶方法及其装置，涉及芯片排晶技术领域。该方法包括：将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；所述留白高度的高度值大于待排芯片的厚度；以第一速度将待排芯片顶升所述预升高度；监测到达所述预升高度后的待排芯片与所述待置组件之间实际间隙的实际高度值；以第二速度顶升待排芯片上升所述实际高度值。本方法将芯片排晶过程中的顶起操作分为两步，并在第二次顶升前检测待排芯片与待置组件之间的实际间隙高度值。这样通过检测到的实际间隙高度值可以精准把控芯片被继续顶升的高度，以使芯片恰好贴置待置组件上，避免芯片因上升高度不精准而导致的排晶漏排或芯片暗伤的问题。

Description

一种芯片排晶方法及其装置
技术领域
本发明涉及芯片排晶技术领域，尤其涉及一种芯片排晶方法及其装置。
背景技术
Mini/Micro LED显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于micro LED芯片尺寸小、集成度高和自发光等特点，其显示方面与LCD、OLED相比在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。
然而，在利用微型LED芯片的过程中，微型LED芯片的批量转移一直是影响其产业化生产一大难点，而微型LED显示器必须经过大量重复转移的制程，才能使晶圆上的LED芯片切实运用到显示器上。
在现有的转移技术中，为了确保芯片在转移至玻璃面板上后仍然为合格芯片，专利CN2022105249814采用在转移至玻璃面板前增设检测芯片是否合格的技术手段。但在实际操作中，即使转移前检测到芯片为合格芯片，但最后的排晶结果中仍存在芯片暗伤或漏排的问题。
发明内容
本发明所要解决的一个技术问题是：现有排晶过程中存在的排晶漏排和芯片暗伤的问题。
为解决上述技术问题，第一方面，本发明实施例提供一种芯片排晶方法，所述方法包括：
将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；所述留白高度的高度值大于待排芯片的厚度；
将待排芯片顶升所述预升高度；
监测到达所述预升高度后的待排芯片与所述待置组件之间实际间隙的实际高度值；
将到达所述预升高度后的待排芯片顶升所述实际高度值，排置待置组件上。
在一些实施例中，待排芯片以第一速度被顶升所述预升高度，待排芯片以第二速度顶升所述实际高度值；其中，所述第二速度为匀速；所述第一速度的平均速度大于所述第二速度。
在一些实施例中，所述预升高度大于所述留白高度。
在一些实施例中，所述第一速度和所述第二速度由先导电磁阀控制。
在一些实施例中，在将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度之前，所述方法还包括：
确定待置组件中的待排晶范围，并在所述排晶范围中确定排晶基准点；
确定载体上预排芯片范围，并确定首颗待排芯片；
按照所述排晶基准点与所述待排芯片的对应位置，将所述待置组件移至所述载体上方的作业位置。
在一些实施例中，在所述将待排芯片顶升所述预升高度之前，所述方法还包括：
检测待排芯片是否无损；
若待排芯片有损，则将所述排晶基准点移至与下一待排芯片对应的作业位置。
第二方面，本发明提供了一种芯片排晶装置，所述装置包括：
高度划分组件，用于将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；所述留白高度的高度值大于待排芯片的厚度；
第一顶升组件，用于将待排芯片顶升所述预升高度；
监测组件，用于监测到达所述预升高度后的待排芯片与所述待置组件之间实际间隙的实际高度值；
第二顶升组件，用于将到达所述预升高度后的待排芯片顶升所述实际高度值，排置待置组件上。
在一些实施例中，所述装置还包括：
第一确定组件，用于确定待置组件中的待排晶范围，并在所述排晶范围中确定排晶基准点；
第二确定组件，用于确定载体上预排芯片范围，并确定首颗待排芯片；
位移组件，用于按照所述排晶基准点与所述待排芯片的对应位置，将所述待置组件移至所述载体上方的作业位置。
在一些实施例中，所述装置还包括：
检测组件，用于检测待排芯片是否无损；
判断组件，用于若待排芯片有损，则将所述排晶基准点移至与下一芯片对应的作业位置。
在一些实施例中，所述第一顶升组件与所述第二顶升组件相同，包括先导电磁阀和顶针；其中先导电磁阀控制顶针上升或下降。
本发明提供一种芯片排晶方法。该方法将芯片排晶过程中的顶起操作分为两步，并在第二次顶升前检测待排芯片与待置组件之间的实际间隙高度值。这样通过检测到的实际间隙高度值可以精准把控芯片被继续顶升的高度，以使芯片恰好贴置待置组件上，避免因芯片厚度不一致使顶升高度不等而导致的排晶漏排或芯片暗伤的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例公开的一种芯片排晶方法的流程图；
图2示出了本发明实施例公开的一种芯片排晶方法的排晶过程示意图；
图3示出了本发明实施例公开的一种芯片顶起过程示意图；
图4示出了本发明实施例公开的一种芯片排晶装置的示意图。
具体实施方式
下面结合附图和实施例对本发明的实施方式作进一步详细描述。以下实施例的详细描述和附图用于示例性地说明本发明的原理，但不能用来限制本发明的范围，本发明可以以许多不同的形式实现，不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
本发明提供这些实施例是为了使本发明透彻且完整，并且向本领域技术人员充分表达本发明的范围。应注意到：除非另外具体说明，这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
需要说明的是，在本发明的描述中，除非另有说明，“多个”的含义是大于或等于两个；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
此外，本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“垂直”并不是严格意义上的垂直，而是在误差允许范围之内。“平行”并不是严格意义上的平行，而是在误差允许范围之内。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。
还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。当描述到特定器件位于第一器件和第二器件之间时，在该特定器件与第一器件或第二器件之间可以存在居间器件，也可以不存在居间器件。
本发明使用的所有术语与本发明所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。
本发明申请人在排晶的实际操作过程中发现：即使在芯片移动之前对芯片进行检测，在排晶完成后的玻璃面板上仍然存在芯片暗伤或漏排的问题。经过探索后发现造成这一问题的主要原因为：现有装置中，排晶所用的顶针上升高度是固定的，但实际生产的芯片其厚度无法保持一致。因此，在排晶过程中就存在因芯片较薄而造成顶针未将芯片顶置玻璃面板的漏排情况，或因芯片较厚而使芯片被顶起后受到顶针与玻璃面板的挤压导致的芯片暗伤情况。
为解决上述现有技术中存在的问题，本申请人采用实际高度补偿的构思，通过增加测高的技术手段，以便对顶针需要顶起的高度进行实时高度补偿，达到精确排晶的目的。为使本领域技术人员更好地理解本发明的技术构思，以下通过具体实施例进行阐述。具体内容如下：
第一方面，本发明实施例提供一种芯片排晶方法。图1示出了本发明实施例公开的一种芯片排晶方法的流程图。如图1所示，该方法包括：
将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；其中，留白高度的高度值大于待排芯片的厚度；
将待排芯片顶升预升高度；
监测到达预升高度后的待排芯片与待置组件之间实际间隙的实际高度值；
将到达预升高度后的待排芯片顶升实际高度值。
图3示出了本发明实施例公开的一种芯片顶起过程示意图。如图3所示，具体实施时，该方法的操作可以为：首先，确定载有待排芯片的蓝膜和待置组件（其中，待置组件可以为玻璃面板，后续为表述和理解方便，均直接以玻璃面板为例进行解释说明）之间的高度差；然后，将该高度差划分为预升高度h1和留白高度h2；接着，通过控制系统控制顶针组件将待排芯片顶升预升高度h1使待排芯片达到预设位线；再通过监测组件（如测高仪进行激光测高）监测到达预设位线处的待排芯片与玻璃面板之间实际间隙的实际高度值h3；最后，再通过控制系统控制顶针组件将预设位线处的待排芯片继续顶升实际高度值，以使芯片恰好贴置玻璃面板。
其中，为使待排芯片在被二次顶起时可以恰好贴置玻璃面板，防止出现芯片暗伤，本实施例中，需要将留白高度的高度值设置成大于待排芯片的厚度。
本发明实施例提供的方法将芯片排晶过程中的顶起操作分为两步，并在第二次顶升前检测待排芯片与待置组件之间的实际间隙高度值。这样通过检测到的实际间隙高度值可以精准把控芯片被继续顶升的高度，以使芯片恰好贴置待置组件上，避免芯片因上升高度不精准而导致的排晶漏排或芯片暗伤的问题。
在一些实施例中，待排芯片以第一速度被顶升预升高度，待排芯片以第二速度顶升实际高度值；其中，第二速度为匀速；第一速度的平均速度大于第二速度。
具体实施时，可以通过控制系统控制顶针组件的顶升速度。例如，在即将到达玻璃面板时，为了降低芯片对玻璃面板的冲击力，减少芯片暗伤，可以通过控制系统控制顶针组件匀速运动，使芯片平稳贴置玻璃面板。再例如，在待排芯片以第一速度被顶升预升高度的过程中，因无需考虑芯片与玻璃面板之间的作用力，故在该阶段中待排芯片可以较快速度被顶升预升高度到达预设位线，以提高排晶效率。因此，本实施例中，第二速度可以为匀速或变速，但为控制方便，减少冲击力，匀速为最佳；第一速度可以为匀速或变速，但为提高排晶效率，第一速度的平均速度以大于第二速度的平均速度为最佳。
本实施例中，选用第二速度为匀速和第一速度的平均速度大于第二速度的平均速度的组合，可以实现在确保无暗伤排晶的前提下，提高排晶效率的目的。
在一些实施例中，预升高度大于留白高度。
具体实施时，预升高度和留白高度可以根据实际需求确定。
由于在预升高度阶段不会造成芯片暗伤，因此为进一步提高效率，本实施例将预升高度设置成大于留白高度。
在一些实施例中，第一速度和第二速度由先导电磁阀控制。
具体实施时，顶针组件以第一速度和第二速度分别顶升芯片时，控制顶升组件的控制系统可以为先导电磁阀。
针对目前模组产线中存在的因排晶产能低至少排晶产能与焊接产能不匹配的问题，本实施例选用先导电磁阀作为控制系统，基于先导电磁阀的高响应时间优点（传统的音圈电机控制顶针的时间是130ms左右，先导电磁阀的响应时间可达到200ms左右）可以大大提升排晶效率。
在一些实施例中，在将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度之前，该方法还包括：
确定待置组件中的待排晶范围，并在排晶范围中确定排晶基准点；
确定载体上预排芯片范围，并确定首颗待排芯片；
按照排晶基准点与待排芯片的对应位置，将待置组件移至载体上方的作业位置。
图2示出了本发明实施例公开的一种芯片排晶方法的排晶过程示意图。如图2所示，本实施例具体实施时可以为：首先，玻璃面板上料，确定玻璃面板中的待排晶范围（也就是确定排晶的行列数，例如10×10），并在确定的排晶范围中根据Mark点定位确定玻璃排晶的排晶基准点（即定位第一颗排晶位置，也可以称作精确点位），并将玻璃面板移至蓝膜的正上方（也就是蓝膜上芯片的正上方）；然后，蓝膜上料并确定蓝膜上的预排芯片范围（例如设定芯片范围为100×100），以及确定首颗待排芯片；接着，按照排晶基准点与待排芯片的对应位置，再次精准地将待置组件移至蓝膜上方的作业位置，使首颗待排芯片的位置与排晶基准点对应；最后将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度。
本实施中，在设定预升高度和留白高度之前确定好蓝膜与玻璃面板的位置，一方面是做好排晶操作的准备工作，以实现准确排晶，得到预期产品，另一方面是为了有助于该两高度值的精准确定，减少芯片暗伤。
在一些实施例中，在将待排芯片顶升预升高度之前，该方法还包括：
检测待排芯片是否无损；
若待排芯片有损，则将排晶基准点移至与下一待排芯片对应的作业位置。
具体实施时，如图2所示，在以第一速度将待排芯片顶升预升高度之前，该方法还可以包括：通过检测系统检测待排芯片是否无损；若待排芯片有损，则将排晶基准点移至与下一待排芯片对应的作业位置。
本实施例中，为了进一步减少芯片暗伤，提高确保所排芯片均为保质芯片，在顶升装置顶起芯片之前增加了芯片质检操作，例如可以通过影像检测或红外检测等技术先对芯片进行质检，以保证排在玻璃面板上的芯片均为合格芯片，状态正常。
第二方面，本发明实施例提供了一种芯片排晶装置。图4示出了本发明实施例公开的一种芯片排晶装置的示意图。如图4所示，该装置包括：
高度划分组件，用于将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；其中，留白高度的高度值大于待排芯片的厚度；
第一顶升组件，用于将待排芯片顶升预升高度；
监测组件，用于监测到达预升高度后的待排芯片与待置组件之间实际间隙的实际高度值；
第二顶升组件，用于将到达预升高度后的待排芯片顶升实际高度值，排置待置组件上。
本实施例中，高度划分组件可以是由测高仪和电脑组成的控制系统实现；第一顶升组件和第二顶升组件可以为同一个顶升组件，即同一个顶针；监测组件可以是激光测高仪。
在一些实施例中，装置还包括：
第一确定组件，用于确定待置组件中的待排晶范围，并在排晶范围中确定排晶基准点；
第二确定组件，用于确定载体上预排芯片范围，并确定首颗待排芯片；
位移组件，用于按照排晶基准点与待排芯片的对应位置，将待置组件移至载体上方的作业位置。
在一些实施例中，装置还包括：
检测组件，用于检测待排芯片是否无损；
判断组件，用于若待排芯片有损，则将排晶基准点移至与下一待排芯片对应的作业位置。
在一些实施例中，第一顶升组件与第二顶升组件相同，包括先导电磁阀和顶针；其中先导电磁阀控制顶针上升或下降。
为了使本领域技术人员更好地理解本发明提供的方法及其装置，申请人结合图2进行具体阐述：
第一步：玻璃上料，设定玻璃排晶范围（也就是排晶的行列数），根据Mark点定位后，精确定位第一颗排晶位置，并移至顶针正上方，装置自动记录该位置；
第二步：蓝膜上料，设定蓝膜上的芯片范围，检测被顶起芯片的合格性，确定芯片状态正常；
第三步：装置将玻璃面板移至作业位置（即待料位），同时先导电磁阀控制顶升组件（即顶针）顶起芯片到达预升高度，同时激光测高仪器迅速到达玻璃面板的位置，测量玻璃到被顶起芯片之间实际间隙的实际高度值，记录该高度值并反馈给装置中相应控制系统，反馈的同时离开玻璃面板的位置，先导电磁阀控制顶针上升实际高度值，使芯片恰好排在玻璃面板上，完成第一颗芯片的排晶。
第四步：后续的芯片排晶过程，重复以上操作即可。
至此，已经详细描述了本发明的各实施例。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。

Claims (10)

1.一种芯片排晶方法，其特征在于，所述方法包括：
将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；所述留白高度的高度值大于待排芯片的厚度；
将待排芯片顶升所述预升高度；
监测到达所述预升高度后的待排芯片与所述待置组件之间实际间隙的实际高度值；
将到达所述预升高度后的待排芯片顶升所述实际高度值。
2.根据权利要求1所述的方法，其特征在于，待排芯片以第一速度被顶升所述预升高度，待排芯片以第二速度顶升所述实际高度值；其中，所述第二速度为匀速；所述第一速度的平均速度大于所述第二速度。
3.根据权利要求2所述的方法，其特征在于，所述预升高度大于所述留白高度。
4.根据权利要求2所述的方法，其特征在于，所述第一速度和所述第二速度由先导电磁阀控制。
5.根据权利要求1所述的方法，其特征在于，在将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度之前，所述方法还包括：
确定待置组件中的待排晶范围，并在所述排晶范围中确定排晶基准点；
确定载体上预排芯片范围，并确定首颗待排芯片；
按照所述排晶基准点与所述待排芯片的对应位置，将所述待置组件移至所述载体上方的作业位置。
6.根据权利要求5所述的方法，其特征在于，在所述将待排芯片顶升所述预升高度之前，所述方法还包括：
检测待排芯片是否无损；
若待排芯片有损，则将所述排晶基准点移至与下一待排芯片对应的作业位置。
7.一种芯片排晶装置，其特征在于，所述装置包括：
高度划分组件，用于将载有待排芯片的载体与待置组件之间的距离划分为预升高度和留白高度；所述留白高度的高度值大于待排芯片的厚度；
第一顶升组件，用于将待排芯片顶升所述预升高度；
监测组件，用于监测到达所述预升高度后的待排芯片与所述待置组件之间实际间隙的实际高度值；
第二顶升组件，用于将到达所述预升高度后的待排芯片顶升所述实际高度值。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
第一确定组件，用于确定待置组件中的待排晶范围，并在所述排晶范围中确定排晶基准点；
第二确定组件，用于确定载体上预排芯片范围，并确定首颗待排芯片；
位移组件，用于按照所述排晶基准点与所述待排芯片的对应位置，将所述待置组件移至所述载体上方的作业位置。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括：
检测组件，用于检测待排芯片是否无损；
判断组件，用于若待排芯片有损，则将所述排晶基准点移至与下一待排芯片对应的作业位置。
10.根据权利要求7所述的装置，其特征在于，所述第一顶升组件与所述第二顶升组件相同，包括先导电磁阀和顶针；其中先导电磁阀控制顶针上升或下降。
CN202310522495.3A 2023-05-10 2023-05-10 一种芯片排晶方法及其装置 Active CN116247000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310522495.3A CN116247000B (zh) 2023-05-10 2023-05-10 一种芯片排晶方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310522495.3A CN116247000B (zh) 2023-05-10 2023-05-10 一种芯片排晶方法及其装置

Publications (2)

Publication Number Publication Date
CN116247000A true CN116247000A (zh) 2023-06-09
CN116247000B CN116247000B (zh) 2023-08-08

Family

ID=86631697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310522495.3A Active CN116247000B (zh) 2023-05-10 2023-05-10 一种芯片排晶方法及其装置

Country Status (1)

Country Link
CN (1) CN116247000B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120117796A1 (en) * 2010-11-17 2012-05-17 Samsung Techwin Co., Ltd. Device mounting method and apparatus using the method
CN108962794A (zh) * 2018-07-20 2018-12-07 北京北方华创微电子装备有限公司 一种升针方法及应用其的顶针升降装置
CN113013068A (zh) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 一种提升转移良率的芯片转移方法
CN113035763A (zh) * 2021-03-01 2021-06-25 东莞市中麒光电技术有限公司 一种高精度芯片转移方法
CN113130728A (zh) * 2021-04-13 2021-07-16 东莞市中麒光电技术有限公司 一种led芯片巨量转移方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120117796A1 (en) * 2010-11-17 2012-05-17 Samsung Techwin Co., Ltd. Device mounting method and apparatus using the method
CN108962794A (zh) * 2018-07-20 2018-12-07 北京北方华创微电子装备有限公司 一种升针方法及应用其的顶针升降装置
CN113013068A (zh) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 一种提升转移良率的芯片转移方法
CN113035763A (zh) * 2021-03-01 2021-06-25 东莞市中麒光电技术有限公司 一种高精度芯片转移方法
CN113130728A (zh) * 2021-04-13 2021-07-16 东莞市中麒光电技术有限公司 一种led芯片巨量转移方法

Also Published As

Publication number Publication date
CN116247000B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN101960295B (zh) 电子元件检查方法及该方法所使用的装置
CN103943080B (zh) 一种显示器件像素亮度补偿控制方法及装置
CN104508812A (zh) 将衬底与探针卡抵接的方法
CN116247000B (zh) 一种芯片排晶方法及其装置
KR102318507B1 (ko) 마이크로 led 패키지의 검사 장치 및 방법
KR20120005921A (ko) 어레이 테스트 장치
KR101898616B1 (ko) Amoled 모바일 마스크프레임 어셈블리 제조용 싱글 텐션 용접 장치와 이를 이용한 amoled 모바일 마스크 프레임 어셈블리 제조방법
KR101898612B1 (ko) Amoled 모바일 마스크프레임 어셈블리 제조용 듀얼 텐션 용접 장치와 이를 이용한 amoled 모바일 마스크 프레임 어셈블리 제조방법
CN104599633A (zh) 一种oled伽马校正装置
CN102044225B (zh) 液晶显示器及其驱动方法
CN113686420A (zh) 一种锂离子电池注液用的称量系统
CN114999970B (zh) 一种含压力反馈的自重压合装置及压合系统
US20230078752A1 (en) Display device
JPH063059A (ja) 再溶解炉
CN108020312B (zh) 一种嵌套式电子吊秤砝码加载系统
CN108630586B (zh) 带异物检测功能的基板吸附设备及异物检测方法
CN111792363B (zh) 一种双砝码传送、交替加载的装置
KR20020033043A (ko) 결함 수정 장치 및 결함 수정방법
KR100797571B1 (ko) 복합 검사기
CN114152192B (zh) 行星轮架行星齿轮轴安装孔在线检测机、生产线及方法
CN220290777U (zh) 一种晶圆升降装置、晶圆传片设备及晶圆检测设备
EP4261015A1 (en) Printing apparatus and method for led dam of display panel
CN219309366U (zh) 一种针类零件或组件长短差异筛选辅助装置
CN115009945B (zh) 一种施工升降机噪音抖动检测系统及噪音抖动检测方法
CN218973388U (zh) 一种新型基础雷管装填线装药量药高检查装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20230609

Assignee: Hunan Aolan New Material Technology Co.,Ltd.

Assignor: TUNGHSU TECHNOLOGY GROUP Co.,Ltd.

Contract record no.: X2023110000132

Denomination of invention: A Chip Arranging Method and Device

Granted publication date: 20230808

License type: Common License

Record date: 20231018

EE01 Entry into force of recordation of patent licensing contract