CN116246678A - 高压释放电路、存储器和电子设备 - Google Patents

高压释放电路、存储器和电子设备 Download PDF

Info

Publication number
CN116246678A
CN116246678A CN202310256001.1A CN202310256001A CN116246678A CN 116246678 A CN116246678 A CN 116246678A CN 202310256001 A CN202310256001 A CN 202310256001A CN 116246678 A CN116246678 A CN 116246678A
Authority
CN
China
Prior art keywords
circuit
nmos tube
release circuit
high voltage
release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310256001.1A
Other languages
English (en)
Inventor
黄金煌
马继荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Unigroup Tsingteng Microsystems Co Ltd
Original Assignee
Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Unigroup Tsingteng Microsystems Co Ltd filed Critical Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority to CN202310256001.1A priority Critical patent/CN116246678A/zh
Publication of CN116246678A publication Critical patent/CN116246678A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请涉及存储器技术领域，公开一种高压释放电路，包括放控制电路、偏置电流电路、第一释放电路和第二释放电路。其中，控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。从而能够提高存储器的可靠性。本申请还公开一种存储器和电子设备。

Description

高压释放电路、存储器和电子设备
技术领域
本申请涉及存储器技术领域，例如涉及一种高压释放电路、存储器和电子设备。
背景技术
在存储器设计中，编程结束后编程高压需要释放。图1为现有的高压释放电路，结合图1所示，第四电阻1的一端接地，第四电阻1的另一端连接第五电阻2的一端和第二比较器4的第一输入端；第二比较器4的第二输入端用于接收预设的参考基准电压；第五电阻2的另一端连接第十一NMOS管5的漏极和第十一NMOS管5的栅极，并用于接收存储器的电荷泵输出的存储器编程的正高压(HVPOS)；第十一NMOS管5的源极连接第九NMOS管6的漏极；第九NMOS管6的栅极连接电源；第九NMOS管6的源极连接第十NMOS管7的漏极；第十NMOS管7的栅极连接第二比较器4的输出端；第十NMOS管7的源极接地。其中，电源为VCC，地线为GND。
通过现有的高压释放电路，HVPOS从较高的电压开始释放时，例如：HVPOS为10V，VCC为2V。在HVPOS的分压信号DET大于参考基准电压VREF的情况下，第二比较器的输出端输出为高电平，第十NMOS管开启，HVPOS快速释放。随着HVPOS的电压值降低，释放电流越来越小，直到HVPOS接近第三预设数值或HVPOS低于第四预设数值的情况下，HVPOS停止释放。其中，第三预设数值等于VCC+VTH2的值；第四预设阈值预设数值等于第五电阻/第四电阻*VREF的值。VCC为电源电压，VTH2为第九NMOS管的阈值电压，“/”为除法，“*”为乘法，“+”为加法。
在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：
相关技术中，在释放HVPOS的过程中，释放HVPOS的速度会根据HVPOS的电压值的变化而变化。使得在HVPOS高的情况下HVPOS的释放速度快，在HVPOS低的情况下HVPOS的释放速度慢，影响存储器的可靠性。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本公开实施例提供一种高压释放电路、存储器和电子设备，以能够提高存储器的可靠性。
在一些实施例中，所述高压释放电路，包括：控制电路，连接偏置电流电路、第一释放电路和第二释放电路；所述控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号；偏置电流电路，连接第一释放电路和第二释放电路；所述偏置电流电路用于根据控制信号为第一释放电路提供偏置电流；第一释放电路，连接第二释放电路；所述第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值；第二释放电路，用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。
在一些实施例中，所述控制电路包括：第一电阻、第二电阻和第一比较器；第一电阻的一端接地，第一电阻的另一端连接第二电阻的一端和第一比较器的第一输入端；第二电阻的另一端连接第一释放电路和第二释放电路，并用于接收存储器的电荷泵输出的正高压；第一比较器的第二输入端用于接收预设的参考基准电压；第一比较器的输出端连接第一释放电路、偏置电流电路和第二释放电路。
在一些实施例中，所述偏置电流电路，包括：第五NMOS管、第六NMOS管和电流源；电流源的一端连接电源，电流源的另一端连接第六NMOS管的漏极和第六NMOS管的栅极；第六NMOS管的栅极连接第一释放电路，第六NMOS管的源极连接第五NMOS管的漏极；第五NMOS管的栅极连接控制电路、第一释放电路和第二释放电路，第五NMOS管的源极接地。
在一些实施例中，所述第一释放电路，包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；第三NMOS管的漏极和栅极连接控制电路，并接收存储器的电荷泵输出的正高压；第三NMOS管的源极连接第二NMOS管的漏极；第二NMOS管的栅极连接电源，第二NMOS管的源极连接第一NMOS管的漏极和第二释放电路；第一NMOS管的栅极连接偏置电流电路；第一NMOS管的源极连接第四NMOS管的漏极；第四NMOS管的栅极连接控制电路、偏置电流电路和第二释放电路，第四NMOS管的源极接地。
在一些实施例中，高压释放电路存在一个或多个第七NMOS管与第一NMOS管并联。
在一些实施例中，所述第二释放电路，包括：PMOS管、第三电阻、第八NMOS管和反相器；第三电阻的一端连接控制电路，并接收存储器的电荷泵输出的正高压；第三电阻的另一端连接PMOS管的源极；PMOS管的栅极连接第一释放电路；PMOS管的漏极连接第八NMOS管的漏极；第八NMOS管的源极连接电源；第八NMOS管的栅极连接反相器的输出端；反相器的输入端连接控制电路、偏置电流电路和第一释放电路。
在一些实施例中，所述偏置电流电路用于根据控制信号为第一释放电路提供偏置电流，包括：在控制信号为高电平的情况下，偏置电流电路为第一释放电路提供偏置电流。
在一些实施例中，所述第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值，包括：在控制信号为高电平的情况下，第一释放电路按照预设电流释放正高压的电压值到第一预设数值。
在一些实施例中，所述存储器包括上述的高压释放电路。
在一些实施例中，所述电子设备包括上述的存储器。
本公开实施例提供的高压释放电路、存储器和电子设备，可以实现以下技术效果：通过控制电路连接偏置电流电路、第一释放电路和第二释放电路。控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路连接第一释放电路，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路连接第二释放电路，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压均按照设定的预设电流释放。即，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。从而能够提高存储器的可靠性。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本公开实施例提供的一个现有的高压释放电路的结构示意图；
图2是本公开实施例提供的一种高压释放电路的结构示意图；
图3是本公开实施例提供的一个控制电路的结构示意图；
图4是本公开实施例提供的一个偏置电流电路的结构示意图；
图5是本公开实施例提供的一个第一释放电路的结构示意图；
图6是本公开实施例提供的一个第二释放电路的结构示意图；
图7是本公开实施例提供的另一种高压释放电路的结构示意图。
附图标记：
1：第四电阻；2：第五电阻；3：PMOS管；4：第二比较器；5：第十一NMOS管；6：第九NMOS管；7：第十NMOS管；8：控制电路；9：偏置电流电路；10：第一释放电路；11：第二释放电路；12：第一电阻；13：第二电阻；14：第三电阻；15：第一比较器；16：第五NMOS管；17：第六NMOS管；18：电流源；19：第一NMOS管；20：第二NMOS管；21：第三NMOS管；22：第四NMOS管；23：第八NMOS管；24：反相器；25：第七NMOS管。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。
结合图2所示，本公开实施例提供一种高压释放电路，包括：控制电路8、偏置电流电路9、第一释放电路10和第二释放电路11。控制电路，连接偏置电流电路、第一释放电路和第二释放电路；控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号；偏置电流电路，连接第一释放电路；偏置电流电路用于根据控制信号为第一释放电路提供偏置电流；第一释放电路，连接第二释放电路；第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值；第二释放电路，用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。
采用本公开实施例提供的高压释放电路，通过控制电路连接偏置电流电路、第一释放电路和第二释放电路。控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路连接第一释放电路，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路连接第二释放电路，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压均按照设定的预设电流释放。即，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。由于存储器高压下瞬间电流可控，能够提高存储器的可靠性，进而增加包含存储器的产品的使用寿命。
结合图3所示，可选地，控制电路包括：第一电阻12、第二电阻13和第一比较器15。第一电阻12的一端接地，第一电阻12的另一端连接第二电阻13的一端和第一比较器15的第一输入端；第二电阻13的另一端连接第一释放电路和第二释放电路，并用于接收存储器的电荷泵输出的正高压；第一比较器15的第二输入端用于接收预设的参考基准电压；第一比较器15的输出端连接第一释放电路、偏置电流电路和第二释放电路。
结合图4所示，可选地，偏置电流电路，包括：第五NMOS管16、第六NMOS管17和电流源18；电流源18的一端连接电源，电流源18的另一端连接第六NMOS管17的漏极和第六NMOS管17的栅极；第六NMOS管17的栅极连接第一释放电路，第六NMOS管17的源极连接第五NMOS管16的漏极；第五NMOS管16的栅极连接控制电路、第一释放电路和第二释放电路，第五NMOS管16的源极接地。其中，电流源为恒定偏置电流源。这样，通过偏置电流电路为第一释放电路提供偏置电流。用户能够通过改变偏置电流的大小，从而改变HVPOS的释放速度。从而能够便于用户根据存储器的规格和型号，改变HVPOS的释放速度，进而更好的保护存储器。
可选地，第一释放电路，包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管。第三NMOS管的漏极和栅极连接控制电路，并接收存储器的电荷泵输出的正高压。第三NMOS管的源极连接第二NMOS管的漏极。第二NMOS管的栅极连接电源，第二NMOS管的源极连接第一NMOS管的漏极和第二释放电路；第一NMOS管的栅极连接偏置电流电路；第一NMOS管的源极连接第四NMOS管的漏极；第四NMOS管的栅极连接控制电路、偏置电流电路和第二释放电路，第四NMOS管的源极接地。
可选地，存在一个或多个第七NMOS管与第一NMOS管并联。其中，第七NMOS管与第一NMOS管具有相同的沟道宽长比。这样，通过改变并联的第七NMOS管的数量，能够改变预设电流的大小。从而使HVPOS按照用户的需求线性释放。
结合图5所示，在一些实施例中，第一释放电路，包括：第一NMOS管19、第二NMOS管20、第三NMOS管21、第四NMOS管22和第七NMOS管25。第三NMOS管21的漏极和栅极连接控制电路，并接收存储器的电荷泵输出的正高压；第三NMOS管21的源极连接第二NMOS管20的漏极；第二NMOS管20的栅极连接电源，第二NMOS管20的源极连接第一NMOS管19的漏极、第七NMOS管25的漏极和第二释放电路；第一NMOS管19的栅极连接第七NMOS管25栅极和偏置电流电路；第一NMOS管19的源极连接第四NMOS管22的漏极和第七NMOS管25的源极；第四NMOS管22的栅极连接控制电路、偏置电流电路和第二释放电路，第四NMOS管22的源极接地。
结合图6所示，可选地，第二释放电路，包括：PMOS管3、第三电阻14、第八NMOS管23和反相器24；第三电阻14的一端连接控制电路，并接收存储器的电荷泵输出的正高压；第三电阻14的另一端连接PMOS管3的源极；PMOS管3的栅极连接第一释放电路；PMOS管3的漏极连接第八NMOS管23的漏极；第八NMOS管23的源极连接电源；第八NMOS管23的栅极连接反相器24的输出端；反相器24的输入端连接控制电路、偏置电流电路和第一释放电路。
在一些实施例中，第一预设数值等于或约等于电源电压与PMOS管的阈值电压之和。第二预设数值等于电源电压。
在一些实施例中，控制电路中的第二电阻远离第一电阻的一端连接第一释放电路中的第三NMOS管的漏极、第二释放电路中的第三电阻。控制电路中的第一比较器的输出端连接第一释放电路中的第四NMOS管的栅极、偏置电流电路中的第五NMOS管的栅极和第二释放电路中反相器的输入端口。偏置电流电路中的第六NMOS管的栅极连接第一释放电路中的第一NMOS管的栅极。第二释放电路中的PMOS管的栅极连接第一释放电路的第二NMOS管的源极和第一NMOS管的漏极。
结合图7所示，在一些实施例中，第一电阻12的一端接地，第一电阻12的另一端连接第二电阻13的一端和第一比较器15的第一输入端；第二电阻13的另一端连接第三电阻14的一端、第三NMOS管21的漏极和第三NMOS管21的栅极，并用于接收存储器的电荷泵输出的正高压；第一比较器15的第二输入端用于接收预设的参考基准电压；第一比较器15的输出端连接第四NMOS管22的栅极、第五NMOS管16的栅极和反相器24的输入端。电流源18的一端连接电源，电流源18的另一端连接第六NMOS管17的漏极和第六NMOS管17的栅极；第六NMOS管17的栅极连接第一NMOS管19的栅极，第六NMOS管17的源极连接第五NMOS管16的漏极；第五NMOS管16的源极接地。第三NMOS管21的源极连接第二NMOS管20的漏极；第二NMOS管20的栅极连接电源，第二NMOS管20的源极连接第一NMOS管19的漏极和PMOS管3的栅极；第一NMOS管19的源极连接第四NMOS管22的漏极；第四NMOS管22的源极接地。第三电阻23的另一端连接PMOS管3的源极；PMOS管3的漏极连接第八NMOS管23的漏极；第八NMOS管23的源极连接电源；第八NMOS管23的栅极连接反相器24的输出端。这样，HVPOS从较高的电压开始释放时，例如：HVPOS为10V，VCC为2V。在HVPOS的分压信号DET大于第五预设数值的情况下，第一比较器的输出端输出为高电平，第四NMOS管开启。第五预设数值等于第二电阻/第一电阻*VREF的值。HVPOS按照N*IDC的释放电流从第一释放通路释放HVPOS的电压。此时，HVPOS的电压下降呈线性变化。当HVPOS的电压接近VCC+VTH1的情况下，第一释放通路接近关断，PMOS管的栅极信号变低，从而使得PMOS管开启。此时，HVPOS从第二释放通路快速释放HVPOS的电压，直到HVPOS的电压等于第五预设数值，第二释放通路关断。其中，VTH1为PMOS管的阈值电压。IDC为电流源的电流值。将第一NMOS管的数量与第七NMOS管的数量之和称为总数量。N为总数量与第六NMOS管的数量的比值。例如：在存在一个第一NMOS管，存在三个第七NMOS管，存在一个第六NMOS管的情况下，N等于4。
在一些实施例中，在HVPOS的电压大于VCC+VTH1的情况下，确认HVPOS的电压处于较高值。
可选地，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流，包括：在控制信号为高电平的情况下，偏置电流电路为第一释放电路提供偏置电流。
可选地，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流，还包括：在控制信号为低电平的情况下，偏置电流电路停止为第一释放电路提供偏置电流。
可选地，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值，包括：在控制信号为高电平的情况下，第一释放电路按照预设电流释放正高压的电压值到第一预设数值。
可选地，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值，还包括：在控制信号为低电平的情况下，第一释放电路停止按照预设电流释放正高压的电压值到第一预设数值。
本公开实施例提供一种存储器，包括上述的高压释放电路。
采用本公开实施例提供的存储器，通过存储器内包括高压释放电路。高压释放电路包括：控制电路、偏置电流电路、第一释放电路和第二释放电路。其中，控制电路连接偏置电流电路、第一释放电路和第二释放电路。控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路连接第一释放电路，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路连接第二释放电路，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压均按照设定的预设电流释放。即，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。从而能够提高存储器的可靠性。
本公开实施例提供一种电子设备，包括上述的存储器。
采用本公开实施例提供的电子设备，通过电子设备包括存储器。存储器内包括高压释放电路。高压释放电路包括：控制电路、偏置电流电路、第一释放电路和第二释放电路。其中，控制电路连接偏置电流电路、第一释放电路和第二释放电路。控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路连接第一释放电路，偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路连接第二释放电路，第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压均按照设定的预设电流释放。即，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。从而能够提高存储器的可靠性。进而提高包括存储器的电子设备的可靠性。
以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种高压释放电路，其特征在于，包括：
控制电路，连接偏置电流电路、第一释放电路和第二释放电路；所述控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号；
偏置电流电路，连接第一释放电路和第二释放电路；所述偏置电流电路用于根据控制信号为第一释放电路提供偏置电流；
第一释放电路，连接第二释放电路；所述第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值；
第二释放电路，用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。
2.根据权利要求1所述的高压释放电路，其特征在于，所述控制电路包括：第一电阻、第二电阻和第一比较器；第一电阻的一端接地，第一电阻的另一端连接第二电阻的一端和第一比较器的第一输入端；第二电阻的另一端连接第一释放电路和第二释放电路，并用于接收存储器的电荷泵输出的正高压；第一比较器的第二输入端用于接收预设的参考基准电压；第一比较器的输出端连接第一释放电路、偏置电流电路和第二释放电路。
3.根据权利要求1所述的高压释放电路，其特征在于，所述偏置电流电路，包括：第五NMOS管、第六NMOS管和电流源；电流源的一端连接电源，电流源的另一端连接第六NMOS管的漏极和第六NMOS管的栅极；第六NMOS管的栅极连接第一释放电路，第六NMOS管的源极连接第五NMOS管的漏极；第五NMOS管的栅极连接控制电路、第一释放电路和第二释放电路，第五NMOS管的源极接地。
4.根据权利要求1所述的高压释放电路，其特征在于，所述第一释放电路，包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；第三NMOS管的漏极和栅极连接控制电路，并接收存储器的电荷泵输出的正高压；第三NMOS管的源极连接第二NMOS管的漏极；第二NMOS管的栅极连接电源，第二NMOS管的源极连接第一NMOS管的漏极和第二释放电路；第一NMOS管的栅极连接偏置电流电路；第一NMOS管的源极连接第四NMOS管的漏极；第四NMOS管的栅极连接控制电路、偏置电流电路和第二释放电路，第四NMOS管的源极接地。
5.根据权利要求4所述的高压释放电路，其特征在于，存在一个或多个第七NMOS管与第一NMOS管并联。
6.根据权利要求1所述的高压释放电路，其特征在于，所述第二释放电路，包括：PMOS管、第三电阻、第八NMOS管和反相器；第三电阻的一端连接控制电路，并接收存储器的电荷泵输出的正高压；第三电阻的另一端连接PMOS管的源极；PMOS管的栅极连接第一释放电路；PMOS管的漏极连接第八NMOS管的漏极；第八NMOS管的源极连接电源；第八NMOS管的栅极连接反相器的输出端；反相器的输入端连接控制电路、偏置电流电路和第一释放电路。
7.根据权利要求1至6任一项所述的高压释放电路，其特征在于，所述偏置电流电路用于根据控制信号为第一释放电路提供偏置电流，包括：
在控制信号为高电平的情况下，偏置电流电路为第一释放电路提供偏置电流。
8.根据权利要求1至6任一项所述的高压释放电路，其特征在于，所述第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值，包括：
在控制信号为高电平的情况下，第一释放电路按照预设电流释放正高压的电压值到第一预设数值。
9.一种存储器，其特征在于，包括：包括如权利要求1至8任一项所述的高压释放电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的存储器。
CN202310256001.1A 2023-03-08 2023-03-08 高压释放电路、存储器和电子设备 Pending CN116246678A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310256001.1A CN116246678A (zh) 2023-03-08 2023-03-08 高压释放电路、存储器和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310256001.1A CN116246678A (zh) 2023-03-08 2023-03-08 高压释放电路、存储器和电子设备

Publications (1)

Publication Number Publication Date
CN116246678A true CN116246678A (zh) 2023-06-09

Family

ID=86627763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310256001.1A Pending CN116246678A (zh) 2023-03-08 2023-03-08 高压释放电路、存储器和电子设备

Country Status (1)

Country Link
CN (1) CN116246678A (zh)

Similar Documents

Publication Publication Date Title
US7495872B2 (en) Semiconductor unit
CN101364118B (zh) 稳压器和高压发生器
US6373324B2 (en) Voltage blocking method and apparatus for a charge pump with diode connected pull-up and pull-down on boot nodes
US7750717B2 (en) Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting
EP0766256A1 (en) Voltage regulator for semiconductor non-volatile electrically programmable memory devices
US7427882B2 (en) Method and apparatus for switching on a voltage supply of a semiconductor circuit and corresponding semiconductor circuit
US6144237A (en) Power on reset circuit
CN102591387A (zh) 电压调节器和电压调节方法
US6977523B2 (en) Voltage level shifting circuit
US11367469B2 (en) Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus
EP2647961B1 (en) Semiconductor integrated circuit and semiconductor physical quantity sensor device
TW201828601A (zh) 輸出電路和用於提供輸出電流的方法
CN116246678A (zh) 高压释放电路、存储器和电子设备
CN102044866A (zh) 集成电路的过度电性应力保护电路
US6842041B1 (en) Low-voltage non-degenerative transmitter circuit
US6356488B1 (en) Bias level generating circuit in a flash memory device
CN112260683B (zh) 一种复用振荡器频率调整模块和基准模块的电路及芯片
US5869997A (en) Intermediate potential generating circuit
US10127966B2 (en) Reading circuit with a shifting stage and corresponding reading method
US20210351177A1 (en) Semiconductor device
CN107370351B (zh) 电荷泄放电路
US8872555B2 (en) Power-on reset circuit
KR910003604B1 (ko) 차아지업 및 디스차아지 회로를 이용한 기준전압 발생회로
CN113764002B (zh) Nvm栅端电压控制电路
CN220820482U (zh) 用于多芯片控制音频功放芯片的电路、音频电路和语音板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination