CN116234378A - 显示基板及其制备方法、显示面板 - Google Patents

显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN116234378A
CN116234378A CN202310250902.XA CN202310250902A CN116234378A CN 116234378 A CN116234378 A CN 116234378A CN 202310250902 A CN202310250902 A CN 202310250902A CN 116234378 A CN116234378 A CN 116234378A
Authority
CN
China
Prior art keywords
transistor
metal layer
substrate
layer
initializing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310250902.XA
Other languages
English (en)
Inventor
杨萌
卢慧玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202310250902.XA priority Critical patent/CN116234378A/zh
Publication of CN116234378A publication Critical patent/CN116234378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种显示基板及其制备方法、显示面板及显示装置。所述显示基板包括像素电路和衬底，所述像素电路位于所述衬底上，所述像素电路包括：驱动晶体管、存储电容、第一初始化晶体管和第二初始化晶体管，所述驱动晶体管的栅极为第一金属层；所述存储电容的第一极板为所述第一金属层，所述存储电容的第二极板为第二金属层；其中，所述驱动晶体管为顶栅型薄膜晶体管，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管，且所述第一初始化晶体管和所述第二初始化晶体管的栅极为同一屏蔽金属层，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。采用上述显示基板可以节省版图设计空间。

Description

显示基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，特别是涉及一种显示基板及其制备方法、显示面板。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示技术是一种利用发光材料在电流的驱动下发光来实现显示的技术。OLED显示器具有超轻、超薄、高亮度、大视角、低电压、低功耗、快响应、高清晰度、抗震、可弯曲、低成本、工艺简单、使用原材料少、发光效率高和温度范围宽等优点。
但是随着PPI(Pixels Per Inch，像素密度)越来越高，版图设计(layout)空间越来越紧张。
发明内容
基于此，有必要针对上述技术问题，提供一种能够节省版图设计空间的显示基板及其制备方法、显示面板及显示装置。
第一方面，本申请提供了一种显示基板，所述显示基板包括像素电路和衬底，所述像素电路位于所述衬底上，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极为第一金属层，所述驱动晶体管用于向发光器件提供驱动电流；
存储电容，所述存储电容的第一极板为所述第一金属层，所述存储电容的第二极板为第二金属层，所述存储电容的第一极板与所述驱动晶体管的栅极连接；
第一初始化晶体管，所述第一初始化晶体管的栅极用于接收第一扫描信号，所述第一初始化晶体管的第一极与所述存储电容的第一极板、所述驱动晶体管的删极连接，所述第一初始化晶体管的第二极用于接收第一初始化信号；
第二初始化晶体管，所述第二初始化晶体管的栅极用于接收第二扫描信号，所述第二初始化晶体管的第一极用于接收第二初始化信号，所述第二初始化晶体管的第二极与发光器件的阳极连接；
其中，所述驱动晶体管为顶栅型薄膜晶体管，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管，且所述第一初始化晶体管和所述第二初始化晶体管的栅极为同一屏蔽金属层，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
在其中一个实施例中，所述像素电路还包括：
数据写入晶体管，所述数据写入晶体管的栅极用于接收第三扫描信号，所述数据写入晶体管的第一极用于接收数据电压，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；
第一发光控制晶体管，所述第一发光控制晶体管的栅极用于接收发光控制信号，所述第一发光控制晶体管的第一极用于接收第一电源电压，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接；
第二发光控制晶体管，所述第二发光控制晶体管的栅极用于接收所述发光控制信号，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光器件的阳极连接；
阈值补偿晶体管，所述阈值补偿晶体管的栅极用于接收第四扫描信号，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接；
其中，所述数据写入晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管和所述阈值补偿晶体管为顶栅型薄膜晶体管。
在其中一个实施例中，所述底栅型薄膜晶体管包括所述屏蔽金属层和第一有源层，所述屏蔽金属层位于所述衬底与所述第一有源层之间。
在其中一个实施例中，所述显示基板还包括第一绝缘层，所述第一绝缘层位于所述屏蔽金属层和所述第一有源层之间。
在其中一个实施例中，所述显示基板还包括第二绝缘层，所述第二绝缘层位于所述屏蔽金属层和所述衬底之间。
在其中一个实施例中，所述顶栅型薄膜晶体管包括所述第一金属层和第二有源层，所述第二有源层位于所述衬底与所述第一金属层之间，所述第一金属层作为所述顶栅型薄膜晶体管的栅极，所述第二有源层在所述衬底上的正投影与所述第一金属层在所述衬底上的正投影至少部分重叠。
在其中一个实施例中，所述显示基板还包括绝缘介质层，所述绝缘介质层位于所述第一金属层和所述第二金属层之间。
第二方面，本申请提供了一种显示面板，包括如上所述的显示基板。
第三方面，本申请提供了一种显示基板的制备方法，所述方法包括：
提供衬底；
在所述衬底上形成像素电路，其中，所述像素电路包括驱动晶体管、存储电容、第一初始化晶体管和第二初始化晶体管，所述驱动晶体管为顶栅型薄膜晶体管，所述驱动晶体管的栅极为第一金属层，所述存储电容的第一极板为第一金属层，所述存储电容的第二极板为第二金属层，所述存储电容的第一极板与所述驱动晶体管的栅极连接，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管的栅极，所述第一初始化晶体管和所述第二初始化晶体管的栅极共用同一屏蔽金属层，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
在其中一个实施例中，所述在所述衬底上形成像素电路，包括：
在所述衬底的上表面形成屏蔽金属层；
在所述衬底和所述屏蔽金属层露出的表面形成第一绝缘层；
在所述第一绝缘层远离所述衬底的表面形成第一有源层和第二有源层；
在所述第一绝缘层、所述第一有源层和所述第二有源层露出的表面形成第二绝缘层；
在所述第二绝缘层远离所述衬底的表面形成第一金属层；
在所述第二绝缘层和所述第一金属层露出的表面形成绝缘介质层；
在所述绝缘介质层远离所述衬底的表面形成第二金属层，其中，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
上述显示基板、显示面板和显示基板的制备方法，通过使第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管，并使所述第一初始化晶体管和所述第二初始化晶体管的栅极为同一屏蔽金属层，从而使屏蔽金属层在有源层下方，屏蔽金属层与第二金属层的距离较远。相关技术中，采用顶栅型薄膜晶体管，第一金属层在有源层上方，第一金属层和第二金属层之间只有一层绝缘介质层，该绝缘介质层很薄，为了避免第一金属层和第二金属层短路，会在列方向上使第一金属层和第二金属层之间具有足够的间隔距离，因此，会导致像素电路列方向的像素间距增加。而申请中，由于屏蔽金属层与第二金属层的距离较远，因此，在版图设计中不需要考虑第二金属层和屏蔽金属层的间隔空间，屏蔽金属层和相邻的金属层在衬底上的正投影可以交叠。因此，可以改变整个电路的版图设计，缩小在列方向的距离，进而节省版图设计空间。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中的显示基板的版面设计图；
图2为本申请一实施例中的显示基板的局部截面示意图；
图3为本申请一实施例中的像素电路的结构示意图；
图4为相关技术中的显示基板的版面设计图；
图5为相关技术中的显示基板的局部截面示意图；
图6为本申请一实施例中的显示基板的制备方法的流程示意图；
图7为本申请一实施例中的在所述衬底上形成像素电路步骤的流程示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在附图中，为了清楚说明，可以夸大层和区域的尺寸。可以理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，还可以理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。另外，同样的附图标记始终表示同样的元件。
在下面的实施例中，当层、区域或元件被“连接”时，可以解释为所述层、区域或元件不仅被直接连接还通过置于其间的其他组成元件被连接。例如，当层、区域、元件等被描述为被连接或电连接时，所述层、区域、元件等不仅可以被直接连接或被直接电连接，还可以通过置于其间的另一层、区域、元件等被连接或被电连接。
在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。
当诸如“……中的至少一种(个)(者)”的表述位于一列元件(元素)之后时，修饰整列元件(元素)，而不是修饰该列中的个别元件(元素)。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。申请文件中使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
根据本文中所描述的本申请概念的实施方式的电子或电气装置和/或任何其它相关装置或部件(例如，包括显示面板和显示面板驱动器的显示装置，其中，显示面板驱动器还包括驱动控制器、栅极驱动器、伽马基准电压发生器、数据驱动器和发射驱动器)可利用任何适当的硬件、固件(例如专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上或形成在一个衬底上。另外，这些装置的各种部件可为在一个或更多个计算装置中在一个或更多个处理器上运行从而执行计算机程序指令以及与其它系统部件交互以执行本文中所描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可使用标准存储装置(例如，如随机存取存储器(RAM)实现在计算装置中。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，如CD-ROM、闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或更多个其它计算装置上，而不背离本申请概念的示例性实施方式的精神和范围。
虽然在文中已经特别描述了显示模块和包括显示模块的显示装置的示例性实施例，但是很多修改和变化对于本领域技术人员将是显而易见的。因此，将理解的是，可除了如文中特别描述的那样以外地实施根据本申请的原理构成的显示模块和包括显示模块的显示装置。本申请还被限定在权利要求及其等同物中。
正如背景技术所述，现有技术中的有机发光二极管(Organic Light-EmittingDiode，OLED)显示技术是一种利用发光材料在电流的驱动下发光来实现显示的技术。OLED显示器具有超轻、超薄、高亮度、大视角、低电压、低功耗、快响应、高清晰度、抗震、可弯曲、低成本、工艺简单、使用原材料少、发光效率高和温度范围宽等优点。
但是随着PPI(Pixels Per Inch，像素密度)越来越高，版图设计(layout)空间越来越紧张。
基于以上原因，如图1至图3所示，本申请提供了一种显示基板，所述显示基板包括像素电路和衬底21，所述像素电路位于所述衬底21上，所述像素电路包括：驱动晶体管T0、存储电容Cst、第一初始化晶体管T1和第二初始化晶体管T2。
所述驱动晶体管T0的栅极为第一金属层23，所述驱动晶体管T0用于向发光器件提供驱动电流。
所述存储电容Cst的第一极板为所述第一金属层23，所述存储电容的第二极板为第二金属层27(即图1中的M2)，所述存储电容Cst的第一极板与所述驱动晶体管T0的栅极连接。
第一初始化晶体管T1，所述第一初始化晶体管T1的栅极用于接收第一扫描信号S1，所述第一初始化晶体管T1的第一极与所述存储电容Cst的第一极板、所述驱动晶体管T0的栅极连接，所述第一初始化晶体管T1用于接收第一初始化信号Vref1。
第二初始化晶体管T2，所述第二初始化晶体管T2的栅极用于接收第二扫描信号S2，所述第二初始化晶体管T2的第一极用于接收第二初始化信号Vref2，所述第二初始化晶体管T2的第二极与发光器件的阳极连接。第一初始化信号Vref1和第二初始化信号Vref2可以为同一初始化信号。
其中，所述驱动晶体管T0为顶栅型薄膜晶体管，所述第一初始化晶体管T1和所述第二初始化晶体管T2为底栅型薄膜晶体管，且所述第一初始化晶体管T1和所述第二初始化晶体管T2的栅极为同一屏蔽金属层，所述第二金属层27在所述衬底21上的正投影与所述屏蔽金属层22在所述衬底上的正投影至少部分重叠。屏蔽金属层22可以为背金属膜(BackSide Metal，BSM)，下面将以屏蔽金属层22为BSM为例进行说明。
应用中，薄膜晶体管包括有源层和栅极层，有源层包括沟道区以及位于沟道区两侧的源区和漏区。以衬底所在的方向为下方，顶栅型薄膜晶体管的栅极层位于有源层的上方，底栅型薄膜晶体管的栅极位于有源层的下方。
相关技术中，像素电路的薄膜晶体管均为顶栅型薄膜晶体管，如图4和图5所示，顶栅型薄膜晶体管包括第一金属层12和有源层13，第一金属层12在有源层13上方，作为薄膜晶体管的栅极，第一金属层12和第二金属层11之间只有一层绝缘介质层14，该绝缘介质层14很薄，为了避免第一金属层12和第二金属层11短路，会在列方向(即图4中的Y方向)上使第一金属层12和第二金属层11之间具有足够的间隔距离，因此，会导致像素电路列方向的像素间距增加。
相对现有技术，本实施例中，所述第一初始化晶体管T1和所述第二初始化晶体管T2的薄膜晶体管为底栅型薄膜晶体管，且栅极为屏蔽金属层22。在此情况下，由于屏蔽金属层22在有源层24下方，第二金属层27在有源层24上方，屏蔽金属层22和第二金属层27距离很远，不需要考虑屏蔽金属层22和第二金属层27的列方向(即图1中的Y方向)的间隔空间。因此在版图设计中，屏蔽金属层22和第二金属层27在衬底21上的投影可以交叠，则可以改变整个电路的版图设计，缩小在列方向的距离。同时，可以理解，采用屏蔽金属层22可以起到遮挡底光的作用，减轻屏体mura；同时也可以增加透过率，减小高光过低或指纹识别不正常等风险。
上述显示基板，通过使第一初始化晶体管T1和所述第二初始化晶体管T2为底栅型薄膜晶体管，并使所述第一初始化晶体管T1和所述第二初始化晶体管T2的栅极为同一屏蔽金属层22，从而使屏蔽金属层22在有源层24下方，屏蔽金属层22与第二金属层27的距离较远。相关技术中，采用顶栅型薄膜晶体管，第一金属层12在有源层13上方，第一金属层12和第二金属层11之间只有一层绝缘介质层14，该绝缘介质层14很薄，为了避免第一金属层12和第二金属层11短路，会在列方向上使第一金属层12和第二金属层11之间具有足够的间隔距离，因此，会导致像素电路列方向的像素间距增加。而本申请中，由于屏蔽金属层22与第二金属层27的距离较远，因此，在版图设计中不需要考虑第二金属层27和屏蔽金属层22的间隔空间，屏蔽金属层和相邻的金属层在衬底21上的正投影可以交叠。因此，可以改变整个电路的版图设计，缩小在列方向的距离，进而节省版图设计空间。
在一个实施例中，如图3所示，所述像素电路还包括：数据写入晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5和阈值补偿晶体管T6，其中，所述数据写入晶体管T3、所述第一发光控制晶体管T4、所述第二发光控制晶体管T5和所述阈值补偿晶体管T6为顶栅型薄膜晶体管。
所述数据写入晶体管T3的栅极用于接收第三扫描信号S3，所述数据写入晶体管T3的第一极用于接收数据电压Vdata，所述数据写入晶体管T3的第二极与所述驱动晶体管T0的第一极连接。数据写入晶体管T3用于在第一写入阶段，响应第三扫描信号S3，使得数据写入晶体管T3的第一极和第二极导通，进而使得驱动晶体管T0的第一极接收数据电压Vdata，数据电压Vdata由驱动晶体管T0的第一极、第二极以及阈值补偿晶体管T6写入驱动晶体管T0的栅极。
第一发光控制晶体管T4，所述第一发光控制晶体管T4的栅极用于接收发光控制信号EM，所述第一发光控制晶体管T4的第一极用于接收第一电源电压VDD，所述第一发光控制晶体管T4的第二极与所述驱动晶体管T0的第一极连接。
第二发光控制晶体管T5，所述第二发光控制晶体管T5的栅极用于接收所述发光控制信号EM，所述第二发光控制晶体管T5的第一极与所述驱动晶体管T0的第二极连接，所述第二发光控制晶体管T5的第二极与所述发光器件的阳极连接。
其中，第一发光控制晶体管T4和第二发光控制晶体管T5均具备开关功能，第一发光控制晶体管T4和第二发光控制晶体管T5的栅极接收发光控制信号EM，所述第一发光控制晶体管T4的第一极接收第一电源电压VDD，第二极与驱动晶体管T0的第一极连接，所述第二发光控制晶体管T5的第一极与所述驱动晶体管T0的第二极连接，所述第二发光控制晶体管T5的第二极与所述发光器件的阳极连接，在发光阶段，第一发光控制晶体管T4的第一极和第二极导通，驱动晶体管T0的第一极接通第一电源电压VDD，第二发光控制晶体管T5的第一极和第二极导通，驱动晶体管T0的第二极接通发光器件，进而接通第二电源电压VSS，从而使得驱动晶体管T0可以向发光器件提供驱动电流，驱动发光器件发光。
阈值补偿晶体管T6，所述阈值补偿晶体管T6的栅极用于接收第四扫描信号S4，所述阈值补偿晶体管T6的第一极与所述驱动晶体管T0的第二极连接，所述阈值补偿晶体管T6的第二极与所述驱动晶体管T0的栅极连接。第四扫描信号S4和第三扫描信号S3可以为同一扫描信号。阈值补偿晶体管T6具备阈值补偿功能，阈值补偿晶体管T6在第四扫描信号S4的控制下，改变阈值补偿晶体管T6的第一极和第二极的开关状态。当驱动晶体管T0的第一极和第二极导通、阈值补偿晶体管T6的第一极和第二极导通时，驱动晶体管T0的第一极接收数据电压Vdata，数据电压Vdata通过导通的驱动晶体管T0传输至第二极，继而经阈值补偿晶体管T6传输至驱动晶体管T0的栅极，从而实现对驱动晶体管T0的阈值电压补偿。
在一个实施例中，如图2所示，所述底栅型薄膜晶体管包括屏蔽金属层22和第一有源层24，所述屏蔽金属层22位于所述衬底21与所述第一有源层24之间。
本实施例中，通过将屏蔽金属层22设于所述衬底21与所述第一有源层24之间，从而使得屏蔽金属层22位于第一有源层24的下方，在屏蔽金属层22作为栅极层的情况下，第一有源层24和屏蔽金属层22可形成底栅型薄膜晶体管。另外，通过使所述第一有源层24在所述衬底21上的正投影与所述屏蔽金属层22在所述衬底21上的正投影尽可能接近，从而限定底栅型薄膜晶体管的区域范围，保证版图设计的合理性。
在一个实施例中，如图2所示，所述显示基板还包括第一绝缘层26，所述第一绝缘层26位于所述屏蔽金属层22和所述第一有源层24之间。
本实施例中，通过在所述屏蔽金属层22和所述第一有源层24之间设置第一绝缘层26，从而通过第一绝缘层26隔绝所述屏蔽金属层22和所述第一有源层24，避免所述屏蔽金属层22和所述第一有源层24之间发生短路。
在一个实施例中，如图2所示，所述显示基板还包括第二绝缘层25，所述第二绝缘层25位于所述屏蔽金属层22和所述衬底21之间。
本实施例中，通过在所述屏蔽金属层22和所述衬底21之间设置第二绝缘层25，从而第二绝缘层25进一步隔绝屏蔽金属层22，避免屏蔽金属层22与相应导电层电连接。
在一个实施例中，所述顶栅型薄膜晶体管包括所述第一金属层23和第二有源层(图未示出)，所述第二有源层位于所述衬底21与所述第一金属层23之间，所述第一金属层23作为所述顶栅型薄膜晶体管的栅极，所述第二有源层在所述衬底21上的正投影与所述第一金属层23在所述衬底21上的正投影至少部分重叠。
由于现有技术的薄膜晶体管主要采用顶栅型薄膜晶体管，因此，通过将第二有源层设于所述衬底21与所述第一金属层23之间，从而使第一金属层23位于第二有源层上方，第一金属层23和第二有源层形成顶栅型薄膜晶体管。
在一个实施例中，如图2所示，所述显示基板还包括绝缘介质层28，所述绝缘介质层28位于所述第一金属层23和所述第二金属层27之间。
本实施例中，通过绝缘介质层28设于第一金属层23和所述第二金属层27，从而使所述第一金属层23和所述第二金属层间隔设置，所述第一金属层23和所述第二金属层作为电容的第一极板和第二极板，第一极板、第二极板和位于两者之间的绝缘介质层28形成电容。存储电容的第一端用于接收第一电源电压VDD，所述第二存储电容的第二端与所述驱动晶体管T0的第一极连接，以在发光阶段保持驱动晶体管T0的第二极和栅极的压差稳定。
基于同样的发明构思，在一个实施例中，本申请还提供了一种显示面板，包括如上任一方案所述的显示基板。
上述显示面板，包括上述显示基板，而显示基板包括的像素电路可以节省版图设计空间，进而有利于优化显示面板的空间排布。另外，屏蔽金属层22可以起到遮挡底光的作用，减轻显示面板的屏体mura，提高显示面板的显示效果，同时有利于增加显示面板光透过率，从而可以减小高光过低或指纹识别不正常等风险。
在一个实施例中，本申请提供了一种显示装置，包括如上所述的显示面板。
可以理解的是，本申请实施例中的显示装置可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件，本申请公开的实施例对此不作限制。
在一个实施例中，如图6所示，本申请还提供了一种显示基板的制备方法，所述方法包括：
S601：提供衬底；
S602：在所述衬底上形成像素电路，其中，所述像素电路包括驱动晶体管、存储电容、第一初始化晶体管和第二初始化晶体管，所述驱动晶体管为顶栅型薄膜晶体管，所述驱动晶体管的栅极为第一金属层，所述存储电容的第一极板为第一金属层，所述存储电容的第二极板为第二金属层27，所述存储电容的第一极板与所述驱动晶体管的栅极连接，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管的栅极，所述第一初始化晶体管和所述第二初始化晶体管的栅极共用同一屏蔽金属层，所述第二金属层27在所述衬底上的投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
相关技术中，像素电路的薄膜晶体管均为顶栅型薄膜晶体管，如图4和图5所示，顶栅型薄膜晶体管包括第一金属层12和有源层13，第一金属层12在有源层13上方，作为薄膜晶体管的栅极，第一金属层12和第二金属层11之间只有一层绝缘介质层14，该绝缘介质层14很薄，为了避免第一金属层12和第二金属层11短路，会在列方向(即图4中的Y方向)上使第一金属层12和第二金属层11之间具有足够的间隔距离，因此，会导致像素电路列方向的像素间距增加。
相对现有技术，本实施例中，如图1至图3所示，所述第一初始化晶体管T1和所述第二初始化晶体管T2的薄膜晶体管为底栅型薄膜晶体管，且栅极为屏蔽金属层22。在此情况下，由于屏蔽金属层22在有源层24下方，第二金属层27在有源层24上方，屏蔽金属层22和第二金属层27距离很远，不需要考虑屏蔽金属层22和第二金属层27在列方向(即图1中的Y方向)的间隔空间。因此在版图设计中，屏蔽金属层22和第二金属层27在衬底21上的投影可以交叠，则可以改变整个电路的版图设计，缩小在列方向的距离。同时，可以理解，采用屏蔽金属层22可以起到遮挡底光的作用，减轻屏体mura；同时也可以增加透过率，减小高光过低或指纹识别不正常等风险。
上述显示基板的制备方法，通过使第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管，并使所述第一初始化晶体管和所述第二初始化晶体管的栅极为同一屏蔽金属层，从而使屏蔽金属层在有源层下方，屏蔽金属层与第二金属层的距离较远。相关技术中，采用顶栅型薄膜晶体管，第一金属层在有源层上方，第一金属层和第二金属层之间只有一层绝缘介质层，该绝缘介质层很薄，为了避免第一金属层和第二金属层短路，会在列方向上使第一金属层和第二金属层之间具有足够的间隔距离，因此，会导致像素电路列方向的像素间距增加。而申请中，由于屏蔽金属层与第二金属层的距离较远，因此，在版图设计中不需要考虑第二金属层和屏蔽金属层的间隔空间，屏蔽金属层和相邻的金属层在衬底上的正投影可以交叠。因此，可以改变整个电路的版图设计，缩小在列方向的距离，进而节省版图设计空间。
在一个实施例中，如图2和图7所示，所述在所述衬底上形成像素电路，包括：
S701：在所述衬底21的上表面形成屏蔽金属层22；
S702：在所述衬底21和所述屏蔽金属层22露出的表面形成第一绝缘层26；
S703：在所述第一绝缘层26远离所述衬底21的表面形成第一有源层24和第二有源层(图未示出)；
S704：在所述第一绝缘层26、所述第一有源层24和所述第二有源层露出的表面形成第二绝缘层25；
S705：在所述第二绝缘层25远离所述衬底21的表面形成第一金属层23；
S706：在所述第二绝缘层25和所述第一金属层23露出的表面形成绝缘介质层28；
S707：在所述绝缘介质层28远离所述衬底21的表面形成第二金属层27，其中，所述第二金属层27在所述衬底21上的正投影与所述屏蔽金属层22在所述衬底上的正投影至少部分重叠。
可以理解，首先在所述衬底21的上表面形成屏蔽金属层22，然后在所述衬底21和所述屏蔽金属层22露出的表面形成第一绝缘层26；在所述第一绝缘层26远离所述衬底21的表面形成第一有源层24和第二有源层，从而使得屏蔽金属层22位于第一有源层24下方，屏蔽金属层22和第一有源层24之间通过第一绝缘层26隔绝。而屏蔽金属层22和第一有源层24配合可以形成第一初始化晶体管和第二初始化晶体管，第一初始化晶体管和第二初始化晶体管为定栅型薄膜晶体管，屏蔽金属层22为栅极。而在所述第一绝缘层26、所述第一有源层24和所述第二有源层露出的表面形成第二绝缘层25；在所述第二绝缘层25远离所述衬底21的表面形成第一金属层23后，第二有源层和第一金属层23可以形成像素电路的其余薄膜晶体管，且由于第一金属层23作为栅极位于第二有源层上方，现有相关技术的工艺并无较大改变，因此，能够避免大幅改变工艺流程。而在所述第二绝缘层25和所述第一金属层23露出的表面形成绝缘介质层28；
在所述绝缘介质层28远离所述衬底21的表面形成第二金属层27后。第一金属层23、绝缘介质层28和第二金属层27可以形成存储电容。另外，由于在版图设计中不需要考虑第二金属层27和屏蔽金属层22的间隔空间，因此，所述第二金属层27在所述衬底21上的正投影与所述屏蔽金属层22在所述衬底21上的正投影可以重叠，进而像对相关技术，可以改变整个电路的版图设计，缩小在列方向的距离，进而节省版图设计空间。
在一个实施例中，在所述衬底的上表面形成屏蔽金属层之前，所述方法可以包括：在所述衬底的上表面形成第二绝缘层。即在所述衬底的上表面形成第二绝缘层，然后在第二绝缘层远离所述衬底的表面形成屏蔽金属层。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种显示基板，其特征在于，所述显示基板包括像素电路和衬底，所述像素电路位于所述衬底上，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极为第一金属层，所述驱动晶体管用于向发光器件提供驱动电流；
存储电容，所述存储电容的第一极板为所述第一金属层，所述存储电容的第二极板为第二金属层，所述存储电容的第一极板与所述驱动晶体管的栅极连接；
第一初始化晶体管，所述第一初始化晶体管的栅极用于接收第一扫描信号，所述第一初始化晶体管的第一极与所述存储电容的第一极板、所述驱动晶体管的删极连接，所述第一初始化晶体管的第二极用于接收第一初始化信号；
第二初始化晶体管，所述第二初始化晶体管的栅极用于接收第二扫描信号，所述第二初始化晶体管的第一极用于接收第二初始化信号，所述第二初始化晶体管的第二极与发光器件的阳极连接；
其中，所述驱动晶体管为顶栅型薄膜晶体管，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管，且所述第一初始化晶体管和所述第二初始化晶体管的栅极为同一屏蔽金属层，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
2.根据权利要求1所述的显示基板，其特征在于，所述像素电路还包括：
数据写入晶体管，所述数据写入晶体管的栅极用于接收第三扫描信号，所述数据写入晶体管的第一极用于接收数据电压，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；
第一发光控制晶体管，所述第一发光控制晶体管的栅极用于接收发光控制信号，所述第一发光控制晶体管的第一极用于接收第一电源电压，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接；
第二发光控制晶体管，所述第二发光控制晶体管的栅极用于接收所述发光控制信号，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光器件的阳极连接；
阈值补偿晶体管，所述阈值补偿晶体管的栅极用于接收第四扫描信号，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接；
其中，所述数据写入晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管和所述阈值补偿晶体管为顶栅型薄膜晶体管。
3.根据权利要求1所述的显示基板，其特征在于，所述底栅型薄膜晶体管包括所述屏蔽金属层和第一有源层，所述屏蔽金属层位于所述衬底与所述第一有源层之间。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括第一绝缘层，所述第一绝缘层位于所述屏蔽金属层和所述第一有源层之间。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括第二绝缘层，所述第二绝缘层位于所述屏蔽金属层和所述衬底之间。
6.根据权利要求1所述的显示基板，其特征在于，所述顶栅型薄膜晶体管包括所述第一金属层和第二有源层，所述第二有源层位于所述衬底与所述第一金属层之间，所述第一金属层作为所述顶栅型薄膜晶体管的栅极，所述第二有源层在所述衬底上的正投影与所述第一金属层在所述衬底上的正投影至少部分重叠。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括绝缘介质层，所述绝缘介质层位于所述第一金属层和所述第二金属层之间。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的显示基板。
9.一种显示基板的制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成像素电路，其中，所述像素电路包括驱动晶体管、存储电容、第一初始化晶体管和第二初始化晶体管，所述驱动晶体管为顶栅型薄膜晶体管，所述驱动晶体管的栅极为第一金属层，所述存储电容的第一极板为第一金属层，所述存储电容的第二极板为第二金属层，所述存储电容的第一极板与所述驱动晶体管的栅极连接，所述第一初始化晶体管和所述第二初始化晶体管为底栅型薄膜晶体管的栅极，所述第一初始化晶体管和所述第二初始化晶体管的栅极共用同一屏蔽金属层，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
10.根据权利要求9所述显示基板的制备方法，其特征在于，所述在所述衬底上形成像素电路，包括：
在所述衬底的上表面形成屏蔽金属层；
在所述衬底和所述屏蔽金属层露出的表面形成第一绝缘层；
在所述第一绝缘层远离所述衬底的表面形成第一有源层和第二有源层；
在所述第一绝缘层、所述第一有源层和所述第二有源层露出的表面形成第二绝缘层；
在所述第二绝缘层远离所述衬底的表面形成第一金属层；
在所述第二绝缘层和所述第一金属层露出的表面形成绝缘介质层；
在所述绝缘介质层远离所述衬底的表面形成第二金属层，其中，所述第二金属层在所述衬底上的正投影与所述屏蔽金属层在所述衬底上的正投影至少部分重叠。
CN202310250902.XA 2023-03-15 2023-03-15 显示基板及其制备方法、显示面板 Pending CN116234378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310250902.XA CN116234378A (zh) 2023-03-15 2023-03-15 显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310250902.XA CN116234378A (zh) 2023-03-15 2023-03-15 显示基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN116234378A true CN116234378A (zh) 2023-06-06

Family

ID=86582375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310250902.XA Pending CN116234378A (zh) 2023-03-15 2023-03-15 显示基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN116234378A (zh)

Similar Documents

Publication Publication Date Title
US10516122B2 (en) Display apparatus and electronic apparatus
US9881984B2 (en) Organic electro-luminescent display device
KR101736930B1 (ko) 플렉서블 유기발광 디스플레이 장치
US8791478B2 (en) Organic light emitting display device
CN108469697B (zh) 显示面板和显示装置
US9271402B2 (en) Flexible display and method for manufacturing the same
CN110690265A (zh) 一种显示基板及其制作方法、显示装置
US11961471B2 (en) Display substrate and display device
US10868103B2 (en) Wiring structure and manufacture method thereof, OLED array substrate and display device
US9468102B2 (en) Display device
US11790847B2 (en) Display substrate and display device
US20110164023A1 (en) Organic light emitting diode display
US9313889B2 (en) Display apparatus
US11569334B2 (en) Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same
CN113035134A (zh) 显示面板和显示装置
CN113421906A (zh) 显示面板和显示装置
KR20180131149A (ko) 유기 발광 표시 장치
CN113990909A (zh) 显示面板及显示装置
CN115346486A (zh) 显示面板及显示装置
WO2022222151A1 (zh) 一种显示基板、显示面板及显示设备
CN113781963A (zh) 像素电路、显示面板及显示装置
CN113517327A (zh) 显示面板、显示装置及显示方法
CN114743504B (zh) 像素电路、显示面板及显示装置
CN114783345A (zh) 像素驱动电路、显示模组及显示装置、智能手表
CN116234378A (zh) 显示基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination