CN116232297A - 传输门电路及开关装置 - Google Patents

传输门电路及开关装置 Download PDF

Info

Publication number
CN116232297A
CN116232297A CN202310119021.4A CN202310119021A CN116232297A CN 116232297 A CN116232297 A CN 116232297A CN 202310119021 A CN202310119021 A CN 202310119021A CN 116232297 A CN116232297 A CN 116232297A
Authority
CN
China
Prior art keywords
node
control signal
circuit
input voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310119021.4A
Other languages
English (en)
Other versions
CN116232297B (zh
Inventor
王沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingkong Integrated Semiconductor Co ltd
Original Assignee
Shenzhen Jingkong Integrated Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingkong Integrated Semiconductor Co ltd filed Critical Shenzhen Jingkong Integrated Semiconductor Co ltd
Priority to CN202310119021.4A priority Critical patent/CN116232297B/zh
Publication of CN116232297A publication Critical patent/CN116232297A/zh
Application granted granted Critical
Publication of CN116232297B publication Critical patent/CN116232297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一种传输门电路及开关装置，属于电子电路技术领域，通过第一开关电路根据第一控制信号断开第一节点和第二节点，以停止转接输入电压；第一钳位电路根据第一控制信号对第一节点和第二节点之间的电压进行钳位；第二开关电路根据第二控制信号断开第一节点和第二节点，以停止转接输入电压；第二钳位电路根据第二控制信号对第一节点和第二节点之间的电压进行钳位；其中，第一控制信号和第二控制信号反相；从而实现第一开关电路和第二开关电路关断时使用钳位电路对第一节点和第二节点之间的电压进行钳位，降低了第一开关电路和第二开关电路关断时存在的较大漏电流。

Description

传输门电路及开关装置
技术领域
本申请属于电子电路技术领域，尤其涉及一种传输门电路。
背景技术
传统的传输门电路由一个PMOS(positive channel Metal OxideSemiconductor，P型金属氧化物半导体)管和一个NMOS(Negative channel Metal OxideSemiconductor，N型金属氧化物半导体)管并联组成，两管由反相的两个信号控制，但是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管)管关断时存在较大的漏电流，例如，在NMOS管中漏源漏电流Ids为：
Figure BDA0004082419470000011
其中，Ios是一个依赖于加工的电流标度常数，
Figure BDA0004082419470000012
是宽度与长度之比，k是一个依赖于源到衬底电压的参数，并且小于1，Vgs是栅源电压，Vts是晶体管的阈值电压，Vds是漏源电压，Vt是热电压；
当NMOS管关断时，Vgs＝0，漏源漏电流Ids为：
Figure BDA0004082419470000013
由此可知，传统的传输门电路关断时存在较大的漏电流，给后级电路造成干扰。
发明内容
本申请的目的在于提供一种传输门电路及开关装置，旨在解决传统的传输门电路关断时存在较大的漏电流的问题。
本申请实施例提供了一种传输门电路，包括：
第一开关电路，连接在第一节点和第二节点之间，配置为接入输入电压，并根据第一控制信号断开所述第一节点和所述第二节点，以停止转接所述输入电压；
第一钳位电路，连接在所述第一节点和所述第二节点之间，配置为根据所述第一控制信号对所述第一节点和所述第二节点之间的电压进行钳位；
第二开关电路，连接在所述第一节点和所述第二节点之间，配置为接入所述输入电压，并根据第二控制信号断开所述第一节点和所述第二节点，以停止转接所述输入电压；
第二钳位电路，连接在所述第一节点和所述第二节点之间，配置为根据第二控制信号对所述第一节点和所述第二节点之间的电压进行钳位；
其中，所述第一控制信号和所述第二控制信号反相。
在其中一个实施例中，还包括：
第三开关电路，连接在所述第一节点和所述第一开关电路之间，配置为接入所述输入电压，并根据所述第一控制信号断开所述第一节点和所述第三节点，以停止转接所述输入电压；
第四开关电路，连接在所述第一节点和所述第二开关电路之间，配置为接入所述输入电压，并根据所述第二控制信号断开所述第一节点和所述第四节点，以停止转接所述输入电压；
所述第一钳位电路，连接在所述第三节点和所述第二节点之间，配置为根据所述第一控制信号对所述第三节点和所述第二节点之间的电压进行钳位；
所述第二钳位电路，连接在所述第四节点和所述第二节点之间，配置为根据所述第二控制信号对所述第四节点和所述第二节点之间的电压进行钳位。
在其中一个实施例中，还包括：
缓冲电路，与所述第一开关电路、所述第三开关电路和所述第一钳位电路连接，配置为接入输入控制信号，并对所述输入控制信号进行缓冲，以输出所述第一控制信号；
反相电路，与所述第二开关电路、所述第四开关电路和所述第二钳位电路连接，配置为接入所述输入控制信号，并对所述输入控制信号进行反相，以输出所述第二控制信号。
在其中一个实施例中，所述第一开关电路包括第一NMOS管；
所述第一NMOS管的栅极作为所述第一开关电路的第一控制信号输入端，以接入所述第一控制信号；所述第一NMOS管的源极作为所述第一开关电路的输入电压输入端，与所述第三开关电路和所述第三节点连接，以接入所述输入电压；所述第一NMOS管的漏极作为所述第一开关电路的输入电压输出端，与所述第二节点连接，以输出所述输入电压。
在其中一个实施例中，所述第一钳位电路包括第一PMOS管、第二PMOS管、第二NMOS管、第三PMOS管和第四PMOS管；
所述第一PMOS管的源极和所述第一PMOS管的栅极共接于第一电源，所述第一PMOS管的漏极与所述第二PMOS管的源极连接；所述第二PMOS管的漏极与所述第二NMOS管的漏极、所述第三PMOS管的源极和所述第四PMOS管的源极连接；所述第二PMOS管的栅极、所述第二NMOS管的栅极和所述第四PMOS管的栅极共同作为所述第一钳位电路的第一控制信号输入端，以输入所述第一控制信号；所述第四PMOS管的漏极与所述第一开关电路和所述第三节点连接，所述第三PMOS管的栅极与所述第一开关电路和所述第二节点连接；所述第二NMOS管的源极和所述第三PMOS管的漏极共接于电源地。
在其中一个实施例中，所述第二开关电路包括第五PMOS管；
所述第五PMOS管的源极作为所述第二开关电路的输入电压输入端，与所述第四开关电路和所述第四节点连接，以接入所述输入电压；所述第五PMOS管的栅极作为所述第二开关电路的第二控制信号输入端，以接入所述第二控制信号；所述第五PMOS管的漏极作为所述第二开关电路的输入电压输出端，与所述第二节点连接，以输出所述输入电压。
在其中一个实施例中，所述第二钳位电路包括第三NMOS管、第四NMOS管、第六PMOS管、第五NMOS管和第六NMOS管；
所述第三NMOS管的源极和所述第三NMOS管的栅极共接于电源地，所述第三NMOS管的漏极与所述第四NMOS管的源极连接；所述第四NMOS管的漏极与所述第六PMOS管的漏极、所述第五NMOS管的源极和所述第六NMOS管的源极连接；所述第四NMOS管的栅极、所述第六PMOS管的栅极和所述第六NMOS管的栅极共同作为所述第二钳位电路的第二控制信号输入端，以输入所述第二控制信号；所述第六NMOS管的漏极与所述第二开关电路和所述第四节点连接，所述第五NMOS管的栅极分别与所述第二开关电路和所述第二节点连接；所述第六PMOS管的源极和所述第五NMOS管的漏极共接于第一电源。
在其中一个实施例中，所述第三开关电路包括第七NMOS管；
所述第七NMOS管的栅极作为所述第三开关电路的第一控制信号输入端，以接收所述第一控制信号；所述第七NMOS管的漏极作为所述第三开关电路的输入电压输入端，与所述第一节点连接，以输入所述输入电压；所述第七NMOS管的源极作为所述第三开关电路的输入电压输出端，与所述第一开关电路和所述第三节点连接，以输出所述输入电压。
在其中一个实施例中，所述第四开关电路包括第七PMOS管；
所述第七PMOS管的栅极作为所述第四开关电路的第二控制信号输入端，以接收所述第二控制信号；所述第七PMOS管的漏极作为所述第四开关电路的输入电压输入端，与所述第一节点连接，以输入所述输入电压；所述第七PMOS管的源极作为所述第四开关电路的输入电压输出端，与所述第二开关电路和所述第四节点连接，以输出所述输入电压。
本申请还提供一种开关装置，所述开关装置包括一个或多个并联的上述的传输门电路；
其中，多个所述传输门电路的第一控制信号输入端共接；
多个所述传输门电路的第二控制信号输入端共接；
多个所述传输门电路的所述第二节点共接。
本申请实施例与现有技术相比存在的有益效果是：第一开关电路根据第一控制信号断开第一节点和第二节点，以停止转接输入电压；第一钳位电路根据第一控制信号对第一节点和第二节点之间的电压进行钳位；第二开关电路根据第二控制信号断开第一节点和第二节点，以停止转接输入电压；第二钳位电路根据第二控制信号对第一节点和第二节点之间的电压进行钳位；其中，第一控制信号和第二控制信号反相；从而实现第一开关电路和第二开关电路关断时使用钳位电路对第一节点和第二节点之间的电压进行钳位，降低了第一开关电路和第二开关电路关断时存在的较大漏电流。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的传输门电路的一种结构示意图；
图2为本申请一实施例提供的传输门电路的另一种结构示意图；
图3为本申请一实施例提供的传输门电路的另一种结构示意图；
图4为本申请一实施例提供的传输门电路的一种部分示例电路原理图；
图5为本申请一实施例提供的开关装置的一种结构示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本申请较佳实施例提供的传输门电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
传输门电路10包括第一开关电路100、第一钳位电路200、第二开关电路300和第二钳位电路400。
第一开关电路100，连接在第一节点A和第二节点B之间，配置为接入输入电压，并根据第一控制信号断开第一节点A和第二节点B，以停止转接输入电压；
第一钳位电路200，连接在第一节点A和第二节点B之间，配置为根据第一控制信号对第一节点A和第二节点B之间的电压进行钳位；
第二开关电路300，连接在第一节点A和第二节点B之间，配置为接入输入电压，并根据第二控制信号断开第一节点A和第二节点B，以停止转接输入电压；
第二钳位电路400，连接在第一节点A和第二节点B之间，配置为根据第二控制信号对第一节点A和第二节点B之间的电压进行钳位；
其中，第一控制信号和第二控制信号反相。
当反相的第一控制信号和第二控制信号分别控制第一开关电路100和第二开关电路300的通断，并通过第一钳位电路200和第二钳位电路400分别对关断后的第一开关电路100两端的电压和第二开关电路300两端的电压进行限制，以降低第一开关电路100和第二开关电路300断开时存在的漏电流。
作为示例而非限定，如图2所示，传输门电路10还包括第三开关电路500和第四开关电路600。
第三开关电路500，连接在第一节点A和第一开关电路100之间，配置为接入输入电压，并根据第一控制信号断开第一节点A和第三节点C，以停止转接输入电压；
第四开关电路600，连接在第一节点A和第二开关电路300之间，配置为接入输入电压，并根据第二控制信号断开第一节点A和第四节点D，以停止转接输入电压；
第一钳位电路200，连接在第三节点C和第二节点B之间，配置为根据第一控制信号对第三节点C和第二节点B之间的电压进行钳位；
第二钳位电路400，连接在第四节点D和第二节点B之间，配置为根据第二控制信号对第四节点D和第二节点B之间的电压进行钳位。
通过第三开关电路500和第四开关电路600使传输门电路10关断更彻底，进一步降低第一开关电路100和第二开关电路300断开时存在的漏电流。
作为示例而非限定，如图3所示，传输门电路10还包括缓冲电路700和反相电路800。
缓冲电路700，与第一开关电路100、第三开关电路500和第一钳位电路200连接，配置为接入输入控制信号，并对输入控制信号进行缓冲，以输出第一控制信号；
反相电路800，与第二开关电路300、第四开关电路600和第二钳位电路400连接，配置为接入输入控制信号，并对输入控制信号进行反相，以输出第二控制信号。
通过缓冲电路700和反相电路800实现仅通过一个输入控制信号即可实现分别控制第一开关电路100和第二开关电路300两个电路的通断，确保了第一控制信号和第二控制信号反相，减少了第一控制信号和第二控制信号之间出现相位差的可能性，使得对电路的控制更加精准可靠。
图4示出了本发明实施例提供的传输门电路10的一种示例电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
第一开关电路100包括第一NMOS管N1；
第一NMOS管N1的栅极作为第一开关电路100的第一控制信号输入端，以接入第一控制信号；第一NMOS管N1的源极作为第一开关电路100的输入电压输入端，与第三开关电路500和第三节点C连接，以接入输入电压；第一NMOS管N1的漏极作为第一开关电路100的输入电压输出端，与第二节点B连接，以输出输入电压。
该电路简单可靠。
第一钳位电路200包括第一PMOS管P1、第二PMOS管P2、第二NMOS管N2、第三PMOS管P3和第四PMOS管P4；
第一PMOS管P1的源极和第一PMOS管P1的栅极共接于第一电源VDD，第一PMOS管P1的漏极与第二PMOS管P2的源极连接；第二PMOS管P2的漏极与第二NMOS管N2的漏极、第三PMOS管P3的源极和第四PMOS管P4的源极连接；第二PMOS管P2的栅极、第二NMOS管N2的栅极和第四PMOS管P4的栅极共同作为第一钳位电路200的第一控制信号输入端，以输入第一控制信号；第四PMOS管P4的漏极与第一开关电路100和第三节点C连接，第三PMOS管P3的栅极与第一开关电路100和第二节点B连接；第二NMOS管N2的源极和第三PMOS管P3的漏极共接于电源地GND。
其中，第一PMOS管P1和第三PMOS管P3组成跟随器，使得第三节点C的电压跟随第二节点B的电压，从而实现对第三节点C和第二节点B的电压的钳位。
第二开关电路300包括第五PMOS管P5；
第五PMOS管P5的源极作为第二开关电路300的输入电压输入端，与第四开关电路600和第四节点D连接，以接入输入电压；第五PMOS管P5的栅极作为第二开关电路300的第二控制信号输入端，以接入第二控制信号；第五PMOS管P5的漏极作为第二开关电路300的输入电压输出端，与第二节点B连接，以输出输入电压。
该电路简单可靠。
第二钳位电路400包括第三NMOS管N3、第四NMOS管N4、第六PMOS管P6、第五NMOS管N5和第六NMOS管N6；
第三NMOS管N3的源极和第三NMOS管N3的栅极共接于电源地GND，第三NMOS管N3的漏极与第四NMOS管N4的源极连接；第四NMOS管N4的漏极与第六PMOS管P6的漏极、第五NMOS管N5的源极和第六NMOS管N6的源极连接；第四NMOS管N4的栅极、第六PMOS管P6的栅极和第六NMOS管N6的栅极共同作为第二钳位电路400的第二控制信号输入端，以输入第二控制信号；第六NMOS管N6的漏极与第二开关电路300和第四节点D连接，第五NMOS管N5的栅极分别与第二开关电路300和第二节点B连接；第六PMOS管P6的源极和第五NMOS管N5的漏极共接于第一电源VDD。
其中，第三NMOS管N3和第五NMOS管N5组成跟随器，使得第四节点D的电压跟随第二节点B的电压，从而实现对第四节点D和第二节点B的电压的钳位。
第三开关电路500包括第七NMOS管N7；
第七NMOS管N7的栅极作为第三开关电路500的第一控制信号输入端，以接收第一控制信号；第七NMOS管N7的漏极作为第三开关电路500的输入电压输入端，与第一节点A连接，以输入输入电压；第七NMOS管N7的源极作为第三开关电路500的输入电压输出端，与第一开关电路100和第三节点C连接，以输出输入电压。
通过第七NMOS管N7对传输门电路10进行关断，可以在传输门电路10的基础上进一步降低漏电流，且开关速度快，简单可靠。
第四开关电路600包括第七PMOS管P7；
第七PMOS管P7的栅极作为第四开关电路600的第二控制信号输入端，以接收第二控制信号；第七PMOS管P7的漏极作为第四开关电路600的输入电压输入端，与第一节点A连接，以输入输入电压；第七PMOS管P7的源极作为第四开关电路600的输入电压输出端，与第二开关电路300和第四节点D连接，以输出输入电压。
通过第七PMOS管P7对传输门电路10进行关断，可以在传输门电路10的基础上进一步降低漏电流，且开关速度快，简单可靠。
以下结合工作原理对图4所示的作进一步说明：
当输入控制信号为低电平时，缓冲电路700输出的第一控制信号为低电平，第一NMOS管N1的栅极和第七NMOS管N7的栅极接收第一控制信号，使得第一NMOS管N1和第七NMOS管N7关断，第一PMOS管P1的栅极和第一PMOS管P1的源极与第一电源VDD连接，第三PMOS管P3的栅极与第二节点B连接，第三PMOS管P3的漏极与电源地GND连接，第二PMOS管P2和第四PMOS管P4根据低电平的第一控制信号导通，从而第一PMOS管P1和第三PMOS管P3形成电压跟随器，进而对第三节点C和第二节点B之间的电压进行钳位，第一NMOS管N1的漏极电压与第二节点B的电压相同，第一NMOS管N1的源极电压与第二节点B的电压之差为第三PMOS管P3的栅源电压Vgs，而第三PMOS管P3通过由第一PMOS管P1由第一电源VDD产生的很小的电流，可知第三PMOS管P3的Vgs很小，约等于第三PMOS管P3的阈值电压Vth，由此可知第一NMOS管N1的漏源电压为Vth，由于Vth很小，因此通过第一NMOS管N1的漏电流也很小，从而有效降低通过第一开关电路100的漏电流；反相电路800控制输出第二控制信号为高电平，第五PMOS管P5的栅极和第七PMOS管P7的栅极接收高电平的第二控制信号，使得第五PMOS管P5和第七PMOS管P7关断，第三NMOS管N3的栅极和第三NMOS管N3的源极与电源地GND连接，第五NMOS管N5的栅极与第二节点B连接，第五NMOS管N5的漏极与第一电源VDD连接，第六NMOS管N6和第四NMOS管N4根据高电平的第二控制信号导通，从而第三NMOS管N3和第五NMOS管N5形成电压跟随器，进而对第四节点D和第二节点B之间的电压进行钳位，第五PMOS管P5的漏极电压与第二节点B的电压相同，第五PMOS管P5的源极电压与第二节点B的电压之差为第五NMOS管N5的栅源电压Vgs，而第五NMOS管N5通过由第三NMOS管N3产生的很小的电流，可知第五NMOS管N5的Vgs很小，约等于第五NMOS管N5的阈值电压Vth，由此可知第五PMOS管P5的漏源电压为Vth，由于Vth很小，因此通过第五PMOS管P5的漏电流也很小，从而有效降低通过第二开关电路300的漏电流。
当输入控制信号为高电平时，缓冲电路700输出的第一控制信号为高电平，第一NMOS管N1的栅极和第七NMOS管N7的栅极接收高电平的第一控制信号，使得第一NMOS管N1和第七NMOS管N7导通，第二PMOS管P2、第三PMOS管P3和第四PMOS管P4根据高电平的第一控制信号断开，第二NMOS管N2的栅极接收高电平的第一控制信号导通，第二NMOS管N2的源极与电源地GND连接，因此第二NMOS管N2的漏极电压为第二NMOS管N2的漏源电压Vds，即第三PMOS管P3的源极电压为Vds，同时第三PMOS管P3的漏极电压为GND，而Vds在第二NMOS管N2正常导通情况下极小，在故第三PMOS管P3的漏源电压极小，从而抑制第三PMOS管P3的漏电流，从而通过第一钳位电路200的漏电流极小；反相电路800输出的第二控制信号为低电平，第五PMOS管P5的栅极和第七PMOS管P7的栅极接收低电平的第二控制信号，使得第五PMOS管P5和第七PMOS管P7导通，第四NMOS管N4、第五NMOS管N5和第六NMOS管N6根据低电平的第二控制信号断开，第六PMOS管P6的栅极接收低电平的第二控制信号导通，第六PMOS管P6的源极与第一电源VDD连接，因此第六PMOS管P6的漏极电压为VDD，即第三PMOS管P3的源极电压为VDD，同时第三PMOS管P3的漏源电压Vds在第三PMOS管P3正常导通情况下极小，第五NMOS管N5的漏极电压为VDD，第五NMOS管N5的漏源电压为第三PMOS管P3的漏源电压Vds，所以第五NMOS管N5的漏电流极小，从而通过第二钳位电路400的漏电流极小。
本申请实施例还提供一种开关装置，如图5所示，该开关装置包括一个或多个并联的传输门电路10；
其中，多个传输门电路10的第一控制信号输入端共接；
多个传输门电路10的第二控制信号输入端共接；
多个传输门电路10的所述第二节点共接。
通过并联多个传输门电路10，提高了开关装置的功率。
该开关装置实用性强，适用于多种对漏电流要求较高的场合。
本申请实施例中第一开关电路根据第一控制信号断开第一节点和第二节点，以停止转接输入电压；第一钳位电路根据第一控制信号对第一节点和第二节点之间的电压进行钳位；第二开关电路根据第二控制信号断开第一节点和第二节点，以停止转接输入电压；第二钳位电路根据第二控制信号对第一节点和第二节点之间的电压进行钳位；其中，第一控制信号和第二控制信号反相；从而实现第一开关电路和第二开关电路关断时使用钳位电路对第一节点和第二节点之间的电压进行钳位，降低了第一开关电路和第二开关电路关断时存在的较大漏电流。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种传输门电路，其特征在于，包括：
第一开关电路，连接在第一节点和第二节点之间，配置为接入输入电压，并根据第一控制信号断开所述第一节点和所述第二节点，以停止转接所述输入电压；
第一钳位电路，连接在所述第一节点和所述第二节点之间，配置为根据所述第一控制信号对所述第一节点和所述第二节点之间的电压进行钳位；
第二开关电路，连接在所述第一节点和所述第二节点之间，配置为接入所述输入电压，并根据第二控制信号断开所述第一节点和所述第二节点，以停止转接所述输入电压；
第二钳位电路，连接在所述第一节点和所述第二节点之间，配置为根据第二控制信号对所述第一节点和所述第二节点之间的电压进行钳位；
其中，所述第一控制信号和所述第二控制信号反相。
2.如权利要求1所述的传输门电路，其特征在于，还包括：
第三开关电路，连接在所述第一节点和所述第一开关电路之间，配置为接入所述输入电压，并根据所述第一控制信号断开所述第一节点和第三节点，以停止转接所述输入电压；
第四开关电路，连接在所述第一节点和所述第二开关电路之间，配置为接入所述输入电压，并根据所述第二控制信号断开所述第一节点和第四节点，以停止转接所述输入电压；
所述第一钳位电路，连接在所述第三节点和所述第二节点之间，配置为根据所述第一控制信号对所述第三节点和所述第二节点之间的电压进行钳位；
所述第二钳位电路，连接在所述第四节点和所述第二节点之间，配置为根据所述第二控制信号对所述第四节点和所述第二节点之间的电压进行钳位。
3.如权利要求2所述的传输门电路，其特征在于，还包括：
缓冲电路，与所述第一开关电路、所述第三开关电路和所述第一钳位电路连接，配置为接入输入控制信号，并对所述输入控制信号进行缓冲，以输出所述第一控制信号；
反相电路，与所述第二开关电路、所述第四开关电路和所述第二钳位电路连接，配置为接入所述输入控制信号，并对所述输入控制信号进行反相，以输出所述第二控制信号。
4.如权利要求2所述的传输门电路，其特征在于，所述第一开关电路包括第一NMOS管；
所述第一NMOS管的栅极作为所述第一开关电路的第一控制信号输入端，以接入所述第一控制信号；所述第一NMOS管的源极作为所述第一开关电路的输入电压输入端，与所述第三开关电路和所述第三节点连接，以接入所述输入电压；所述第一NMOS管的漏极作为所述第一开关电路的输入电压输出端，与所述第二节点连接，以输出所述输入电压。
5.如权利要求2所述的传输门电路，其特征在于，所述第一钳位电路包括第一PMOS管、第二PMOS管、第二NMOS管、第三PMOS管和第四PMOS管；
所述第一PMOS管的源极和所述第一PMOS管的栅极共接于第一电源，所述第一PMOS管的漏极与所述第二PMOS管的源极连接；所述第二PMOS管的漏极与所述第二NMOS管的漏极、所述第三PMOS管的源极和所述第四PMOS管的源极连接；所述第二PMOS管的栅极、所述第二NMOS管的栅极和所述第四PMOS管的栅极共同作为所述第一钳位电路的第一控制信号输入端，以输入所述第一控制信号；所述第四PMOS管的漏极与所述第一开关电路和所述第三节点连接，所述第三PMOS管的栅极与所述第一开关电路和所述第二节点连接；所述第二NMOS管的源极和所述第三PMOS管的漏极共接于电源地。
6.如权利要求2所述的传输门电路，其特征在于，所述第二开关电路包括第五PMOS管；
所述第五PMOS管的源极作为所述第二开关电路的输入电压输入端，与所述第四开关电路和所述第四节点连接，以接入所述输入电压；所述第五PMOS管的栅极作为所述第二开关电路的第二控制信号输入端，以接入所述第二控制信号；所述第五PMOS管的漏极作为所述第二开关电路的输入电压输出端，与所述第二节点连接，以输出所述输入电压。
7.如权利要求2所述的传输门电路，其特征在于，所述第二钳位电路包括第三NMOS管、第四NMOS管、第六PMOS管、第五NMOS管和第六NMOS管；
所述第三NMOS管的源极和所述第三NMOS管的栅极共接于电源地，所述第三NMOS管的漏极与所述第四NMOS管的源极连接；所述第四NMOS管的漏极与所述第六PMOS管的漏极、所述第五NMOS管的源极和所述第六NMOS管的源极连接；所述第四NMOS管的栅极、所述第六PMOS管的栅极和所述第六NMOS管的栅极共同作为所述第二钳位电路的第二控制信号输入端，以输入所述第二控制信号；所述第六NMOS管的漏极与所述第二开关电路和所述第四节点连接，所述第五NMOS管的栅极分别与所述第二开关电路和所述第二节点连接；所述第六PMOS管的源极和所述第五NMOS管的漏极共接于第一电源。
8.如权利要求2所述的传输门电路，其特征在于，所述第三开关电路包括第七NMOS管；
所述第七NMOS管的栅极作为所述第三开关电路的第一控制信号输入端，以接收所述第一控制信号；所述第七NMOS管的漏极作为所述第三开关电路的输入电压输入端，与所述第一节点连接，以输入所述输入电压；所述第七NMOS管的源极作为所述第三开关电路的输入电压输出端，与所述第一开关电路和所述第三节点连接，以输出所述输入电压。
9.如权利要求2所述的传输门电路，其特征在于，所述第四开关电路包括第七PMOS管；
所述第七PMOS管的栅极作为所述第四开关电路的第二控制信号输入端，以接收所述第二控制信号；所述第七PMOS管的漏极作为所述第四开关电路的输入电压输入端，与所述第一节点连接，以输入所述输入电压；所述第七PMOS管的源极作为所述第四开关电路的输入电压输出端，与所述第二开关电路和所述第四节点连接，以输出所述输入电压。
10.一种开关装置，其特征在于，包括一个或多个并联的如权利要求1至9任意一项所述的传输门电路；
其中，多个所述传输门电路的第一控制信号输入端共接；
多个所述传输门电路的第二控制信号输入端共接；
多个所述传输门电路的所述第二节点共接。
CN202310119021.4A 2023-01-18 2023-01-18 传输门电路及开关装置 Active CN116232297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310119021.4A CN116232297B (zh) 2023-01-18 2023-01-18 传输门电路及开关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310119021.4A CN116232297B (zh) 2023-01-18 2023-01-18 传输门电路及开关装置

Publications (2)

Publication Number Publication Date
CN116232297A true CN116232297A (zh) 2023-06-06
CN116232297B CN116232297B (zh) 2023-12-05

Family

ID=86576332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310119021.4A Active CN116232297B (zh) 2023-01-18 2023-01-18 传输门电路及开关装置

Country Status (1)

Country Link
CN (1) CN116232297B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178832A1 (en) * 2003-03-11 2004-09-16 Texas Instruments Incorporated Input current leakage correction for multi-channel LVDS front multiplexed repeaters
US20100085080A1 (en) * 2007-03-28 2010-04-08 Nxp, B.V. Electronic device with a high voltage tolerant unit
US7724069B1 (en) * 2007-10-30 2010-05-25 Intersil Americas Inc. Analog switch for operation outside power rails with low supply current
CN112689959A (zh) * 2018-09-20 2021-04-20 华为技术有限公司 一种传输门电路、矩阵开关以及电子设备
CN114690825A (zh) * 2020-12-31 2022-07-01 马来西亚瑞天芯私人有限公司 一种用于保护内部电路的电压钳位电路及其操作方法
CN115021544A (zh) * 2022-06-23 2022-09-06 广州金升阳科技有限公司 一种钳位模块及开关电源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178832A1 (en) * 2003-03-11 2004-09-16 Texas Instruments Incorporated Input current leakage correction for multi-channel LVDS front multiplexed repeaters
US20100085080A1 (en) * 2007-03-28 2010-04-08 Nxp, B.V. Electronic device with a high voltage tolerant unit
US7724069B1 (en) * 2007-10-30 2010-05-25 Intersil Americas Inc. Analog switch for operation outside power rails with low supply current
CN112689959A (zh) * 2018-09-20 2021-04-20 华为技术有限公司 一种传输门电路、矩阵开关以及电子设备
CN114690825A (zh) * 2020-12-31 2022-07-01 马来西亚瑞天芯私人有限公司 一种用于保护内部电路的电压钳位电路及其操作方法
CN115021544A (zh) * 2022-06-23 2022-09-06 广州金升阳科技有限公司 一种钳位模块及开关电源

Also Published As

Publication number Publication date
CN116232297B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
KR910005604B1 (ko) 인터페이스 회로
US4695744A (en) Level shift circuit including source follower output
CN108616269B (zh) 一种低工作电压的下行电平移位电路
US8901970B2 (en) High voltage inverter utilizing low voltage oxide MOFSET devices
CN111478563B (zh) 一种适用于buck变换器的过零检测电路
US20200014386A1 (en) Level shifting circuit and method
US4001606A (en) Electrical circuit
US4406957A (en) Input buffer circuit
KR20180019176A (ko) 전압 모니터
CN109921779B (zh) 一种半桥电路直通保护电路
CN110601690A (zh) 一种低工作电压的快速下行电平移位电路
CN116232297B (zh) 传输门电路及开关装置
WO2023198037A1 (zh) 一种无偏置电流的高压输入级电路
CN106936415B (zh) 一种低功耗应用延时电路
Zhang et al. A noise immunity improved level shift structure for a 600 V HVIC
US9331516B2 (en) Single power supply level shifter
TWI774564B (zh) 靴帶式開關
CN113285706B (zh) 一种电压电平转换电路
CN112511146B (zh) 一种串联背靠背开关管的关断电路与方法
CN108155901B (zh) 一种抗参数漂移反相器
CN110601682A (zh) 开关电路、开关装置、积分器以及开关电容电路
CN210380809U (zh) 一种低工作电压的快速下行电平移位电路
CN216873068U (zh) 一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路
CN114498589A (zh) 一种输出级限流电路
CN112234805B (zh) 钳位源级驱动碳化硅半导体场效应管的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant