CN116232235A - 集成射频功率放大器和射频设备 - Google Patents

集成射频功率放大器和射频设备 Download PDF

Info

Publication number
CN116232235A
CN116232235A CN202310204218.8A CN202310204218A CN116232235A CN 116232235 A CN116232235 A CN 116232235A CN 202310204218 A CN202310204218 A CN 202310204218A CN 116232235 A CN116232235 A CN 116232235A
Authority
CN
China
Prior art keywords
transformer
coil
capacitor
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310204218.8A
Other languages
English (en)
Inventor
彭艳军
宣凯
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Volans Technology Co Ltd
Original Assignee
Shenzhen Volans Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Volans Technology Co Ltd filed Critical Shenzhen Volans Technology Co Ltd
Priority to CN202310204218.8A priority Critical patent/CN116232235A/zh
Publication of CN116232235A publication Critical patent/CN116232235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45228—A transformer being added at the output or the load circuit of the dif amp
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种集成射频功率放大器和射频设备，所述集成射频功率放大器包括依次连接且集成在同一基板上的依次连接的采用CMOS工艺实现的驱动放大器和采用GaAs HBT工艺实现的功率放大器；所述驱动放大器包括依次连接的输入巴伦网络、第一级放大器和级间阻抗匹配网络；所述级间阻抗匹配网络包括第二变压器，所述第二变压器为级间自耦变压器；所述功率放大器包括依次连接的第二级放大器和输出巴伦匹配网络；所述输出巴伦匹配网络包括第三变压器，所述第三变压器为输出级自耦变压器。与相关技术相比，采用本发明的技术方案可有效提高集成射频功率放大器的输出功率、输出效率以及线性度，还具有插损小、版图面积小且成本低。

Description

集成射频功率放大器和射频设备
技术领域
本发明涉及射频电路技术领域，尤其涉及一种集成射频功率放大器和射频设备。
背景技术
目前，第五代移动通信技术(简称5G)是具有高速率、低时延和大连接特点的新一代宽带移动通信技术，峰值速率可以达到10-20Gbit/s，用户体验速率达1Gbps，时延低至1ms，用户连接能力达到每平方公里100万连接。相比于4G LTE(4G长期演进)技术，5G新无线(5G NR)在工作频率上更高，频谱效率要比LTE提升3倍以上，5G终端的输出功率要满足Power Class 2标准，输出功率提升了一倍。4G LTE系统已经对射频前端的功率输出、选择性、功耗等性能提出了严格的要求，5G调制方案又增加了额外的需求，信号的调制方式变得更加复杂，峰均比更高，对5G射频功率放大器的线性度提出了更高的要求。考虑到射频模组后端的开关、Diplexer以及走线插损，射频功率放大晶体管实际输出功率将会是以往的4倍左右，射频功率放大器消耗的电流成倍增大，晶体管的热效应将变得越来越严峻，提高5G射频功率放大器的效率具有重要意义。
相关技术的5G射频功率放大器的结构一般包括依次连接的输入巴伦网络、驱动放大器、级间匹配网络、功率放大器和输出匹配网络。输入信号经所述输入巴伦网络输入到所述驱动放大器中，放大后的信号经所述级间匹配网络完成单端信号到差分信号的转换，同时所述级间匹配网络将所述功率放大器的输入阻抗变换到所述驱动放大器的输出最优阻抗，所述功率放大器的输出端所述输出匹配网络连接至外部负载，所述输出匹配网络将负载阻抗变换到所述差分结构功率放大器的输出最优阻抗，同时完成差分信号转换到单端信号的转换。其中，所述输出匹配网络采用磁耦合变压器设计。
然而，相关技术的5G射频功率放大器一般采用集成电路工艺为CMOS工艺和GaAsHBT工艺。CMOS工艺的晶圆是最便宜的，低成本是CMOS工艺的最大优势。然而，绝大多数CMOS工艺是针对高密度数字电路设计优化的，并不利于要处理大信号的射频功率放大器设计。GaAs HBT工艺基于半绝缘的GaAs(砷化镓)衬底制成，功率密度高，跨导值大，击穿电压高，线性度好，信号间相互影响小，无源元件插损小，非常适合射频功率放大器的设计，但GaAs晶圆的成本要高于CMOS晶圆。相对于GaAs HBT器件，CMOS器件的击穿电压低，线性度差，衬底是半绝缘的，损耗大，设计高功率的CMOS射频功率放大器是非常困难的。受到CMOS器件物理特性的限制，单个CMOS放大器的输出功率低。为了提高输出功率，需要将多路CMOS放大器的输出功率进行功率合成。如图1所示，传统方法设计CMOS射频功率放大器采用磁耦合变压器功率合成网络将多路单个CMOS放大器的差分输出信号进行功率合成，但由于CMOS工艺的衬底是半绝缘的，随着工作频率的提高，磁耦合变压器功率合成网络的插损较大，降低了CMOS功率放大器的输出功率和效率。GaAs HBT射频功率放大器的功率特性和线性性能都要优于CMOS射频功率放大器，CMOS工艺的优势在成本，采用CMOS工艺还可以设计复杂功能的控制电路。尽最大可能采用CMOS工艺设计电路，甚至实现基带、存储和射频的全集成电路一直是设计师追求的目标。由于5G终端射频功率放大器的驱动级放大器的输出功率不大，采用CMOS工艺设计驱动级放大器可以提供足够大的驱动功率，但5G终端射频功率放大器的末级输出功率大、线性度要求高，GaAs HBT工艺更适合。无论是采用CMOS工艺还是采用GaAsHBT工艺设计射频功率放大器，输出匹配网络的插损对射频功率放大器的性能影响大，设计过程中必须特别注意输出匹配网络的设计。随着5G工作频率的提高，传统的采用磁耦合变压器设计的输出匹配网络，损耗增加，其增加的一点损耗就会导致较大的功率损失，不仅降低了整个射频功率放大器的输出功率，也降低了效率和线性度。
因此，实有必要提供一种新的集成射频功率放大器和相关设备解决上述问题。
发明内容
针对以上现有技术的不足，本发明提出一种集成射频功率放大器和射频设备，能够可有效提高集成射频功率放大器的输出功率、输出效率以及线性度，还具有插损小、版图面积小且成本低。
为了解决上述技术问题，第一方面，本发明的实施例提供了一种集成射频功率放大器，其包括依次连接且集成在同一基板上的依次连接的采用CMOS工艺实现的驱动放大器和采用GaAs HBT工艺实现的功率放大器；
所述驱动放大器包括依次连接的输入巴伦网络、第一级放大器和级间阻抗匹配网络；
所述输入巴伦网络的输入端作为所述集成射频功率放大器的输入端，所述输入巴伦网络用于实现阻抗匹配，并将外部输入的单端信号转换为两路差分信号并输出；所述第一级驱动放大器用于接收两路所述差分信号并将其进行信号放大；所述级间阻抗匹配网络用于实现阻抗匹配，所述级间阻抗匹配网络包括第二变压器，所述第二变压器为级间自耦变压器；
所述功率放大器包括依次连接的第二级放大器和输出巴伦匹配网络；所述第二级放大器用于将所述级间阻抗匹配网络输出的两路信号分别进行功率放大后输出两路放大差分信号；所述输出巴伦匹配网络的输出端作为所述集成射频功率放大器的输出端；所述输出巴伦匹配网络用于实现阻抗匹配，并接收两路所述放大差分信号后将其进行功率合成并转换为单端信号；所述输出巴伦匹配网络包括第三变压器，所述第三变压器为输出级自耦变压器。
优选的，所述第二变压器包括第一线圈、分别与所述第一线圈耦合且依次串联的第三线圈、第二线圈以及第四线圈；所述第一线圈和所述第二线圈共同组成所述第二变压器的公共绕组，所述第三线圈和所述第四线圈共同组成所述第二变压器的串联绕组；
所述第一线圈的第一端作为所述第二变压器的第一输入端，且所述第一线圈的第一端分别连接至所述第二线圈的第一端和所述第三线圈的第二端；
所述第一线圈的第二端作为所述第二变压器的第二输入端，且所述第一线圈的第二端分别连接至所述第二线圈的第二端和所述第四线圈的第一端；
所述第二线圈的中心抽头端作为所述第二变压器的中心抽头端，用于连接至第一电源电压；
所述第三线圈的第一端作为所述第二变压器的第一输出端；
所述第四线圈的第二端作为所述第二变压器的第二输出端。
优选的，所述第三变压器包括依次串联的第五线圈、第六线圈以及第七线圈；
所述第六线圈作为所述第三变压器的公共绕组，所述第五线圈和所述第七线圈共同组成所述第三变压器的串联绕组；
所述第六线圈的第一端作为所述第三变压器的第一输入端，且所述第六线圈的第一端连接至所述第五线圈的第二端；
所述第六线圈的第二端作为所述第三变压器的第二输入端，且所述第六线圈的第二端连接至所述第七线圈的第一端；
所述第六线圈的中间抽头端作为所述第二变压器的中心抽头端，用于连接至第二电源电压；
所述第五线圈的第一端作为所述第三变压器的第一输出端，用于连接至外部负载；
所述第七线圈的第二端作为所述第三变压器的第二输出端，用于接地。
优选的，所述输入巴伦网络包括第一变压器、第一电阻、第一电容和第二电容；
所述第一变压器的初级线圈的第一端作为所述输入巴伦网络的输入端，用于接收外部输入的信号，且所述第一变压器的初级线圈的第一端连接至所述第一电容的第一端；所述第一变压器的初级线圈的第二端接地；所述第一电容的第二端接地；
所述第一变压器的次级线圈的第一端作为所述输入巴伦网络的第一输出端，且所述第一变压器的次级线圈的第一端连接至所述第二电容的第一端；
所述第一变压器的次级线圈的第二端作为所述输入巴伦网络的第二输出端，且所述第二变压器的次级线圈的第二端连接至所述第二电容的第二端；
所述第一变压器的次级线圈的中间抽头端连接至所述第一电阻的第二端；
所述第一电阻的第一端连接至第一偏置电压。
优选的，所述第一级放大器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第二电阻；所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为NMOS管；
所述第一晶体管的栅极作为所述第一级放大器的第一输入端，用于连接至所述输入巴伦网络的第一输出端；所述第一晶体管的源极接地；所述第一晶体的漏极连接至所述第二晶体管的源极；
所述第二晶体管的漏极作为所述第一级放大器的第一输出端；
所述第二晶体管的栅极分别连接至所述第四晶体管的栅极和所述第二电阻的第二端；
所述第二电阻的连接至第二偏置电压；
所述第三晶体管的栅极作为所述第一级放大器的第二输入端，用于连接至所述输入巴伦网络的第二输出端；所述第三晶体管的源极接地；所述第三晶体的漏极连接至所述第四晶体管的源极；
所述第四晶体管的漏极作为所述第一级放大器的第二输出端。
优选的，所述级间阻抗匹配网络还包括第三电容、第四电容、第五电容和第六电容；
所述第二变压器的第一输入端作为所述级间阻抗匹配网络的第一输入端，且所述第二变压器的第一输入端连接至所述第三电容的第一端，用于连接至所述第一级放大器的第一输出端；
所述第二变压器的第二输入端作为所述级间阻抗匹配网络的第二输入端，且所述第二变压器的第二输入端连接至所述第三电容的第二端，用于连接至所述第一级放大器的第二输出端；
所述第二变压器的中间抽头端连接至第一电源电压；
所述第二变压器的第一输出端分别连接至所述第五电容的第一端和所述第四电容的第一端；
所述第五电容的第二端作为所述级间阻抗匹配网络的第一输出端；
所述第二变压器的第二输出端分别连接至所述第六电容的第一端和所述第四电容的第二端；
所述第六电容的第二端作为所述级间阻抗匹配网络的第二输出端。
优选的，所述第二级放大器包括第一电感、第二电感、第七电容、第八电容、第一三极管以及第二三极管；
所述功率放大器还包括用于给所述第二级放大器提供偏置电压的偏置电路，所述偏置电路包括第三三极管、第四三极管、第五三极管、第三电阻以及第九电容；
所述第七电容的第一端作为所述第二级放大器的第一输入端，且所述第七电容的第一端连接至所述第一电感的第一端，用于连接至所述级间阻抗匹配网络的第一输出端；所述第一电感的第二端接地；
所述第七电容的第二端分别连接至所述第一三极管的基极、所述第八电容的第二端、所述第二三极管的基极以及所述第三三极管的发射极；
所述第八电容的第一端作为所述第二级放大器的第二输入端，且所述第八电容的第一端连接至所述第二电感的第一端，用于连接至所述级间阻抗匹配网络的第二输出端；所述第二电感的第二端接地；
所述第一三极管的集电极作为所述第二级放大器的第一输出端；所述第一三极管的发射极接地；
所述第二三极管的集电极作为所述第二级放大器的第二输出端；所述第二三极管的发射极接地；
所述第三三极管的集电极连接至第二电源电压；
所述第三三极管的基极分别连接至所述第九电容的第一端、所述第三电阻的第二端、所述第四三极管的集电极和所述第四三极管的基极；所述第九电容的第二端接地；
所述第三电阻的第一端连接至参考电压；
所述第三三极管的发射极分别连接至所述第五三极管的集电极和所述第五三极管的基极；
所述第五三极管的发射极接地。
优选的，所述输出巴伦匹配网络还包括第十电容、第十一电容、第十二电容和第十三电容；
所述第三变压器的第一输入端作为所述输出巴伦匹配网络的第一输入端，且所述第三变压器的第一输入端连接至所述第十电容的第一端，用于连接至所述第二级放大器的第一输出端；
所述第三变压器的第二输入端作为所述输出巴伦匹配网络的第二输入端，且所述第三变压器的第二输入端连接至所述第十电容的第二端，用于连接至所述第二级放大器的第二输出端；
所述第二变压器的中心抽头端连接至第二电源电压；
所述第三变压器的第一输出端分别连接至所述第十一电容的第一端和所述第十二电容的第一端；
所述第十二电容的第二端所述输出巴伦匹配网络的输出端，用于连接至外部负载；
所述第三变压器的第二输出端分别连接至所述第十一电容的第二端和所述第十三电容的第一端；所述第十三电容的第二端接地。
第二方面，本发明的实施例还提供了一种射频设备，其特征在于，所述射频设备包括如本发明的实施例提供上述的集成射频功率放大器。
与相关技术相比，本发明的集成射频功率放大器通过设置依次连接且集成在同一基板上的采用CMOS工艺实现的驱动放大器、采用GaAs HBT工艺实现的功率放大器。其中，所述驱动放大器包括依次连接的输入巴伦网络、第一级放大器和级间阻抗匹配网络，所述级间阻抗匹配网络包括第二变压器，所述第二变压器为级间自耦变压器；所述功率放大器包括依次连接的第二级放大器和输出巴伦匹配网络，所述输出巴伦匹配网络包括第三变压器，所述第三变压器为输出级自耦变压器。该结构同时采用CMOS工艺实现的驱动放大器和采用GaAs HBT工艺实现的功率放大器，并设置所述级间阻抗匹配网络采用低插损的级间自耦变压器阻抗匹配网络实现，采用CMOS工艺设计驱动级放大器既利用了其成本上的优势，又可以提供足够大的驱动功率。所述功率放大器采用的GaAs HBT器件的击穿电压高、线性度好、效率高，用作所述集成射频功率放大器的末级，保证了整个所述集成射频功率放大器的性能；所述输出巴伦匹配网络采用输出级自耦变压器实现所述功率放大器的输出功能，由于输出级自耦变压器的插损小，从而提升了整个所述集成射频功率放大器的输出功率、效率和线性度。综上，采用本发明的集成射频功率放大器和射频设备能够可有效提高集成射频功率放大器的输出功率、输出效率以及线性度，还具有插损小、版图面积小且成本低。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中，
图1为本发明集成射频功率放大器的应用电路结构示意图；
图2为本发明集成射频功率放大器的第二变压器的结构图；
图3为本发明的集成射频功率放大器的第三变压器的结构图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
请参考图1所示，图1为本发明集成射频功率放大器100的应用电路结构示意图。本发明实施例提供一种集成射频功率放大器100。所述集成射频功率放大器100用于驱动外部负载RL。
所述集成射频功率放大器100包括依次连接且集成在同一基板BB上的依次连接的采用CMOS工艺实现的驱动放大器10和采用GaAs HBT工艺实现的功率放大器20。
所述驱动放大器10包括依次连接的输入巴伦网络1、第一级放大器2和级间阻抗匹配网络3。所述输入巴伦网络1的输入端作为所述集成射频功率放大器100的输入端RFin。
所述输入巴伦网络1用于实现阻抗匹配，并将外部输入的单端信号转换为两路差分信号并输出。
具体的，所述输入巴伦网络1包括第一变压器XFM1、第一电阻R1、第一电容C1和第二电容C2。
所述输入巴伦网络1的内部电路连接关系为：
所述第一变压器XFM1的初级线圈的第一端作为所述输入巴伦网络1的输入端，用于接收外部输入的信号，且所述第一变压器XFM1的初级线圈的第一端连接至所述第一电容C1的第一端。所述第一变压器XFM1的初级线圈的第二端接地。所述第一电容C1的第二端接地。
所述第一变压器XFM1的次级线圈的第一端作为所述输入巴伦网络1的第一输出端，且所述第一变压器XFM1的次级线圈的第一端连接至所述第二电容C2的第一端。
所述第一变压器XFM1的次级线圈的第二端作为所述输入巴伦网络1的第二输出端，且所述第二变压器XFM2的次级线圈的第二端连接至所述第二电容C2的第二端。
所述第一变压器XFM1的次级线圈的中间抽头端连接至所述第一电阻R1的第二端。
所述第一电阻R1的第一端连接至第一偏置电压VG1。
所述第一级驱动放大器2用于接收两路所述差分信号并将其进行信号放大。
具体的，所述第一级放大器2包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4以及第二电阻R2。
本实施例中，所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3以及所述第四晶体管M4均为NMOS管。
所述第一级驱动放大器2的内部电路连接关系为：
所述第一晶体管M1的栅极作为所述第一级放大器2的第一输入端，用于连接至所述输入巴伦网络1的第一输出端。所述第一晶体管M1的源极接地。所述第一晶体的漏极连接至所述第二晶体管M2的源极。
所述第二晶体管M2的漏极作为所述第一级放大器2的第一输出端。
所述第二晶体管M2的栅极分别连接至所述第四晶体管M4的栅极和所述第二电阻R2的第二端。
所述第二电阻R2的连接至第二偏置电压VG2。
所述第三晶体管M3的栅极作为所述第一级放大器2的第二输入端，用于连接至所述输入巴伦网络1的第二输出端。所述第三晶体管M3的源极接地。所述第三晶体的漏极连接至所述第四晶体管M4的源极。
所述第四晶体管M4的漏极作为所述第一级放大器2的第二输出端。
所述第一级驱动放大器2的电路原理为：
由NMOS管制成的所述第一晶体管M1和所述第二晶体管M2构成Cascode结构，由NMOS管制成的所述第三晶体管M3和所述第四晶体管M4也构成Cascode结构，两个Cascode结构放大器构成第一级的差分放大结构。
所述级间阻抗匹配网络3用于实现阻抗匹配。具体的，所述级间阻抗匹配网络3包括第二变压器XFM2、第三电容C3、第四电容C4、第五电容C5和第六电容C6。
所述级间阻抗匹配网络3的内部电路连接关系为：
所述第二变压器XFM2的第一输入端PA1作为所述级间阻抗匹配网络3的第一输入端，且所述第二变压器XFM2的第一输入端PA1连接至所述第三电容C3的第一端，用于连接至所述第一级放大器2的第一输出端。
所述第二变压器XFM2的第二输入端PA2作为所述级间阻抗匹配网络3的第二输入端，且所述第二变压器XFM2的第二输入端PA2连接至所述第三电容C3的第二端，用于连接至所述第一级放大器2的第二输出端。
所述第二变压器XFM2的中间抽头端连接至第一电源电压VDD。
所述第二变压器XFM2的第一输出端OUT1分别连接至所述第五电容C5的第一端和所述第四电容C4的第一端。
所述第五电容C5的第二端作为所述级间阻抗匹配网络3的第一输出端。
所述第二变压器XFM2的第二输出端OUT2分别连接至所述第六电容C6的第一端和所述第四电容C4的第二端。
所述第六电容C6的第二端作为所述级间阻抗匹配网络3的第二输出端。
所述级间阻抗匹配网络3的电路原理为:
所述第三电容C3并联在所述第二变压器XFM2的第一输入端PA1和第二输入端PA2构成的输入端口，所述第四电容C4并联在所述第二变压器XFM2的第一输出端OUT1和第二输出端OUT2构成的输出端口，所述第三电容C3和所述第四电容C4分别调节两个端口的阻抗，使所述第二变压器XFM2的第一输入端PA1和第二输入端PA2构成的输入端口呈现的阻抗为所述第一级驱动放大器2的最优输出功率阻抗。其中，第一电源电压VDD为直流供电端，用于给所述第一级驱动放大器2供电。所述第五电容C5和所述第六电容C6均为隔直电容，用于阻断直流流入到所述功率放大器20中。
所述第二变压器XFM2为级间自耦变压器。
所述第二变压器XFM2包括第一线圈LA1、分别与所述第一线圈LA1耦合且依次串联的第三线圈LA3、第二线圈LA2以及第四线圈LA4。所述第一线圈LA1和所述第二线圈LA2共同组成所述第二变压器XFM2的公共绕组，所述第三线圈LA3和所述第四线圈LA4共同组成所述第二变压器XFM2的串联绕组。
所述第二变压器XFM2的内部电路连接关系为：
所述第一线圈LA1的第一端L1A作为所述第二变压器XFM2的第一输入端PA1，且所述第一线圈LA1的第一端L1A分别连接至所述第二线圈LA2的第一端L2A和所述第三线圈LA3的第二端L3B。
所述第一线圈LA1的第二端L1B作为所述第二变压器XFM2的第二输入端PA2，且所述第一线圈LA1的第二端L1B分别连接至所述第二线圈LA2的第二端和所述第四线圈LA4的第一端L4A。
所述第二线圈LA2的中心抽头端LC作为所述第二变压器XFM2的中心抽头端，用于连接至第一电源电压VDD即。
所述第三线圈LA3的第一端L3A作为所述第二变压器XFM2的第一输出端OUT1。
所述第四线圈LA4的第二端L4B作为所述第二变压器XFM2的第二输出端OUT2。
由于所述第二变压器XFM2为自耦变压器制成，比相关技术的磁耦合变压器耗散的功率小，引入的插损也小，使得所述集成射频功率放大器100输出到负载RL的功率更高了，从而提升了整个本发明所述集成射频功率放大器100的工作效率。采用本发明集成射频功率放大器100的自耦变压器制成的所述第二变压器XFM2的尺寸也较小，成本更低。
本实施例中，所述第一线圈LA1、所述第二线圈LA2、所述第三线圈LA3以及所述第四线圈LA4均为金属线制成。其中金属线制成所述第一线圈LA1、所述第二线圈LA2、所述第三线圈LA3以及所述第四线圈LA4的工艺采用本领域常用的工艺，在此，不作详细赘述。
请参考图2所示，图2为本发明集成射频功率放大器100的第二变压器XFM2的结构图。
由自耦变压器制成的所述第二变压器XFM2的具体版图结构为：
所述第二线圈LA2为一根金属线的一端沿顺时针弯曲延伸至且间隔相邻的其另一端形成内圈，所述第一线圈LA1为一根金属线的一端沿顺时针弯曲延伸至且间隔相邻的其另一端形成外圈，所述第三线圈LA3为一根金属线的一端沿顺时针弯曲延伸至且相对的其另一端形成上半圈，所述第四线圈LA4为一根金属线的一端沿逆时针弯曲延伸至且相对的其另一端形成下半圈。
所述第三线圈LA3和所述第四线圈LA4均间隔且绕设于所述第二线圈LA2的外周侧，且分别位于所述第二线圈LA2的相对两侧。所述第一线圈LA1分别间隔且绕设于所述第三线圈LA3的外周侧和所述第四线圈LA4的外周侧。
所述第一线圈LA1的第一端L1A和所述第一线圈LA1的第二端L1B均位于所述第二线圈LA2的另外相对两侧的同一侧，所述第二线圈LA2的中心抽头端LC、所述第三线圈LA3的第一端L3A以及所述第四线圈LA4的第二端L4B均位于所述第二线圈LA2的另外相对两侧的另一侧。
所述第一线圈LA1的第一端L1A通过金属线跨过所述第三线圈LA3的金属线后连接至所述第二线圈LA2的第一端L2A。所述第一线圈LA1的第二端L1B通过金属线跨过所述第四线圈LA4的金属线后连接至所述第二线圈LA2的第二端L2B。所述第二线圈LA2的第二端L2B通过金属线弯折延伸至所述第三线圈LA3的第二端L3B。所述第二线圈LA2的第一端L2A通过金属线跨过所述第二线圈LA2的第二端L2B的金属线延伸部分后连接至所述第四线圈LA4的第一端L4A。
由上述所述第二变压器XFM2的结构可以得出：所述第二变压器XFM2应用于所述集成射频功率放大器100时的版图面积小且集成度高。
本实施例中，所述第一线圈LA1和所述第二线圈LA2分别延伸形成的金属圈均呈正方形、圆形、椭圆形中的任意一种。当然，不限于此，其他多边形状也是可以的。优选的，所述金属圈呈正方形，从而使得所述两端口自耦变压器于集成到芯片版图中，从而使得所述集成射频功率放大器100时的版图面积小且集成度高。
所述功率放大器20包括第二级放大器4、偏置电路5和输出巴伦匹配网络6。
所述第二级放大器4用于将所述级间阻抗匹配网络3输出的两路信号分别进行功率放大后输出两路放大差分信号。所述第二级放大器4与所述输出巴伦匹配网络6依次连接。
具体的，所述第二级放大器4包括第一电感LB1、第二电感LB2、第七电容C7、第八电容C8、第一三极管Q1以及第二三极管Q2。
所述偏置电路5用于给所述第二级放大器4提供偏置电压。
具体的，所述偏置电路5包括第三三极管Q3、第四三极管Q4、第五三极管Q5、第三电阻R3以及第九电容C9。
所述第二级放大器4和所述偏置电路5的电路连接关系为：
所述第七电容C7的第一端作为所述第二级放大器4的第一输入端，且所述第七电容C7的第一端连接至所述第一电感LB1的第一端，用于连接至所述级间阻抗匹配网络3的第一输出端。所述第一电感LB1的第二端接地。
所述第七电容C7的第二端分别连接至所述第一三极管Q1的基极、所述第八电容C8的第二端、所述第二三极管Q2的基极以及所述第三三极管Q3的发射极。
所述第八电容C8的第一端作为所述第二级放大器4的第二输入端，且所述第八电容C8的第一端连接至所述第二电感LB2的第一端，用于连接至所述级间阻抗匹配网络3的第二输出端。所述第二电感LB2的第二端接地。
所述第一三极管Q1的集电极作为所述第二级放大器4的第一输出端。所述第一三极管Q1的发射极接地。
所述第二三极管Q2的集电极作为所述第二级放大器4的第二输出端。所述第二三极管Q2的发射极接地。
所述第三三极管Q3的集电极连接至第二电源电压VCC。
所述第三三极管Q3的基极分别连接至所述第九电容C9的第一端、所述第三电阻R3的第二端、所述第四三极管Q4的集电极和所述第四三极管Q4的基极。所述第九电容C9的第二端接地。
所述第三电阻R3的第一端连接至参考电压VREG。
所述第三三极管Q3的发射极分别连接至所述第五三极管Q5的集电极和所述第五三极管Q5的基极。
所述第五三极管Q5的发射极接地。
所述输出巴伦匹配网络6用于实现阻抗匹配，并接收两路所述放大差分信号后将其进行功率合成并转换为单端信号。所述输出巴伦匹配网络6的输出端作为所述集成射频功率放大器100的输出端RFout。
具体的，所述输出巴伦匹配网络6包括第三变压器XFM3、第十电容C10、第十一电容C11、第十二电容C12和第十三电容C13。
所述输出巴伦匹配网络6的内部电路连接关系为：
所述第三变压器XFM3的第一输入端IN1作为所述输出巴伦匹配网络6的第一输入端，且所述第三变压器XFM3的第一输入端IN1连接至所述第十电容C10的第一端，用于连接至所述第二级放大器4的第一输出端。
所述第三变压器XFM3的第二输入端IN2作为所述输出巴伦匹配网络6的第二输入端，且所述第三变压器XFM3的第二输入端IN2连接至所述第十电容C10的第二端，用于连接至所述第二级放大器4的第二输出端。
所述第二变压器XFM2的中心抽头端连接至第二电源电压VCC。
所述第三变压器XFM3的第一输出端分别连接至所述第十一电容C11的第一端和所述第十二电容C12的第一端。
所述第十二电容C12的第二端所述输出巴伦匹配网络6的输出端，用于连接至外部负载RL。
所述第三变压器XFM3的第二输出端分别连接至所述第十一电容C11的第二端和所述第十三电容C13的第一端。所述第十三电容C13的第二端接地。
所述第三变压器XFM3为输出级自耦变压器。
所述第三变压器XFM3包括依次串联的第五线圈LA5、第六线圈LA6以及第七线圈LA7。
所述第六线圈LA6作为所述第三变压器XFM3的公共绕组，所述第五线圈LA5和所述第七线圈LA7共同组成所述第三变压器XFM3的串联绕组。
所述第六线圈LA6的第一端P1作为所述第三变压器XFM3的第一输入端IN1，且所述第六线圈LA6的第一端P1连接至所述第五线圈LA5的第二端。
所述第六线圈LA6的第二端P2作为所述第三变压器XFM3的第二输入端IN2，且所述第六线圈LA6的第二端P2连接至所述第七线圈LA7的第一端。
所述第六线圈LA6的中间抽头端TC作为所述第二变压器XFM2的中心抽头端，用于连接至第二电源电压VCC。
所述第五线圈LA5的第一端L5A作为所述第三变压器XFM3的第一输出端，用于连接至外部负载RL。
所述第七线圈LA7的第二端L7B作为所述第三变压器XFM3的第二输出端，用于接地。
所述输出巴伦匹配网络6的电路原理为：
所述第十电容C10并联在所述第三变压器XFM3的第一输出端和第二输入端构成的输入端口，所述第十一电容C11并联在所述第三变压器XFM3的第一输出端和第二输出端构成的输出端口，所述第十电容C10和所述第十一电容C11分别调节两个端口的阻抗，使所述第三变压器XFM3的第一输出端和第二输入端构成的输入端口呈现的阻抗为第一三极管Q1和第二三极管Q2的最优输出功率阻抗，所述第三变压器XFM3的第一输出端和第二输出端构成的输出端口呈现的阻抗为负载阻抗值。所述第三变压器XFM3的第一输出端和第二输出端构成的输出端口中，第二电源电压VCC为直流供电端，用于分别给第一三极管Q1和第二三极管Q2供电，所述第十二电容C12和所述第十三电容C13为隔直电容，阻断直流流入到负载RL和地上。
本实施例中，所述第五线圈LA5、所述第六线圈LA6以及所述第七线圈LA7均为金属线制成。其中金属线制成所述第五线圈LA5、所述第六线圈LA6以及所述第七线圈LA7的工艺采用本领域常用的工艺，在此，不作详细赘述。
由输出级自耦变压器制成的所述第三变压器XFM3的版图结构为：
所述第三变压器XFM3由两根金属线连接制成。第一根金属线的一端K沿顺时针弯曲内卷延伸至间隔相邻的其另一端形成间隔两圈的内圈。第一根金属线的另一端为所述第七线圈LA7的第二端L7B。
第二根金属线的一端H沿顺时针弯曲延伸至且相对的其另一端形成间隔环绕所述内圈外侧的外圈上半圈。第二根金属线的一端H通过跨接的导线连接至第一根金属线的一端K。第二根金属线的另一端为所述第五线圈LA5的第一端L5A。
在第二根金属线的一端H和第一根金属线的一端K的同一侧，通过在第一根金属线设置P1点延伸出金属端口作为所述第三变压器XFM3的第一输入端IN1；并在第一根金属线设置P2点延伸出金属端口作为所述第三变压器XFM3的第二输入端IN2。
而在第二根金属线的一端H和第一根金属线的一端K的相对一侧，通过在第一根金属线设置P3点延伸出金属端口作为所述第六线圈LA6的中间抽头端TC。
由上述输出级自耦变压器的结构可以得出：所述输出级自耦变压器应用于所述集成射频功率放大器100时的版图面积小且集成度高。
本实施例中，所述第三变压器XFM3的两根金属线形成的金属圈均呈正方形、圆形、椭圆形中的任意一种。当然，不限于此，其他多边形状也是可以的。优选的，该金属圈呈正方形，从而使得所述第三变压器XFM3于集成到芯片版图中，从而使得所述集成射频功率放大器100时的版图面积小且集成度高。
需要指出的是，本发明采用的相关电路、电阻、电感、电容和变压器均为本领域常用的电路、元器件，对应的具体的指标和参数根据实际应用进行调整，在此，不作详细赘述。
本发明实施例提供一种射频设备。所述射频设备包括本发明实施例提供的所述集成射频功率放大器100。
可以理解的是，上述的所述集成射频功率放大器100实施例中的内容均适用于本发明的所述射频设备，本发明射频设备实施例所具体实现的功能与上述的所述集成射频功率放大器100实施例相同，并且达到的有益效果与上述的所述集成射频功率放大器100实施例所达到的有益效果也相同。
与相关技术相比，本发明的集成射频功率放大器通过设置依次连接且集成在同一基板上的采用CMOS工艺实现的驱动放大器、采用GaAs HBT工艺实现的功率放大器。其中，所述驱动放大器包括依次连接的输入巴伦网络、第一级放大器和级间阻抗匹配网络，所述级间阻抗匹配网络包括第二变压器，所述第二变压器为级间自耦变压器；所述功率放大器包括依次连接的第二级放大器和输出巴伦匹配网络，所述输出巴伦匹配网络包括第三变压器，所述第三变压器为输出级自耦变压器。该结构同时采用CMOS工艺实现的驱动放大器和采用GaAs HBT工艺实现的功率放大器，并设置所述级间阻抗匹配网络采用低插损的级间自耦变压器阻抗匹配网络实现，采用CMOS工艺设计驱动级放大器既利用了其成本上的优势，又可以提供足够大的驱动功率。所述功率放大器采用的GaAs HBT器件的击穿电压高、线性度好、效率高，用作所述集成射频功率放大器的末级，保证了整个所述集成射频功率放大器的性能；所述输出巴伦匹配网络采用输出级自耦变压器实现所述功率放大器的输出功能，由于输出级自耦变压器的插损小，从而提升了整个所述集成射频功率放大器的输出功率、效率和线性度。综上，采用本发明的集成射频功率放大器和射频设备能够可有效提高集成射频功率放大器的输出功率、输出效率以及线性度，还具有插损小、版图面积小且成本低。
需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (9)

1.一种集成射频功率放大器，其包括依次连接且集成在同一基板上的依次连接的采用CMOS工艺实现的驱动放大器和采用GaAs HBT工艺实现的功率放大器；其特征在于，
所述驱动放大器包括依次连接的输入巴伦网络、第一级放大器和级间阻抗匹配网络；
所述输入巴伦网络的输入端作为所述集成射频功率放大器的输入端，所述输入巴伦网络用于实现阻抗匹配，并将外部输入的单端信号转换为两路差分信号并输出；所述第一级驱动放大器用于接收两路所述差分信号并将其进行信号放大；所述级间阻抗匹配网络用于实现阻抗匹配，所述级间阻抗匹配网络包括第二变压器，所述第二变压器为级间自耦变压器；
所述功率放大器包括依次连接的第二级放大器和输出巴伦匹配网络；所述第二级放大器用于将所述级间阻抗匹配网络输出的两路信号分别进行功率放大后输出两路放大差分信号；所述输出巴伦匹配网络的输出端作为所述集成射频功率放大器的输出端；所述输出巴伦匹配网络用于实现阻抗匹配，并接收两路所述放大差分信号后将其进行功率合成并转换为单端信号；所述输出巴伦匹配网络包括第三变压器，所述第三变压器为输出级自耦变压器。
2.根据权利要求1所述的集成射频功率放大器，其特征在于，所述第二变压器包括第一线圈、分别与所述第一线圈耦合且依次串联的第三线圈、第二线圈以及第四线圈；所述第一线圈和所述第二线圈共同组成所述第二变压器的公共绕组，所述第三线圈和所述第四线圈共同组成所述第二变压器的串联绕组；
所述第一线圈的第一端作为所述第二变压器的第一输入端，且所述第一线圈的第一端分别连接至所述第二线圈的第一端和所述第三线圈的第二端；
所述第一线圈的第二端作为所述第二变压器的第二输入端，且所述第一线圈的第二端分别连接至所述第二线圈的第二端和所述第四线圈的第一端；
所述第二线圈的中心抽头端作为所述第二变压器的中心抽头端，用于连接至第一电源电压；
所述第三线圈的第一端作为所述第二变压器的第一输出端；
所述第四线圈的第二端作为所述第二变压器的第二输出端。
3.根据权利要求2所述的集成射频功率放大器，其特征在于，所述第三变压器包括依次串联的第五线圈、第六线圈以及第七线圈；
所述第六线圈作为所述第三变压器的公共绕组，所述第五线圈和所述第七线圈共同组成所述第三变压器的串联绕组；
所述第六线圈的第一端作为所述第三变压器的第一输入端，且所述第六线圈的第一端连接至所述第五线圈的第二端；
所述第六线圈的第二端作为所述第三变压器的第二输入端，且所述第六线圈的第二端连接至所述第七线圈的第一端；
所述第六线圈的中间抽头端作为所述第二变压器的中心抽头端，用于连接至第二电源电压；
所述第五线圈的第一端作为所述第三变压器的第一输出端，用于连接至外部负载；
所述第七线圈的第二端作为所述第三变压器的第二输出端，用于接地。
4.根据权利要求3所述的集成射频功率放大器，其特征在于，所述输入巴伦网络包括第一变压器、第一电阻、第一电容和第二电容；
所述第一变压器的初级线圈的第一端作为所述输入巴伦网络的输入端，用于接收外部输入的信号，且所述第一变压器的初级线圈的第一端连接至所述第一电容的第一端；所述第一变压器的初级线圈的第二端接地；所述第一电容的第二端接地；
所述第一变压器的次级线圈的第一端作为所述输入巴伦网络的第一输出端，且所述第一变压器的次级线圈的第一端连接至所述第二电容的第一端；
所述第一变压器的次级线圈的第二端作为所述输入巴伦网络的第二输出端，且所述第二变压器的次级线圈的第二端连接至所述第二电容的第二端；
所述第一变压器的次级线圈的中间抽头端连接至所述第一电阻的第二端；
所述第一电阻的第一端连接至第一偏置电压。
5.根据权利要求4所述的集成射频功率放大器，其特征在于，
所述第一级放大器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第二电阻；所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为NMOS管；
所述第一晶体管的栅极作为所述第一级放大器的第一输入端，用于连接至所述输入巴伦网络的第一输出端；所述第一晶体管的源极接地；所述第一晶体的漏极连接至所述第二晶体管的源极；
所述第二晶体管的漏极作为所述第一级放大器的第一输出端；
所述第二晶体管的栅极分别连接至所述第四晶体管的栅极和所述第二电阻的第二端；
所述第二电阻的连接至第二偏置电压；
所述第三晶体管的栅极作为所述第一级放大器的第二输入端，用于连接至所述输入巴伦网络的第二输出端；所述第三晶体管的源极接地；所述第三晶体的漏极连接至所述第四晶体管的源极；
所述第四晶体管的漏极作为所述第一级放大器的第二输出端。
6.根据权利要求5所述的集成射频功率放大器，其特征在于，所述级间阻抗匹配网络还包括第三电容、第四电容、第五电容和第六电容；
所述第二变压器的第一输入端作为所述级间阻抗匹配网络的第一输入端，且所述第二变压器的第一输入端连接至所述第三电容的第一端，用于连接至所述第一级放大器的第一输出端；
所述第二变压器的第二输入端作为所述级间阻抗匹配网络的第二输入端，且所述第二变压器的第二输入端连接至所述第三电容的第二端，用于连接至所述第一级放大器的第二输出端；
所述第二变压器的中间抽头端连接至第一电源电压；
所述第二变压器的第一输出端分别连接至所述第五电容的第一端和所述第四电容的第一端；
所述第五电容的第二端作为所述级间阻抗匹配网络的第一输出端；
所述第二变压器的第二输出端分别连接至所述第六电容的第一端和所述第四电容的第二端；
所述第六电容的第二端作为所述级间阻抗匹配网络的第二输出端。
7.根据权利要求6所述的集成射频功率放大器，其特征在于，所述第二级放大器包括第一电感、第二电感、第七电容、第八电容、第一三极管以及第二三极管；
所述功率放大器还包括用于给所述第二级放大器提供偏置电压的偏置电路，所述偏置电路包括第三三极管、第四三极管、第五三极管、第三电阻以及第九电容；
所述第七电容的第一端作为所述第二级放大器的第一输入端，且所述第七电容的第一端连接至所述第一电感的第一端，用于连接至所述级间阻抗匹配网络的第一输出端；所述第一电感的第二端接地；
所述第七电容的第二端分别连接至所述第一三极管的基极、所述第八电容的第二端、所述第二三极管的基极以及所述第三三极管的发射极；
所述第八电容的第一端作为所述第二级放大器的第二输入端，且所述第八电容的第一端连接至所述第二电感的第一端，用于连接至所述级间阻抗匹配网络的第二输出端；所述第二电感的第二端接地；
所述第一三极管的集电极作为所述第二级放大器的第一输出端；所述第一三极管的发射极接地；
所述第二三极管的集电极作为所述第二级放大器的第二输出端；所述第二三极管的发射极接地；
所述第三三极管的集电极连接至第二电源电压；
所述第三三极管的基极分别连接至所述第九电容的第一端、所述第三电阻的第二端、所述第四三极管的集电极和所述第四三极管的基极；所述第九电容的第二端接地；
所述第三电阻的第一端连接至参考电压；
所述第三三极管的发射极分别连接至所述第五三极管的集电极和所述第五三极管的基极；
所述第五三极管的发射极接地。
8.根据权利要求7所述的集成射频功率放大器，其特征在于，所述输出巴伦匹配网络还包括第十电容、第十一电容、第十二电容和第十三电容；
所述第三变压器的第一输入端作为所述输出巴伦匹配网络的第一输入端，且所述第三变压器的第一输入端连接至所述第十电容的第一端，用于连接至所述第二级放大器的第一输出端；
所述第三变压器的第二输入端作为所述输出巴伦匹配网络的第二输入端，且所述第三变压器的第二输入端连接至所述第十电容的第二端，用于连接至所述第二级放大器的第二输出端；
所述第二变压器的中心抽头端连接至第二电源电压；
所述第三变压器的第一输出端分别连接至所述第十一电容的第一端和所述第十二电容的第一端；
所述第十二电容的第二端所述输出巴伦匹配网络的输出端，用于连接至外部负载；
所述第三变压器的第二输出端分别连接至所述第十一电容的第二端和所述第十三电容的第一端；所述第十三电容的第二端接地。
9.一种射频设备，其特征在于，所述射频设备包括如权利要求1-8任意一项所述的集成射频功率放大器。
CN202310204218.8A 2023-02-24 2023-02-24 集成射频功率放大器和射频设备 Pending CN116232235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310204218.8A CN116232235A (zh) 2023-02-24 2023-02-24 集成射频功率放大器和射频设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310204218.8A CN116232235A (zh) 2023-02-24 2023-02-24 集成射频功率放大器和射频设备

Publications (1)

Publication Number Publication Date
CN116232235A true CN116232235A (zh) 2023-06-06

Family

ID=86572841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310204218.8A Pending CN116232235A (zh) 2023-02-24 2023-02-24 集成射频功率放大器和射频设备

Country Status (1)

Country Link
CN (1) CN116232235A (zh)

Similar Documents

Publication Publication Date Title
JP5247367B2 (ja) Ｒｆ電力増幅器
CN216162678U (zh) 一种射频功率放大器
Chowdhury et al. A single-chip highly linear 2.4 GHz 30dBm power amplifier in 90nm CMOS
EP2869465B1 (en) RF amplifier
CN110798158A (zh) 一种针对车联网通信的射频功率放大器
CN216162675U (zh) 一种差分功率放大器
JP2022067573A (ja) 電力増幅回路
CN216216788U (zh) 基于变压器匹配的三级功率放大器及射频前端架构
CN110719078A (zh) 一种用于汽车雷达收发机的毫米波功率放大器
CN112865717B (zh) 一种基于自适应线性化技术的高增益功率放大器
CN117997286A (zh) 一种基于时域波形互补的高线性度宽带功率放大器
CN116232246A (zh) 射频功率放大器
CN115913154B (zh) 微波功率放大器和微波芯片
CN110601668B (zh) 一种面向车联网通信的高效功率放大器
US20220321067A1 (en) Low noise amplifier incorporating sutardja transformer
CN116232235A (zh) 集成射频功率放大器和射频设备
CN210431351U (zh) 一种基于异质结三极管的大功率高频放大器
CN210745087U (zh) 一种面向车联网的高效高线性度功率放大器
CN210431354U (zh) 一种高功率双差分变压合成功率放大器
CN116169959A (zh) 集成射频功率放大器
US11936350B2 (en) Power amplifier circuit
CN218549870U (zh) 一种射频功率放大器和射频前端模组
CN115882798B (zh) 推挽结构射频功率放大器和射频芯片
CN111030621B (zh) 一种用于无线终端的交流堆叠功率放大器
CN116169960A (zh) 混合集成射频功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination