CN116227412A - 一种插入电源门控和创建电地网格的低功耗设计方法 - Google Patents

一种插入电源门控和创建电地网格的低功耗设计方法 Download PDF

Info

Publication number
CN116227412A
CN116227412A CN202310227180.6A CN202310227180A CN116227412A CN 116227412 A CN116227412 A CN 116227412A CN 202310227180 A CN202310227180 A CN 202310227180A CN 116227412 A CN116227412 A CN 116227412A
Authority
CN
China
Prior art keywords
power
power gating
gating
macro
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310227180.6A
Other languages
English (en)
Inventor
吴优
童美松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongji University
Original Assignee
Tongji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongji University filed Critical Tongji University
Priority to CN202310227180.6A priority Critical patent/CN116227412A/zh
Publication of CN116227412A publication Critical patent/CN116227412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种插入电源门控和创建电地网格的低功耗设计方法，包括：在物理实现的布图规划阶段插入电源门控单元，实现宏单元和标准单元区域的电源关断设计；完成电源扫描链的串连工作，实现将电源扫描链串成一条环链，方便电源门控信号从任意位置接入；完成电地网格的创建，实现常开电源的接入以及关断电源和电地对设计的供电；完成边界单元和tap cell的插入，以避免物理设计规则的违例。该方法解决了电子设计自动化工具在插入电源门控单元时,不能完全覆盖宏单元通道区域以及上下临近区域、电源门控信号扫描链对电源门控信号接口摆放位置的限制、自动插入物理单元tap cell造成的面积浪费等问题；也可用于没有宏单元的集成电路物理设计中。

Description

一种插入电源门控和创建电地网格的低功耗设计方法
技术领域
本发明属于芯片数字后端设计技术领域。
背景技术
随着制造工艺的不断进步和设计复杂度、集成度的增加，功耗随之成为影响芯片性能的关键点。同时，市场也在进一步的追求芯片的低功耗性能。因此，越来越多的设计通过应用电源门控的技术来减小漏电功耗以实现降低功耗的目标。在物理实现的过程中，电子设计自动化工具只能简单的按照从左到右或从右到左的顺序，以及固定的间隔插入一列列的电源门控。同时，按照添加顺序将电源门控信号串成一条链。然而，在带有宏单元的设计中，按该方式添加电源门控时，容易出现两个宏单元之间的通道区域和宏单元上下临近区域没有插入电源门控，从而导致该区域没有供电的情况。并且电源门控信号扫描链对电源门控信号的输入输出端口位置均有限制。之外，电子设计自动化工具在插入避免闩锁效应的物理单元tap cell时，也只能简单的按照从左到右或从右到左的顺序，以及固定的间隔在设计的每一行插入。但实际上大部分电源门控单元的电路中已经包含避免闩锁效应的结构，因此，并不需要在设计的每行都插入tap cell，以减小面积的浪费。最后，对于不同的门控单元插入方案，都需要有一套对应的电源网络来实现电源的供给。
发明内容
本发明提供了一种插入电源门控和创建电地网格的低功耗设计方法，以解决低功耗的集成电路设计物理实现过程中，第一，电子设计自动化工具在插入电源门控单元时,不能完全覆盖宏单元通道区域以及上下临近区域的问题；第二，电子自动化工具实现的电源门控信号扫描链对电源门控信号接口摆放位置的限制问题；第三，电子自动化工具自动插入物理单元tap cell造成的面积浪费问题。同时，提供了对应的电地网格创建方案。
为解决以上问题，本发明的技术方案如下：
一种插入电源门控和创建电地网格的低功耗设计方法，包括物理单元的插入，电源门控单元的插入，门控信号扫描链的实现，以及对应电地网格的创建。
具体实施步骤包括：
步骤1、插入边界单元；
步骤2、先在宏单元的左右两侧按从下单上的顺序各插入一列电源门控单元，并将这些门控单元命名为psw_for_macro，再在整个设计的其他区域按从下到上、从左到右的顺序和固定的间隔插入电源门控单元；
步骤3、将除名为psw_for_macro外的其他电源门控单元的电源门控信号串成一条环链；
步骤4、将名为psw_for_macro的电源门控单元的电源门控信号按每一列分别串成U型链，并将输入输出端接入3)所述的电源门控信号环链中；
步骤5、根据所述电源门控的固定间隔和物理设计规则，计算物理单元tap cell的间隔，按该间隔插入tap cell；
步骤6、根据电源门控的插入间隔、所用电源地布线金属层、布线金属层的线宽和线距，以及所用工艺最小标准单元的宽高来规划电地网格，完成电地网格的创建。
所述电源门控单元具备预防闩锁效应的功能，除了电源地接口外，只有一对输入和输出电源开关控制接口。
所述电源门控单元和物理单元均是由工艺厂商提供的标准单元。
所述电源门控信号扫描链用于控制电源门控单元的开启和关闭。
所述电地网络用于给电源门控单元提供常开电源(always on vdd)和给整个设计提供电地源(vss)，并将电源门控单元输出的可关断电源(shut down vdd)供给宏单元。
所述设计方法也可用于没有宏单元的集成电路物理设计中。
附图说明
图1为本发明具体实施步骤的基本流程示意图；
图2为本发明实施步骤1后的效果图；
图3为本发明实施步骤2后的效果图；
图4为偶数序号组中的电源门控的门控信号扫描链示意图；
图5为奇数序号组中的电源门控的门控信号扫描链示意图；
图6为偶数列电源门控的门控信号扫描链示意图；
图7为奇数列电源门控的门控信号扫描链示意图；
图8为本发明实施步骤3后的效果图；
图9为给宏单元供电的电源门控的门控信号扫描链示意图；
图10为本发明实施步骤4后的效果图；
图11为本发明实施步骤5后的效果图；
图12为非宏单元通道区域的电地网格示意图；
图13为宏单元通道区域的电地网格示意图。
具体实施方式
下面将结合具体实施例及其附图对本申请提供的技术方案作进一步说明。结合下面说明，本申请的优点和特征将更加清楚。
需要说明的是，本申请的实施例有较佳的实施性，并非是对本申请任何形式的限定。本申请实施例中描述的技术特征或者技术特征的组合不应当被认为是孤立的，它们可以被相互组合从而达到更好的技术效果。本申请优选实施方式的范围也可以包括另外的实现，且这应被本申请实施例所属技术领域的技术人员所理解。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限定。因此，示例性实施例的其它示例可以具有不同的值。
本申请的附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的，并非是限定本申请可实施的限定条件。任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的效果及所能达成的目的下，均应落在本申请所揭示的技术内容所能涵盖的范围内。且本申请各附图中所出现的相同标号代表相同的特征或者部件，可应用于不同实施例中。
在集成电路的低功耗的设计中，电源门控作为常用的低功耗设计方法，广泛应用于各类电源关断设计的实现。其中，在带有宏单元(Marco，如存储器、IP核等)的设计中，仅通过电子设计自动化工具(EDA)的自动化流程并不能很好的实现电源门控的插入。在带有宏单元的设计中插入电源门控，并创建对应的电地网格。本发明方法包括：在物理实现的布图规划阶段插入电源门控单元，实现宏单元和标准单元区域的电源关断设计；完成电源扫描链的串连工作，实现将电源扫描链串成一条环链，方便电源门控信号从任意位置接入；完成电地网格的创建，实现常开电源的接入以及关断电源和电地对设计的供电。之外，完成物理单元：边界单元(boundary cell)和tap cell的插入，以避免物理设计规则的违例。
以下结合附图和实施例做进一步说明。
实施例
如图1所示，本发明插入电源门控和创建电地网络的具体实施步骤如下：
步骤1、插入边界单元；
步骤2、先在宏单元的左右两侧按从下单上的顺序各插入一列电源门控单元，并将这些门控单元命名为psw_for_macro，再在整个设计的其他区域按从下到上、从左到右的顺序和固定的间隔插入电源门控单元；
步骤3、将除名为psw_for_macro外的其他电源门控单元的电源门控信号串成一条环链；
步骤4、将名为psw_for_macro的电源门控单元的电源门控信号按每一列分别串成U型链，并将输入输出端接入步骤3所述的电源门控信号环链中；
步骤5、根据所述电源门控的固定间隔和物理设计规则，计算物理单元tap cell的间隔，按该间隔插入tap cell；
步骤6、根据电源门控的插入间隔、所用电源地布线金属层、布线金属层的线宽和线距，以及所用工艺最小标准单元的宽高来规划电地网格，完成电地网格的创建。
上述所有步骤均在完成设计的形状大小规划和宏单元布局后执行。
步骤1中在插入边界单元前，先通过抓取宏单元的左上角和右上角坐标，计算宏单元的上下边到设计底边的间距，并判断该间距是否为4个最小标准单元高度的整数倍，若不是则通过创建放置阻隔区(place blockage)，将每一条可布局的上下临边都改变为4个最小标准单元高度的整数倍。这样就可避免宏单元上下临近区域出现门控单元覆盖不全的情况。经过此步骤后的效果见图2。
步骤2包括以下步骤：
2.1抓取边界单元的区域，将该区域的左右两侧扩充一个电源门控单元的宽度，在扩充后的区域创建放置阻隔区，并命名为pblk1；
2.2通过参数传递的方式抓取整个设计除pblk1外的所有区域，在这些区域创建放置阻隔区，并命名为pblk2；
2.3删除pblk1，在边界单元区域创建放置阻隔区，并命名为pblk3；
2.4通过参数传递的方式抓取整个设计除pblk2和pblk3外的所有区域，并以左下角坐标加右上角坐标的形式说明各区域面积。接着遍历这些区域，将满足左右两侧小于5um的距离内有宏单元，且该区域上没有宏单元的区域放到一个列表中；
2.5将所述区域列表按左下角横坐标从小到大的顺序排列。通过遍历排列后的列表，按从左到右的顺序快速添加同一列上所述区域的电源门控单元，完成插入给宏单元供电的电源门控单元；
2.6删除放置阻隔区pblk2和pblk3，在整个设计区域按从下到上、从左到右的顺序和固定的间隔插入电源门控单元。
经过上述步骤2后的效果如图3。
步骤3包括以下步骤：
3.1将除名为psw_for_macro外的其他电源门控单元的左下角坐标的横坐标按从小到达的顺序排列，并判断门控单元的总列数是奇数还是偶数。当总列数为偶数时，从第一列的横坐标开始，以0为起始序号将所述横坐标按序号的奇偶分成偶数序号组和奇数序号组。当总列数为奇数时，第一列的电源门控单元单独实现扫描链，并从第二列的横坐标开始，以0为起始序号将所述横坐标按序号的奇偶分成偶数序号组和奇数序号组；
3.2按从左到右的顺序将横坐标为偶数序号组中的电源门控的门控信号先从下到上再从上到下串成一条链如图4所示；
3.3判断奇数序号组中的电源门控总列数是否为偶数，是，则按从右到左的顺序将横坐标为奇数序号组中的电源门控的门控信号先从下到上再从上到下串一条成链；否，则从右到左的顺序将横坐标为奇数序号组中的电源门控的门控信号先从上到下再从下到上串一条成链，则按如图5所示；
3.4最后将上述两条扫描链的首尾相接如图6所示，并判断除名为psw_for_macro外的其他电源门控单元的总列数是否为奇数列。当判断结果是时，将第一列门控单元的扫描链接入上述完成首位相接的扫描链中如图7所示。
经过上述步骤，完成除名为psw_for_macro外的其他电源门控单元的门控信号扫描链实现。执行该步骤后的效果图如图8所示。
步骤4通过遍历所有宏单元电源门控区域，判断该区域上下是否有宏单元或者是否为设计的边界，若是，则将该区域的电源门控信号串成倒U型，否则串成正U型，如图9所示。再通过搜索该区域就近的core区域的电源门控，将其电源门控信号连接断开，接入U型电源门控信号链的首尾。
执行该步骤后的效果图如图10所示。
步骤5插入的tap cell在宏单元电源门控区域，除电源门控外，所有行均加一个。在其他电源门控区域，按棋盘(checkerboard)的形式添加。执行该步骤后的效果图如图11所示。
步骤6创建电地网格的步骤为：先创建地线网格；接着连接电源门控的常开电源；再创建可关断电源网格；最后连接宏单元可关断电源。
上述描述仅是对本申请较佳实施例的描述，并非是对本申请范围的任何限定。任何熟悉该领域的普通技术人员根据上述揭示的技术内容做出的任何变更或修饰均应当视为等同的有效实施例，均属于本申请技术方案保护的范围。

Claims (7)

1.一种插入电源门控和创建电地网格的低功耗设计方法，其特征在于，包括物理单元的插入，电源门控单元的插入，门控信号扫描链的实现，以及对应电地网格的创建；具体实施步骤包括：
步骤1、插入边界单元；
步骤2、先在宏单元的左右两侧按从下单上的顺序各插入一列电源门控单元，并将这些门控单元命名为psw_for_macro，再在整个设计的其他区域按从下到上、从左到右的顺序和固定的间隔插入电源门控单元；
步骤3、将除名为psw_for_macro外的其他电源门控单元的电源门控信号串成一条环链；
步骤4、将名为psw_for_macro的电源门控单元的电源门控信号按每一列分别串成U型链，并将输入输出端接入步骤3所述的电源门控信号环链中；
步骤5、根据所述电源门控的固定间隔和物理设计规则，计算物理单元tap cell的间隔，按该间隔插入tap cell；
步骤6、根据电源门控的插入间隔、所用电源地布线金属层、布线金属层的线宽和线距，以及所用工艺最小标准单元的宽高来规划电地网格，完成电地网格的创建。
2.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，
所述步骤1中在插入边界单元前，先通过抓取宏单元的左上角和右上角坐标，计算宏单元的上下边到设计底边的间距，并判断该间距是否为四个最小标准单元高度的整数倍，若不是则通过创建放置阻隔区，将每一条可布局的上下临边都改变为四个最小标准单元高度的整数倍；这样就避免宏单元上下临近区域出现门控单元覆盖不全的情况。
3.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，所述步骤2包括以下步骤：
2.1抓取边界单元的区域，将该区域的左右两侧扩充一个电源门控单元的宽度，在扩充后的区域创建放置阻隔区，并命名为pblk1；
2.2通过参数传递的方式抓取整个设计除pblk1外的所有区域，在这些区域创建放置阻隔区，并命名为pblk2；
2.3删除pblk1，在边界单元区域创建放置阻隔区，并命名为pblk3；
2.4通过参数传递的方式抓取整个设计除pblk2和pblk3外的所有区域，并以左下角坐标加右上角坐标的形式说明各区域面积；接着遍历这些区域，将满足左右两侧小于5um的距离内有宏单元，且该区域上没有宏单元的区域放到一个列表中；
2.5将所述区域列表按左下角横坐标从小到大的顺序排列；通过遍历排列后的列表，按从左到右的顺序快速添加同一列上所述区域的电源门控单元，完成插入给宏单元供电的电源门控单元；
2.6删除放置阻隔区pblk2和pblk3，在整个设计区域按从下到上、从左到右的顺序和固定的间隔插入电源门控单元。
4.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，所述步骤3包括以下步骤：
3.1将除名为psw_for_macro外的其他电源门控单元的左下角坐标的横坐标按从小到达的顺序排列，并判断门控单元的总列数是奇数还是偶数；当总列数为偶数时，从第一列的横坐标开始，以0为起始序号将所述横坐标按序号的奇偶分成偶数序号组和奇数序号组；当总列数为奇数时，第一列的电源门控单元单独实现扫描链，并从第二列的横坐标开始，以0为起始序号将所述横坐标按序号的奇偶分成偶数序号组和奇数序号组；
3.2按从左到右的顺序将横坐标为偶数序号组中的电源门控的门控信号先从下到上再从上到下串成一条链；
3.3判断奇数序号组中的电源门控总列数是否为偶数，是，则按从右到左的顺序将横坐标为奇数序号组中的电源门控的门控信号先从下到上再从上到下串一条成链；否，则从右到左的顺序将横坐标为奇数序号组中的电源门控的门控信号先从上到下再从下到上串一条成链；
3.4最后将上述两条扫描链的首尾相接，并判断除名为psw_for_macro外的其他电源门控单元的总列数是否为奇数列；当判断结果是时，将第一列门控单元的扫描链接入上述完成首位相接的扫描链中；
经过上述步骤，完成除名为psw_for_macro外的其他电源门控单元的门控信号扫描链实现。
5.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，所述步骤4，通过遍历所有宏单元电源门控区域，判断该区域上下是否有宏单元或者是否为设计的边界，若是，则将该区域的电源门控信号串成倒U型，否则串成正U型；再通过搜索该区域就近的core区域的电源门控，将其电源门控信号连接断开，接入U型电源门控信号链的首尾。
6.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，所述步骤5插入的tap cell在宏单元电源门控区域，除电源门控外，所有行均加一个；在其他电源门控区域，按棋盘的形式添加。
7.如权利要求1所述的插入电源门控和创建电地网格的低功耗设计方法，其特征在于，所述步骤6创建电地网格的步骤为：先创建地线网格；接着连接电源门控的常开电源；再创建可关断电源网格；最后连接宏单元可关断电源。
CN202310227180.6A 2023-03-10 2023-03-10 一种插入电源门控和创建电地网格的低功耗设计方法 Pending CN116227412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310227180.6A CN116227412A (zh) 2023-03-10 2023-03-10 一种插入电源门控和创建电地网格的低功耗设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310227180.6A CN116227412A (zh) 2023-03-10 2023-03-10 一种插入电源门控和创建电地网格的低功耗设计方法

Publications (1)

Publication Number Publication Date
CN116227412A true CN116227412A (zh) 2023-06-06

Family

ID=86584281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310227180.6A Pending CN116227412A (zh) 2023-03-10 2023-03-10 一种插入电源门控和创建电地网格的低功耗设计方法

Country Status (1)

Country Link
CN (1) CN116227412A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117436398A (zh) * 2023-11-01 2024-01-23 上海合芯数字科技有限公司 躲避宏单元的电源开关单元自动插入方法、系统、终端及介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117436398A (zh) * 2023-11-01 2024-01-23 上海合芯数字科技有限公司 躲避宏单元的电源开关单元自动插入方法、系统、终端及介质

Similar Documents

Publication Publication Date Title
US7908571B2 (en) Systems and media to improve manufacturability of semiconductor devices
CN116227412A (zh) 一种插入电源门控和创建电地网格的低功耗设计方法
US8266568B2 (en) Power mesh management method
CN111428435A (zh) 一种集成电路版图功耗优化方法及装置
US20020105049A1 (en) Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
JP4274814B2 (ja) 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム
CN102663204B (zh) 3d集成电路自动布局中tsv位置的距离优化方法
US20130074026A1 (en) Layout technique for stress management cells
US7002253B2 (en) Semiconductor device and design method thereof
JP2008288559A (ja) 半導体集積回路及び半導体集積回路のレイアウト方法
CN103235849A (zh) 电流驱动的集成电路自动布线方法及装置
CN115758980A (zh) 一种基于自动串链脚本的低功耗物理设计布局方法
US6912704B1 (en) Method and system for floor planning non Manhattan semiconductor integrated circuits
US7506295B1 (en) Non manhattan floor plan architecture for integrated circuits
US7904869B2 (en) Method of area compaction for integrated circuit layout design
US7089519B1 (en) Method and system for performing placement on non Manhattan semiconductor integrated circuits
US6449760B1 (en) Pin placement method for integrated circuits
EP0949572B1 (en) Arranging/wiring method of semiconductor device, and semiconductor device arranging/wiring apparatus capable of preventing erroneous operation of actual device
Sato et al. MIRAGE-A simple-model routing program for the hierarchical layout design of IC masks
CN103164546A (zh) 一种电路原理图连线的生成方法
JP4010801B2 (ja) 半導体集積回路の自動レイアウト方法
JPS62226641A (ja) 半導体論理集積回路装置のレイアウト方法
CN118228677A (zh) 一种通过人工干预布局的布线拥塞解决方法
JP3017181B1 (ja) 半導体集積回路の配線方法
JPH10144798A (ja) グリッド化ポートのための自動レイアウトワイヤ最小化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination