CN116208160A - 一种信号处理装置、方法及电子设备 - Google Patents

Abstract

本申请提出了一种信号处理装置、方法及电子设备，该信号处理装置包括振荡器、数字延迟模块和时间比较器；振荡器、数字延迟模块和时间比较器依次电连接，振荡器还与时间比较器连接；振荡器，用于接收输入电压，并在时域中将输入电压转换为对应的输出频率信号；数字延迟模块，用于接收输出频率信号，并将输出频率信号转换为延迟频率信号；时间比较器，用于计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。本申请能够无需通过复杂的模拟电路实现基准参考，降低模数转换器的设计难度和器件功耗，提高模数转换效率，并避免模拟电路引入的噪声的情况，降低模数转换过程的误差。

Description

一种信号处理装置、方法及电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种信号处理装置、方法及电子设备。

背景技术

模数转换器(Analog-to-Digital Converte，ADC)可被用于将“真实世界”的模拟信号转换成更适合数字处理的信号。典型模数转换器可接收来自模拟源的模拟信号，将模拟信号转换成可由数字电路处理的数字形式，例如，将从天线或麦克风等获得的模拟信号，转换成可由诸如逻辑或微处理器处理的数字形式(即“1”和“0”的信号)。

目前对于模数转换器，通常以一个标准电压作为参考标准，对采样输入电压进行采样转换。对于芯片级模数转换器，常采用基准电压或基准电流作为参考源，然而为了实现这些基准参考，往往需要通过复杂的模拟电路来实现这些基准参考，例如低噪声的运算放大器等，同时，高标准的模数转换器中模拟单元通常也是需要通过复杂的设计实现的。除此之外，由于这些基准电压/电流在建立过程中是不稳定的，因此导致模数转换器需要较长的稳定时间以及转换时间。

前面的叙述在于提供一般的背景信息，并不一定构成现有技术。

发明内容

针对上述技术问题，本申请提供一种信号处理装置、方法及电子设备，能够无需通过复杂的模拟电路实现基准参考，降低模数转换器的设计难度和器件功耗，提高模数转换效率，并避免模拟电路引入的噪声的情况，降低模数转换过程的误差。

本申请提供一种信号处理装置，包括振荡器、数字延迟模块和时间比较器；所述振荡器、数字延迟模块和时间比较器依次电连接，所述振荡器还与所述时间比较器连接；

所述振荡器，用于接收输入电压，并在时域中将所述输入电压转换为对应的输出频率信号；

所述数字延迟模块，用于接收所述输出频率信号，并将所述输出频率信号转换为延迟频率信号；

所述时间比较器，用于计算所述输出频率信号和延迟频率信号之间的相位差，若所述相位差为第一预设阈值，则生成所述输入电压对应的数字信号。

可选地，所述数字延迟模块包括高阈值时间参考发生器和低阈值时间参考发生器；

所述高阈值时间参考发生器，用于在检测所述输入电压达到第二预设阈值后生成第一触发信号，并根据所述第一触发信号将接收的所述输出频率信号转换为延迟频率信号；

所述低阈值时间参考发生器，用于在检测所述输入电压达到第三预设阈值后生成第二触发信号，并根据所述第二触发信号将接收的所述输出频率信号转换为延迟频率信号。

可选地，所述时间比较器包括高阈值时间比较器和低阈值时间比较器；所述高阈值时间比较器与所述高阈值时间参考发生器连接，所述低阈值时间比较器与所述低阈值时间参考发生器连接；

所述高阈值时间比较器，用于在所述高阈值时间参考发生器检测到所述输入电压达到第二预设阈值后，计算所述输出频率信号和所述延迟频率信号之间的相位差，若所述相位差为所述第一预设阈值，则生成所述输入电压对应的数字信号；

所述低阈值时间比较器，用于在所述低阈值时间参考发生器检测到所述输入电压达到第三预设阈值后，计算所述输出频率信号和所述延迟频率信号之间的相位差，若所述相位差为所述第一预设阈值，则生成所述输入电压对应的数字信号。

可选地，所述信号处理装置还包括逻辑控制电路，所述逻辑控制电路分别与所述数字延迟模块和时间比较器连接；

所述逻辑控制电路，用于检测所述输入电压的斜率，并根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器的开关状态。

可选地，所述检测所述输入电压的斜率，并根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器的开关状态，包括：

检测所述输入电压的斜率；

根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器分时间段进行工作；

将所述高阈值时间比较器和所述低阈值时间比较器输出的数字信号转换为所述输入电压对应的数字编码。

可选地，所述逻辑控制电路，还用于根据接收的所述输入电压和所述时间比较器输出的控制信号，并根据所述控制信号调整所述数字延迟模块的预设阈值时间，以调整滑动窗口的宽度后对下一输入电压进行信号转换。

可选地，所述逻辑控制电路包括相位发生器、斜率检测器、寄存器、高阈值数字延迟开关和低阈值数字延迟开关，所述相位发生器与所述斜率检测器连接，所述寄存器分别与所述高阈值数字延迟开关和低阈值数字延迟开关连接；

所述相位发生器，用于生成第一时钟信号和第二时钟信号，并输出至斜率检测器作为本地时钟；

所述斜率检测器，用于检测接收的所述输入电压的斜率，并输出第一开关使能信号和第二开关使能信号；

所述寄存器，用于接收所述时间比较器输出的控制信号；

所述高阈值数字延迟开关，用于根据所述时间比较器输出的控制信号控制所述高阈值时间比较器的工作状态；

所述低阈值数字延迟开关，用于根据所述时间比较器输出的控制信号控制所述低阈值时间比较器的工作状态。

可选地，所述振荡器包括多级串联的反相器，其中，最后一级反相器的输出端与第一级反相器的输入端相连，各级反相器的供电电压为所述输入电压；所述数字延迟模块采用反相器链，其中，所述反相器链的总延迟时间作为所述数字延迟模块的参考时间。

相应地，本申请还提供了一种信号处理方法，包括如下步骤：

接收输入电压，并在时域中将所述输入电压转换为对应的输出频率信号；

接收所述输出频率信号，并将所述输出频率信号转换为延迟频率信号；

计算所述输出频率信号和延迟频率信号之间的相位差，若所述相位差为第一预设阈值，则生成所述输入电压对应的数字信号。

本申请还提供了一种电子设备，包括如上所述的信号处理装置。

实施本申请实施例，具有如下有益效果：

如上所述，本申请提供的一种信号处理装置、方法及电子设备，该信号处理装置包括振荡器、数字延迟模块和时间比较器；振荡器、数字延迟模块和时间比较器依次电连接，振荡器还与时间比较器连接；振荡器，用于接收输入电压，并在时域中将输入电压转换为对应的输出频率信号；数字延迟模块，用于接收输出频率信号，并将输出频率信号转换为延迟频率信号；时间比较器，用于计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。本申请通过在时域中将输入电压转换成频率信号，然后通过比较相关频率的相位差，将输入电压一级一级的转换成数字信号，使用时间延时来替代传统的电压参考，无需通过复杂的模拟电路也能实现基准参考，从而降低模数转换器的设计难度和器件功耗，提高模数转换效率，并避免模拟电路引入的噪声的情况，降低模数转换过程的误差。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的信号处理装置的第一种实施方式的结构示意图；

图2是本申请实施例提供的信号处理装置的第二种实施方式的结构示意图；

图3是本申请实施例提供的时间比较器的电路示意图；

图4是本申请实施例提供的信号处理装置的第三种实施方式的结构示意图；

图5是本申请实施例提供的信号处理装置的第四种实施方式的结构示意图

图6是本申请实施例提供的逻辑控制电路的结构示意图；

图7是本申请实施例提供的与逻辑控制电路连接的时间比较器的电路示意图；

图8是本申请实施例提供的振荡器的结构示意图；

图9是本申请实施例提供的数字延迟模块的结构示意图；

图10是本申请实施例提供的信号处理方法的流程示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，尽管在本文可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本文范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。本申请使用的术语“或”、“和/或”、“包括以下至少一个”等可被解释为包括性的，或意味着任一个或任何组合。例如，“包括以下至少一个：A、B、C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A和B和C”，再如，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A和B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

应该理解的是，虽然本申请实施例中的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

取决于语境，如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

Level Crossing(LC)采样方式是利用信号稀疏性的一种无时钟采样方式，其基本原理是当输入信号发生较大变化时，判定采样事件发生并记录采样点的位置，当输入处于静息期时，只要信号不超出预设阈值电压范围，就不发生采样行为。这种采样方式不需要采样时钟，也就避免了固定时钟带来的冗余采样，在节省功耗的同时可以减少采样点数量，减轻系统对数据处理和传输的压力。

对于Level Crossing模数转换器(Analog-to-Digital Converter，ADC)，采样事件是由输入信号和预设阈值电压的状态共同决定的。根据工作方式不同，Level CrossingADC可以分为Fixed window(固定窗口)和Floating window(滑动窗口)两种结构。当采样事件发生时，Fixed window结构将输入信号折叠使其落在固定窗内，而Floating window结构是通过改变阈值电压调节窗的位置。

由于传统基于floating window的level crossing ADC都是在电压域完成模数转换，因此，常规的电流基准、电压参考以及电压比较器对于传统模数转换器都是必不可少的。自然而然地，电压域存在的一些问题，在电压域的level crossing ADC中也同样会存在，例如：相较于时域参考电压在初始阶段的不稳定性与不确定性，从而造成模数转换过程的误差；电压域需要一段稳定时间才能降低转换误差，导致转换时间较长。

为了解决上述问题，本申请提出了一种信号处理装置、方法及电子设备，降低模数转换器的设计难度和器件功耗，提高模数转换效率，降低模数转换过程的误差。

请参阅图1，图1是本申请实施例提供的信号处理装置的第一种实施方式的结构示意图。该信号处理装置包括振荡器10、数字延迟模块20和时间比较器30；振荡器10、数字延迟模块20和时间比较器30依次电连接，振荡器10还与时间比较器30连接；

振荡器10，用于接收输入电压，并在时域中将输入电压转换为对应的输出频率信号；

数字延迟模块20，用于接收输出频率信号，并将输出频率信号转换为延迟频率信号；

时间比较器30，用于计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。

具体的，在本实施例中，信号处理装置包依次电连接的振荡器10、数字延迟模块20和时间比较器30，振荡器10的输出端还与时间比较器30电连接。振荡器10的输入端用于与输入电压V_in连接，以在时域中将输入电压V_in转换为与输入电压V_in相关的输出频率信号，其中，该输出频率信号被配置为信号处理装置的参考频率信号；数字延迟模块20用于生成输出频率信号延迟后的延迟频率信号；时间比较器30用于比较振荡器10输出的参考频率信号和数字延迟模块20输出的延迟频率信号之间的相位差，直至相位差为第一预设阈值(例如为零)时，生成输入电压V_in对应的数字信号。

其中，在本申请实施例中，该信号处理装置具体可以是模数转换器，振荡器10可以是压控振荡器(voltage-controlled oscillator，VCO)，也可以用环形振荡器替换压控振荡器。

另外，振荡器10、数字延迟模块20和时间比较器30全部采用输入电压作为供电电压，不需要增加额外稳定的供电电压，使得信号处理装置可以在能量不足、电压不稳定的极端环境下稳定工作。

可见，本实施例中的信号处理装置，通过振荡器10在时域中将输入电压转换成与输入电压相关的输出频率信号，然后通过数字延迟模块20将输出频率信号延迟后生成延迟频率信号，最后通过时间比较器30比较输出频率信号和延迟频率信号的相位差，将输入电压一级一级转换成数字信号，采用去除参考电压的模数转换技术，通过使用时间延时来替代传统的电压参考，从而无需通过复杂的模拟电路也能实现基准参考，例如无需采用外部基准电压或者基准电流作为基准参考，有效降低模数转换器的设计难度和器件功耗，提高模数转换效率，并避免模拟电路引入的噪声的情况，降低模数转换过程的误差。

可选地，如图2所示，在一些实施例中，数字延迟模块20具体可以包括高阈值时间参考发生器201和低阈值时间参考发生器202；

高阈值时间参考发生器201，用于在检测输入电压达到第二预设阈值后生成第一触发信号，并根据第一触发信号将接收的输出频率信号转换为延迟频率信号；

低阈值时间参考发生器202，用于在检测输入电压达到第三预设阈值后生成第二触发信号，并根据第二触发信号将接收的输出频率信号转换为延迟频率信号。

具体的，数字延迟模块20包括高阈值时间参考发生器201和低阈值时间参考发生器202，高阈值时间参考是floating window中的高电压检测阈值，在输入电压增加到此阈值点的时候，此高阈值时间参考被检测到，因此振荡器频率的周期被检测到并转换成数字；低阈值时间参考是floating window中的低电压检测阈值，在输入电压降低到此阈值点的时候，此低阈值时间参考被检测到因此振荡器频率的周期同样被检测到并转换成数字。

可选地，如图2所示，在一些实施例中，时间比较器30具体可以包括高阈值时间比较器301和低阈值时间比较器302；高阈值时间比较器301与高阈值时间参考发生器201连接，低阈值时间比较器302与低阈值时间参考发生器202连接；

高阈值时间比较器301，用于在高阈值时间参考发生器201检测到输入电压达到第二预设阈值后，计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号；

低阈值时间比较器302，用于在低阈值时间参考发生器202检测到输入电压达到第三预设阈值后，计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。

具体的，时间比较器30包括高阈值时间比较器301和低阈值时间比较器302，其中，高阈值时间比较器301可以是floating window高阈值时间比较器，低阈值时间比较器302可以是floating window低阈值时间比较器，两个子时间比较器都是用来检测输入的两个频率是不是相位差为零，只不过一个是输入电压在升高，一个是输入电压在降低，在检测到相位差为零的时候分别输出pulse信号(脉冲信号)，因此时间比较器是2-bit输出。

在具体的实施例中，数字延迟模块20包括高阈值时间参考发生器201和低阈值时间参考发生器202，时间比较器30包括高阈值时间比较器301和低阈值时间比较器302，如图2所示，高阈值时间参考发生器201与高阈值时间比较器301连接，低阈值时间参考发生器202与低阈值时间比较器302连接。

在本实施例中，高阈值时间参考发生器201适配高阈值时间比较器301，高阈值时间参考发生器201参考的是高电压检测阈值，在输入电压增加到此阈值点的时候，高电压检测阈值的时间参考被检测到，触发高阈值时间参考发生器201将振荡器的输出频率信号延迟后产生延迟频率信号，高阈值时间比较器301比较参考频率信号和延迟频率信号的相位差，直至两个频率信号之间的相位差为零，则生成输入电压对应的数字信号。其中，高阈值时间比较器301可以是floating window高阈值时间比较器。

低阈值时间参考发生器202适配低阈值时间比较器302，低阈值时间参考发生器202参考的是低电压检测阈值，在输入电压降低到此阈值点的时候，此低电压检测阈值的时间参考被检测到，触发低阈值时间参考发生器202将振荡器的输出频率信号延迟后产生延迟频率信号，低阈值时间比较器302比较参考频率信号和延迟频率信号的相位差，直至两个频率信号之间的相位差为零，则生成输入电压对应的数字信号。其中，低阈值时间比较器302可以是floating window低阈值时间比较器。

如图3所示，图3提供了时间比较器30的电路示意图，包括两个子单模块：高阈值时间比较器和低阈值时间比较器。两个阈值时间比较器的输入分别为数字延迟模块20输出延时信号(CLK_DDly)与振荡器10的输出频率信号(CLK_VCO)，对比各时间比较器中两个输入信号的相位差，当差值为零时阈值时间比较器输出高电平信号表示T_VCO达到预设的阈值时间参考。

如图3所示，floating window高阈值时间比较器采集振荡器10的输出信号(CLK_VCO)以及经过数字延迟模块20输出的延迟的信号(CLK_DDly_up)，比较CLK_DDly_up和CLK_VCO的相位差，当相位差为零时，输出数字信号；floating window低阈值时间比较器采集振荡器10的输出信号(CLK_VCO)，以及经过数字延迟模块输出的延迟的信号(CLK_DDly_dn)，比较CLK_DDly_dn和CLK_VCO的相位差，当相位差为零时输出数字信号。

接下来将详细介绍level crossing模数转换器输入电压转换的具体方法：

(1)输入电压升高时，图1的振荡器10输出频率升高，频率升高导致其周期减小，相应的振荡器10输出频率被延迟周期的第二个周期的上升沿和被延迟信号的延时周期的上升沿的延迟缩小；当前后周期的延时缩小至与图2的高阈值时间参考发生器的预设高阈值时间参考延迟一致时，图3的高阈值时间比较器输出高电平信号，输出信号代表此时电压值的1bit温度计码，并且同时输出的更新高阈值时间参考发生器的延时控制信号同为1bit信号。

(2)输入电压降低时，图1的振荡器10输出频率降低，频率降低导致其周期增加，相应的振荡器10生成频率被延迟周期的第二个周期的上升沿和被延迟信号的延时周期的上升沿的延迟增加；当前后周期的延时增加至与图2的低阈值时间参考发生器的预设低阈值时间参考延迟一致时，图3的低阈值时间比较器输出高电平信号，输出信号代表测试电压值的1bit温度计码，并且同时输出的更新低阈值时间参考发生器的延时控制信号同为1bit信号。

可选地，在一些实施例中，如图4所示，信号处理装置具体还可以包括逻辑控制电路40，逻辑控制电路40分别与数字延迟模块20和时间比较器30连接；

逻辑控制电路40，用于检测输入电压的斜率，并根据斜率控制高阈值时间比较器301和低阈值时间比较器302的开关状态。

可选地，在一些实施例中，逻辑控制电路40具体用于：

检测输入电压的斜率；

根据斜率控制高阈值时间比较器和低阈值时间比较器分时间段进行工作；

将高阈值时间比较器和低阈值时间比较器输出的数字信号转换为输入电压对应的数字编码。

具体的，如图5所示，在本实施例中，信号处理装置还包括逻辑控制电路40，该逻辑控制电路40分别与数字延迟模块20和时间比较器30连接；当数字延迟模块20包括高阈值时间参考发生器201和低阈值时间参考发生器202，以及时间比较器30包括高阈值时间比较器301和低阈值时间比较器302时，逻辑控制电路分别与高阈值时间参考发生器201、低阈值时间参考发生器202、高阈值时间比较器301和低阈值时间比较器302连接。逻辑控制电路40采用输入电压作为供电电压。

在具体的实施例中，逻辑控制电路40主要针对时间比较器30中两个单位(高阈值时间比较器301和低阈值时间比较器302)可以独立分时工作的特点，通过检测输入电压的斜率，从而控制时间比较器30中的两个比较器(高阈值时间比较器301和低阈值时间比较器302)的分时间段工作，并最终输出与输入电压对应的转换后的数字编码(例如温度计码)，从而通过逻辑控制电路40根据的斜率控制高阈值时间比较器301及低阈值时间比较器302的开关。

可选地，在一些实施例中，逻辑控制电路40，具体还可以用于根据接收的输入电压和时间比较器30输出的控制信号，并根据控制信号调整数字延迟模块20的预设阈值时间，以调整滑动窗口的宽度后对下一输入电压进行信号转换。

具体的，逻辑控制电路40接收输入电压和时间比较器30输出的比较结果，根据比较结果可确定时间比较器30输出的控制信号，通过控制信号控制数字延迟模块20的预设阈值时间，从而实时调整floating window的宽度后转换下一个新的输入，通过检测输入电压的斜率，使时间比较器30中的两个比较器(高阈值时间比较器和低阈值时间比较器)的分段时间工作，并最终输出与输入电压对应的转换后的数字编码，例如温度计码(Thermometercode)。

可选地，如图6所示，在一些实施例中，逻辑控制电路40包括相位发生器401、斜率检测器402、寄存器403、高阈值数字延迟开关404和低阈值数字延迟开关405，相位发生器401与斜率检测器402连接，寄存器403分别与高阈值数字延迟开关404和低阈值数字延迟开关405连接；

相位发生器401，用于生成第一时钟信号和第二时钟信号，并输出至斜率检测器402作为本地时钟；

斜率检测器402，用于检测接收的输入电压的斜率，并输出第一开关使能信号和第二开关使能信号；

寄存器403，用于接收时间比较器30输出的控制信号；

高阈值数字延迟开关404，用于根据时间比较器30输出的控制信号控制高阈值时间比较器301的工作状态；

低阈值数字延迟开关405，用于根据时间比较器30输出的控制信号控制低阈值时间比较器302的工作状态。

具体的，在本实施例中，逻辑控制电路40由相位发生器401、斜率检测器402、寄存器403和高阈值数字延迟开关404和低阈值数字延迟开关405组成，以上所有模块都由输入电压供电。时间比较器30输出的控制信号作为寄存器30的输入，寄存器402对应输出N bits信号，移位寄存器402的N bits信号输入逻辑控制电路40的高阈值数字延迟开关404和低阈值数字延迟开关405，并输出用于控制数字延迟模块20的控制信号(SW_sig_up/dn)，控制信号输入至数字延迟模块20，寄存器403的N bits信号单独输出作为输入电压值的温度计码显示。其中，在本实施例中的寄存器可以是双向移位寄存器。

在具体的实施例中，逻辑控制电路针对时间比较器中两个单位(高阈值时间比较器和低阈值时间比较器)可以独立分时工作的特点，其中，高阈值时间比较器301可以是floating window高阈值时间比较器，低阈值时间比较器302可以是floating window高阈值时间比较器；通过检测输入电压V_in的斜率能使时间比较器中的两个比较器(高阈值时间比较器和低阈值时间比较器)的分段工作时间，并最终输出与输入电压V_in对应的转换后的数据编码。通过相位发生器输出信号至输入电压V_in的斜率检测器，斜率检测器检测输入电压V_in的斜率后分别输出控制信号至floating window高阈值时间比较器和floatingwindow低阈值时间比较器。

1)输入电压升高时，图4的振荡器的输出频率升高，频率升高导致其周期减小，相应的振荡器输出频率被延迟周期的第二个周期的上升沿和被延迟信号的延时周期的上升沿的延迟缩小；当前后周期的延时缩小至与图5的高阈值时间参考发生器的预设高阈值时间参考延迟一致时，图5的高阈值时间比较器输出高电平信号至逻辑控制电路；图5的逻辑控制电路收到高阈值时间比较器的输出信号，输出信号代表此时电压值的N bits温度计码，并且同时输出的更新高阈值时间参考发生器的延时控制信号同为N bits信号。

2)输入电压降低时，图4的振荡器输出频率降低，频率降低导致其周期增加，相应的振荡器生成频率被延迟周期的第二个周期的上升沿和被延迟信号的延时周期的上升沿的延迟增加；当前后周期的延时增加至与图5的低阈值时间参考发生器的预设低阈值时间参考延迟一致时，图5的低阈值时间比较器输出高电平信号至逻辑控制电路；图4的逻辑控制电路收到低阈值时间比较器的输出信号，输出信号代表测试电压值的N bits温度计码，并且同时输出的更新低阈值时间参考发生器的延时控制信号同为N bits信号。

参阅图6和图7所示，逻辑控制电路同样输出针对时间比较器中两个子比较器(高阈值时间比较器和低阈值时间比较器)的开关顺序的使能信号，相位发生器产生两个时钟信号引入到输入电压V_in的斜率检测器作为本地时钟，从而控制对电容进行充放电，输入电压V_in的斜率检测器检测前一周期和后一周期输入电压V_in变化的趋势并分别输出时间比较器子比较器的使能信号(TC_EN_up/dn)。例如输入电压V_in在上升阶段拉高TC_EN_up从而打开高阈值时间比较器，关闭低阈值时间比较器；在输入电压V_in下降阶段是反过来的使能有效信号，通过上述控制逻辑可以有效优化芯片功耗。

可选地，在一些实施例中，振荡器10包括多级串联的反相器，其中，最后一级反相器的输出端与第一级反相器的输入端相连，各级反相器的供电电压为输入电压；数字延迟模块20采用反相器链的设计结构，其中，反相器链的总延迟时间作为数字延迟模块20的参考时间。

具体的，如图8所示，本实施例中的振荡器10为压控振荡器，压控振荡器电路采用七级标准反相器级联组成，最后一级反相器的输出与第一级反相器输入相连，其中各级反相器的供电电压均为输入电压。

另外，如图9所示，本实施例中的数字延迟模块20使用传统反相器链的结构设计，其总的延迟时间作为时间参考取代传统的电压参考，从而降低了模拟电路的设计难度，无需设计参考电压发生器中复杂的运算放大器等传统模拟模块且可以忽略传统模拟电路带来的噪声等影响。

其中，数字延时模块20产生的总延时时间根据所述输入电压V_in与振荡器输出频率的周期T_VCO成负相关，要求与floating window的可编程阈值时间相等，具体延时时间利用如下公式得到：

Delay＝k×T_inv；

其中，Delay是接入数字延迟模块的总延迟时间，k是编程以后接入数字延迟模块的反相器个数，T_inv是单级反相器的延时。

时间比较器30比较振荡器10的输出频率信号与数字延迟模块20输出的两个延迟以后的延迟频率信号，通过分别检测振荡器10的输出频率信号是否与两个延迟频率信号之间的相位差为零来判断超过阈值时间的时刻。

具体的，本申请实施例的振荡器10、数字延迟模块20、时间比较器30以及逻辑控制电路40供电电源全部采用输入电压V_in作为供电电压，除此之外，所述level crossing模数转换器没有使用任何外置的电压参考或者是时间参考，而是使用内置的反相器链数字延迟参考。

由于本实施例中的振荡器10、数字延迟模块20、时间比较器30以及逻辑控制电路40的供电电源全部采用输入电压作为供电电压，不需要额外稳定的供电电压，它可以在能量不足、电压不稳定的极端环境下稳定工作，并且可以在满足数字电路最低电压工作的条件下工作及在亚阈值区正常工作；并且，所述level crossing模数转换器没有使用任何内部或者外部电压、电流参考，而是由反相器链组成的数字延迟在芯片内部产生时间参考代替，以上两点可以有效的降低芯片功耗。除此之外，level crossing转换器由于在时域完成模数转换大大提升转换时间。

请参阅图10，图10是本申请实施例提供的信号处理方法的流程示意图。信号处理方法包括如下步骤：

S1.接收输入电压，并在时域中将输入电压转换为对应的输出频率信号；

S2.接收输出频率信号，并将输出频率信号转换为延迟频率信号；

S3.计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。

具体的，接收输入电压，基于时域将输入电压转换为与该输入电压相关的输出频率信号，并以此输出频率信号作为参考频率信号；产生输出频率信号延迟后的延迟频率信号；比较参考频率信号和延迟频率信号的相位差，直至相位差为零，则生成输入电压对应的数字信号。

其中，对于步骤S1，振荡器10(优选为压控振荡器，voltage-controlledoscillator，VCO)在时域中将输入电压V_in转换为对应时域的输出频率信号F_VCO，两者具有正比例相关关系，通过如下公式将输入电压转换为输入电压对应相关的输出频率信号；

F_vco＝F₀+K_VCO×V_ctrl

其中，F_vco是振荡器10的输出频率；F₀是振荡器10的自由振荡频率，在本实施例中F₀＝0；K_VCO为振荡器的增益；V_ctrl是调节振荡器10输出频率频率的可变电压，在本实施例中可变电压V_ctrl为输入电压V_in。

将输入电压V_in转换为输出频率F_vco，通过如下公式确定振荡器的输出信号周期：

其中，T_vco是振荡器10输出频率的周期，为F_vco的倒数，因此，通过预设和检测T_vco来完成模数转换过程，floating window的可编程阈值时间即为T_vco。

因此，相应的输入电压V_in会生成一个唯一的周期T_vco，振荡器产生的频率随着输入电压V_in的增加而增加，并随着输入电压V_in的减小而降小。

在具体的实施例中，高阈值时间参考发生器201适配高阈值时间比较器301，高阈值时间参考是floating window中的高电压检测阈值，在输入电压V_in增加到此阈值点的时候，此高阈值时间参考被检测到，触发数字延迟模块20将振荡器10的输出频率信号F_vco延迟后产生延迟频率信号，高阈值时间比较器301比较参考频率信号和延迟频率信号的相位差，直至相位差为零，则生成数字信号。低阈值时间参考发生器201适配低阈值时间比较器302，低阈值时间参考是floating window中的低电压检测阈值，在输入电压V_in降低到此阈值点的时候，此低阈值时间参考被检测到触发数字延迟模块将振荡器10的输出输出频率信号F_vco延迟后产生延迟频率信号，低阈值时间比较器302比较参考频率信号和延迟频率信号的相位差，直至相位差为零，则生成数字信号。

本申请实施例提供的一种信号处理方法，包括如下步骤：接收输入电压，并在时域中将输入电压转换为对应的输出频率信号；接收输出频率信号，并将输出频率信号转换为延迟频率信号；计算输出频率信号和延迟频率信号之间的相位差，若相位差为第一预设阈值，则生成输入电压对应的数字信号。本申请实施例无需通过复杂的模拟电路实现基准参考，降低模数转换器的设计难度和器件功耗，提高模数转换效率，并避免模拟电路引入的噪声的情况，降低模数转换过程的误差。

本申请实施例还提供了一种电子设备，其特征在于，包括如上述的信号处理装置。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。

应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种信号处理装置，其特征在于，包括振荡器、数字延迟模块和时间比较器；所述振荡器、数字延迟模块和时间比较器依次电连接，所述振荡器还与所述时间比较器连接；

所述振荡器，用于接收输入电压，并在时域中将所述输入电压转换为对应的输出频率信号；

所述数字延迟模块，用于接收所述输出频率信号，并将所述输出频率信号转换为延迟频率信号；

所述时间比较器，用于计算所述输出频率信号和延迟频率信号之间的相位差，若所述相位差为第一预设阈值，则生成所述输入电压对应的数字信号。

2.根据权利要求1所述的信号处理装置，其特征在于，所述数字延迟模块包括高阈值时间参考发生器和低阈值时间参考发生器；

所述高阈值时间参考发生器，用于在检测所述输入电压达到第二预设阈值后生成第一触发信号，并根据所述第一触发信号将接收的所述输出频率信号转换为延迟频率信号；

所述低阈值时间参考发生器，用于在检测所述输入电压达到第三预设阈值后生成第二触发信号，并根据所述第二触发信号将接收的所述输出频率信号转换为延迟频率信号。

3.根据权利要求2所述的信号处理装置，其特征在于，所述时间比较器包括高阈值时间比较器和低阈值时间比较器；所述高阈值时间比较器与所述高阈值时间参考发生器连接，所述低阈值时间比较器与所述低阈值时间参考发生器连接；

所述高阈值时间比较器，用于在所述高阈值时间参考发生器检测到所述输入电压达到第二预设阈值后，计算所述输出频率信号和所述延迟频率信号之间的相位差，若所述相位差为所述第一预设阈值，则生成所述输入电压对应的数字信号；

所述低阈值时间比较器，用于在所述低阈值时间参考发生器检测到所述输入电压达到第三预设阈值后，计算所述输出频率信号和所述延迟频率信号之间的相位差，若所述相位差为所述第一预设阈值，则生成所述输入电压对应的数字信号。

4.根据权利要求3所述的信号处理装置，其特征在于，还包括逻辑控制电路，所述逻辑控制电路分别与所述数字延迟模块和时间比较器连接；

所述逻辑控制电路，用于检测所述输入电压的斜率，并根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器的开关状态。

5.根据权利要求4所述的信号处理装置，其特征在于，所述检测所述输入电压的斜率，并根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器的开关状态，包括：

检测所述输入电压的斜率；

根据所述斜率控制所述高阈值时间比较器和所述低阈值时间比较器分时间段进行工作；

将所述高阈值时间比较器和所述低阈值时间比较器输出的数字信号转换为所述输入电压对应的数字编码。

6.根据权利要求4所述的信号处理装置，其特征在于，所述逻辑控制电路，还用于根据接收的所述输入电压和所述时间比较器输出的控制信号，并根据所述控制信号调整所述数字延迟模块的预设阈值时间，以调整滑动窗口的宽度后对下一输入电压进行信号转换。

7.根据权利要求6所述的信号处理装置，其特征在于，所述逻辑控制电路包括相位发生器、斜率检测器、寄存器、高阈值数字延迟开关和低阈值数字延迟开关，所述相位发生器与所述斜率检测器连接，所述寄存器分别与所述高阈值数字延迟开关和低阈值数字延迟开关连接；

所述相位发生器，用于生成第一时钟信号和第二时钟信号，并输出至斜率检测器作为本地时钟；

所述斜率检测器，用于检测接收的所述输入电压的斜率，并输出第一开关使能信号和第二开关使能信号；

所述寄存器，用于接收所述时间比较器输出的控制信号；

所述高阈值数字延迟开关，用于根据所述时间比较器输出的控制信号控制所述高阈值时间比较器的工作状态；

所述低阈值数字延迟开关，用于根据所述时间比较器输出的控制信号控制所述低阈值时间比较器的工作状态。

8.根据权利要求1所述的信号处理装置，其特征在于，所述振荡器包括多级串联的反相器，其中，最后一级反相器的输出端与第一级反相器的输入端相连，各级反相器的供电电压为所述输入电压；所述数字延迟模块采用反相器链，其中，所述反相器链的总延迟时间作为所述数字延迟模块的参考时间。

9.一种信号处理方法，其特征在于，包括如下步骤：

接收输入电压，并在时域中将所述输入电压转换为对应的输出频率信号；

接收所述输出频率信号，并将所述输出频率信号转换为延迟频率信号；

计算所述输出频率信号和延迟频率信号之间的相位差，若所述相位差为第一预设阈值，则生成所述输入电压对应的数字信号。

10.一种电子设备，其特征在于，包括如权利要求1-8任一项所述的信号处理装置。

Images