CN116207183A - 一种异质半导体器件的制备方法与应用 - Google Patents

一种异质半导体器件的制备方法与应用 Download PDF

Info

Publication number
CN116207183A
CN116207183A CN202310151332.9A CN202310151332A CN116207183A CN 116207183 A CN116207183 A CN 116207183A CN 202310151332 A CN202310151332 A CN 202310151332A CN 116207183 A CN116207183 A CN 116207183A
Authority
CN
China
Prior art keywords
component
growth
semiconductor material
semiconductor device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310151332.9A
Other languages
English (en)
Inventor
程志渊
褚衍盟
张哲宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202310151332.9A priority Critical patent/CN116207183A/zh
Publication of CN116207183A publication Critical patent/CN116207183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明克服了现有的外延生长技术中,衬底仅仅作为衬底本身的技术偏见,创造性的将衬底作为器件的一部分,实现异质半导体器件的制备,解决现有异质半导体器件只能利用单一半导体材料特性的缺点。相比于现有异质半导体器件的制备方法,本发明将利用异质集成的两种材料的特性,从而显著提升异质器件的性能,实现异质集成器件在更多领域的应用。

Description

一种异质半导体器件的制备方法与应用
技术领域
本发明属于芯片制造技术,涉及一种异质半导体器件的制备方法与应用。
背景技术
几年来,随着各种应用对半导体器件性能要求不断提高,体单晶材料难以满足日益发展的需要。外延生长是指在经过切、磨、抛等仔细加工的单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层,犹如原来的晶体向外延伸了一段。新单晶可以与衬底为同一材料,也可以是不同材料(同质外延或者是异质外延)。由于新生单晶层按衬底晶相延伸生长,从而被称之为外延层(厚度通常为几微米),而长了外延层的衬底称为外延片(外延片=外延层+衬底),器件制作在外延层上为正外延,若器件制作在衬底上则称为反外延,此时外延层只起支撑作用。外延技术作用主要体现在:
1.可以在低(高)阻衬底上外延生长高(低)阻外延层。
2.可以在P(N)型衬底上外延生长N(P)型外延层,直接形成PN结,不存在用扩散法在单晶基片上制作PN结时的补偿问题。
3.与掩膜技术结合,在指定的区域进行选择外延生长,为集成电路和结构特殊的器件的制作创造了条件。
4.可以在外延生长过程中根据需要改变掺杂的种类及浓度,浓度的变化可以是陡变的,也可以是缓变的。
5.可以生长异质、多层、多组分化合物且组分可变的超薄层。
6.可在低于材料熔点温度下进行外延生长,生长速率可控,可以实现原子级尺寸厚度的外延生长。
7.可以生长不能拉制单晶材料,如GaN,三、四元系化合物的单晶层等。
不管是正外延还是反外延,衬底和外延层中仅有两者其一作为活性区域,而另一部分仅起支撑或者保护作用。这是因为在异质结构中,由于两种材料之间存在晶格匹配和热膨胀系数失配,为了释放由此产生的应力,外延薄膜中会产生应变,从而产生缺陷或者位错。这些缺陷和位错会成为载流子的产生-复合中心,严重影响载流子的寿命,从而影响器件的电学性能。因此,外延结构中(以正外延结构为例)通常通过采用增加渐变组分缓冲层、控制生长区域宽度和高度之比等技术来获得质量较高的外延层,并在外延层中制备器件,以获得电学性能良好的半导体器件。在这些技术中,外延衬底从来没有被作为活性区域,仅起支撑作用。这种衬底和外延层其中之一作为活性区域的技术偏见是对衬底的浪费。
发明内容
本发明克服了现有的外延生长技术中,衬底仅仅作为衬底本身的技术偏见,创造性的将衬底作为器件的一部分,实现异质半导体器件的制备,解决现有异质半导体器件工艺复杂,废品率高等技术难点。相比于现有异质半导体器件的制备方法,从而显著提升异质器件的性能,实现异质集成器件在更多领域的应用。
具体的,本发明采用如下方案:一种异质半导体器件的制备方法,该方法为:从由第一半导体材料构成的第一部件的表面外延生长由第二半导体材料构成的第二部件;在第一部件的表面构建一生长通道,所述第二半导体材料在所述生长通道中从所述第一部件表面外延生长形成连接部;然后进一步外延生长形成所述第二部件;所述的第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域。
本发明所述的活性区域是指,其作为器件的功能组成部分,具备电磁学、光学或者热力学的功能,可以产生或者输运载流子的部分。基于此,我们可以构建光电器件、功率器件等半导体器件。包括但不限于半导体二极管,具有二个电极;或所述半导体器件为三极管。为了得到上述各种类型的器件,本领域技术人员应当基于现有技术知晓第一半导体材料和第二半导体材料的选择,例如:硅、锗、磷化铟、磷化砷、砷化镓、氮化镓等等。
由于本发明借助生长通道构建器件,在生长通道内形成的连接部与第一部件和第二部件具有较小的接触面积,因此减少了缺陷数量。缺陷数量的减少可以减少半导体中的产生-复合中心,使得探测器的噪声减少,提高信噪比,也可以降低载流子复合损耗,从而提高光电池的光电转换效率。
在半导体材料生长过程中,半导体材料会通过形成位错等缺陷来降低整个半导体材料中的能量,上述位错具有一定的方向,在产生后,会随着半导体材料的生长沿着固定的方向传播。当半导体材料在一个特殊结构的衬底上选择性生长时,如果位错在传播方向上遇到阻挡介质层,位错就会停止传播,从而显著提升半导体材料的质量。本发明采用了生长通道阻止位错的传播,缺陷少。从该连接部进一步外延生长得到的第二部件延续了连接部的晶格,位错终止于生长通道的侧壁,缺陷低,质量高,因此可以取得更好的光学性能和电学性能。
在本发明某些实施例中,采用介电材料构件所述生长通道,也就是说:生长通道的通道壁由介电材料构成。介电材料主要起连接部的约束作用以及支撑上层第二部件的作用。所述的介电材料包括:二氧化硅(SiO2)、多晶硅、掺氟氧化硅(SiOF)、掺碳氧化硅(SiOC)、非晶碳等等。
在本发明中,生长通道可以通过如下方式构建:先在所述第一部件表面沉积介电材料层,然后通过刻蚀等手段形成所述生长通道。
介电材料也可以采用金属,如铝、铜等,可以作为电极,或者在介电材料中通过刻蚀-填充等手段嵌入金属;该电极可以同雪崩二极管的正负电极一同连接在读数电路中,或外接一独立电路,以调控雪崩区和吸收区的电场。通过对电势进行调控,可以使得吸收电子在吸收区中以更大的速度像雪崩区中迁移,并使某些弱电场区中本来无法向雪崩区迁移的电子获得初始速度,从而提升电子被雪崩的概率。同样可以在雪崩区中提升电场强度,从而提升电子的雪崩概率。
在本发明优选的方案中,所述生长通道为约束通道,约束晶体沿水平方向的生长。需要说明的是,通过一约束通道约束晶体沿水平方向的生长以减少晶体线性位错为本领域公知常识。约束通道通过限制晶体的横向生长,使得线性位错终止于约束通道的侧壁上,从而减少晶体后续生长晶体中的缺陷。例如,在本发明的某些实施例中,约束通道为一纵向的孔道(其横截面可以为矩形、正方形、平行四边形或其他不规则形状),从第一部件表面延伸至第二部件的表面,孔道的孔径一般小于10um,晶体在通道生长,通过约束通道的限制,由于晶体失配导致的线性位错终止于孔道的侧壁,从而降低缺陷密度提升晶体质量。例如,在本发明的某些实施例中,约束通道为一由介电材料构成的沟渠,沟渠的底部为第一部件,沟渠顶部为第二部件,沟渠的宽度小于10um,线性位错终止于沟渠的侧壁,最终获得低缺陷的晶体;
在本发明更为优选的方案中,上述约束通道具有足够的深度,以充分约束晶体的横向生长,终止线性位错。以孔道为例,其较为优选的深宽比介于0.1~10之间。深宽比是指,连接部沿约束方向的长度与平行于第一部件和第二部件的横截面宽度之比(当横截面为不规则性状时,采用面积法计算直径)。针对不同的材料可以设置不同的宽高比,例如,当第一部件为硅,第二部件为锗时,两者在生长通道内形成与1表面成60°的位错,因此深宽比最少需要
Figure SMS_1
才能使得位错完全终止于生长通道的侧壁。
在本发明某些实施例中,在生长所述第二半导体材料之前,先在所述生长通道内,从所述第一部件表面外延生长缓冲层,第二半导体材料从所述缓冲层外延生长形成所述连接部。缓冲层可以减少连接部中由于第一部件和第二部件的晶格失配造成的缺陷,或者避免第一部件和第二部件之间的相互作用,如相互腐蚀、渗透等。缓冲层材料可以是与第二部件相同的材料或者第一部件和第二部件材料的固溶体或者与两者不同的第三种材料。
本发明还提供上述器件在光探测器、光电池、功率器件或者MEMS中的应用。其中光探测器可用于多个波段的探测,包括紫外探测器(例如200-280纳米日盲波段)、可见光探测器(380-780纳米波段)、短波近红外探测器(1310纳米、1550纳米)、中红外探测器(2000纳米-3000纳米)。
在本发明某些实施例中,将本发明用于构建雪崩二极管,所述第一部件和第二部件之一为雪崩二极管的雪崩区,之二为雪崩二极管的吸收区。吸收区吸收的光子,通过连接部传输到雪崩区中,并在雪崩区中发生雪崩作用。连接部中的缺陷的减少有利于降低雪崩二极管的暗电流、提高探测效率。
针对短波近红外探测器,所述第一半导体材料为锗或者锗锡固溶体或Ⅲ-Ⅴ族材料或其他可以吸收1000纳米以上波长的材料,所述第二半导体材料为硅。
针对中红外探测器,所述第一半导体材料为铟镓砷或碲镉汞氮化硅或其他可以吸收2000纳米以上波长的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
针对紫外探测器,所述第一半导体材料为氧化镓或氮化硅或其他可以吸收300纳米以下波长的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
针对可见光探测器,所述第一半导体材料为氧化镓或氮化硅或其他可以吸收300纳米以下波长的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
针对光电池,所述第一半导体材料为铟氮化镓或或碲化镉其他可以吸收300纳米到1000纳米波长的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
针对功率器件,所述第一半导体材料为碳化硅或氮化镓或其他具有大带隙的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
针对MEMS,所述第一半导体材料为锗或砷化镓或氮化镓等其他具有良好机械性能和电性能、热性能的材料,所述第二半导体材料为硅或磷化铟或碳化硅或金刚石。
本发明的有益效果在于:本发明利用异质结结构技术实现了由至少两个活性区域组成的半导体器件的快速有效制备。不仅实现了低缺陷密度的外延,而且可以有效减少接触面积,因此进一步减少了缺陷数量,可以减少半导体中的产生-复合中心,使得探测器的噪声减少,提高信噪比,或使得光电池的光电转换效率提升。
附图说明
图1为实施例1所示的雪崩二极管;
图2为实施例2所示的雪崩二极管;
图3为实施例7的生长通道示意图;
图中,第一部件1、第二部件2、连接部3、介质层4、电极5。
具体实施方式
为更进一步阐述本发明为实现预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明的具体实施方式、结构、特征及其功效,详细说明如后。
实施例一
本实施例用于构建光电探测器件,其包括底部的第一部件,顶部的第二部件,以及连接第一部件1和第二部件2的连接部3,本实施例中,第一部件为Si,晶面(100)面;连接部为Ge;第二部件为Ge,第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域。
在构建器件时,通过外延生长技术,在第一部件表面外延生长Ge,从而形成本发明的连接部(先在第一部件表面涂覆厚度为500nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为200nm的小孔,小孔底面延伸至所述第一部件表面,形成生长通道,通过外延生长技术在小孔中限制生长Ge),其直径为200nm,厚度为500m。将形成有连接部的第一部件置于MOCVD(或者其它外延设备,如MEB、ALD、PECVD等)设备中,选择性生长Ge,从而制备出第二部件。通过设置生长通道,1和2之间由于晶格失配产生的位错终止于生长通道的侧壁,第二部件内的缺陷密度至少降低为没有生长通道时的1/10。
此外,连接部直径为200nm,与第一部件和第二部件的接触面积较小,因此,进一步减少了缺陷数量,可以减少半导体中的产生-复合中心,使得探测器的噪声减少,提高信噪比;或使得光电池的光电转换效率提升。
本实施例中,介电层还可以选择多晶硅、掺氟氧化硅(SiOF)、掺碳氧化硅(SiOC)、非晶碳等等介电材料,此时介电层4主要起隔离第一部件1和第二部件2以及支撑作用。
使用时,将正负电极接入读数电路,即可实现探测。
实施例二
本实施例在实施例一的基础上,还将介电材料刻蚀,并沉积金属,作为电极进行进一步调控。如图2,将铝电极5和器件的正负电极一同接入到读出电路,然后将该异质结结构进行TCAD仿真,通过施加铝电极5,相比于实施例一(只有正负电极),载流子收集效率提升2倍。
实施例三
本实施例用于构建光电探测器件,其包括底部的第一部件,顶部的第二部件,以及连接第一部件1和第二部件3的连接部3,本实施例中,第一部件为Si,晶面(100)面,连接部为GaAs,第二部件为GaAs,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域,结构同图1。
GaAs和Si之间的位错角度为60°,因此小孔的深宽比在大于
Figure SMS_2
时即可终止位错,因此,在构建器件时,先在第一部件表面涂覆厚度为347nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为200nm的小孔,小孔底面至所述第一部件表面,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出连接部和第二部件。
本实施例中,生长通道的小孔的直径为200nm、高度为347nm,第一部件1和第二部件2之间由于晶格失配产生的位错终止于生长通道的侧壁。
将GaAs-Si的异质结进行TCAD仿真,相比于直接耦合的GaAs-Si探测器,暗电流降低一个数量级。
实施例四
本实施例用于构建光电探测器件,其包括底部的第一部件,顶部的第二部件,以及连接第一部件和第二部件的连接部,本实施例中,第一部件为Si,晶面(100)面,连接部为GeSi的混合物,第二部件为Ge,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域,结构同图1。
在构建器件时,先在第一部件表面涂覆厚度为600nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为250nm的小孔,小孔底面至所述第一部件表面,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出第二部件。
通过设置生长通道的材料为缓冲层,由于1和2之间晶格失配产生的位错终止于生长通道的侧壁,并且1中Si与2中Ge的晶格失配由于3中锗硅固溶体进一步减少,第二部件内的缺陷密度至少降低为原来的1/50。
将Ge-Si的异质结进行TCAD仿真,相比于直接耦合的Ge-Si探测器,光电探测器件的暗电流降低一个数量级。
实施例五
本实施例用于构建光电探测器件,其包括底部的第一部件,顶部的第二部件,以及连接第一部件和第二部件的连接部,本实施例中,第一部件为Si,晶面(100)面,连接部为SiC,第二部件为GaN,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域,结构同图1。
在构建器件时,先在第一部件表面涂覆厚度为500nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为200nm的小孔,小孔底面至所述第一部件表面,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出第二部件。
通过设置生长通道的材料为缓冲层,防止1中硅与2中GaN直接接触,从而避免了melt-back etching(融回刻蚀)现象,使得GaN-Si异质器件得以实现。
实施例六
本实施例用于构建单光子雪崩二极管,其包括底部的第一部件,顶部的第二部件,以及连接第一部件和第二部件的连接部,本实施例中,第一部件为Si,晶面(100)面,连接部为p型掺杂Si,用来调控电场强度,第二部件为InGaAs,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域,结构同图1。
在构建器件时,先在第一部件表面涂覆厚度为500nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为200nm的小孔,小孔底面至所述第一部件表面,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出第二部件。
在本实施例中,光生载流子通过3从吸收区向雪崩区迁移。经TCAD仿真,通过设置生长通道,外延得到的InGaAs中缺陷大幅较少,从而使得雪崩二极管的暗电流下降2个数量级。
实施例七
本实施例用于构建单光子雪崩二极管,其包括底部的第一部件,顶部的第二部件,以及连接第一部件和第二部件的连接部,本实施例中,第一部件为Si,晶面(100)面,连接部为p型掺杂Si,用来调控电场强度,第二部件为Ge,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域。
在构建器件时,先在第一部件表面涂覆厚度为500nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出宽度为300nm的沟渠,如图3所示,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出第二部件。
经TCAD仿真,通过设置该窄长的生长通道,可以进一步减少由于方孔造成的边缘击穿,边缘击穿的概率下降50%。
实施例八
本实施例用于构建光电池,其包括底部的第一部件,顶部的第二部件,以及连接第一部件和第二部件的连接部,本实施例中,第一部件为Si,晶面(100)面,连接部为p型重掺杂Si,用于连接第一部件和第二部件,第二部件为GaAs,其中,所述第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域,形成串联的两个光电池。结构同图1。
在构建器件时,先在第一部件表面涂覆厚度为500nm的二氧化硅介质层,然后通过刻蚀手段,在介质层中刻蚀出直径为200nm的小孔,小孔底面至所述第一部件表面,形成本发明的生长通道。将形成有生长通道的第一部件置于MOCVD设备中,利用选择性生长制备出第二部件。第一部件和第二部件分别进行原位掺杂或者离子注入掺杂,Si区域分别用B、P形成P型和N型,GaAs分别用Zn、Sn掺杂形成P型和N型。
在本实施例中,光生电荷通过3从上一光电池向下方光电池流动,从而构成叠层电池。光电池的光电转换效率相比于单节光电池大幅提升,并且通过设置生长通道,产生-复合中心大幅减少,光电转化效率进一步提高。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭示如上,然而并非用以限定本发明,任何本领域技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1.一种异质半导体器件的制备方法,该方法为:从由第一半导体材料构成的第一部件的表面外延生长由第二半导体材料构成的第二部件;其特征在于,在第一部件的表面构建一生长通道,所述第二半导体材料从所述第一部件表面在所述生长通道内外延生长形成连接部;然后进一步外延生长形成所述第二部件;所述的第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域。
2.根据权利要求1所述的制备方法,其特征在于,所述生长通道由介电材料构成。
3.根据权利要求2所述的制备方法,其特征在于,所述的介电材料为:二氧化硅(SiO2)、多晶硅、掺氟氧化硅(SiOF)、掺碳氧化硅(SiOC)、非晶碳等等。
4.根据权利要求2所述的制备方法,其特征在于,所述生长通道为约束通道,约束晶体的水平方向生长。
5.根据权利要求1所述的制备方法,其特征在于,在生长所述第二半导体材料之前,先在所述生长通道内,从所述第一部件表面外延生长缓冲层,第二半导体材料从所述缓冲层外延生长形成所述连接部。
6.根据权利要求1所述的制备方法,其特征在于:所述半导体器件为线性模式雪崩二极管(APD),或盖革模式单光子雪崩二极管(SPAD),所述第一部件和第二部件之一为雪崩二极管的雪崩区,之二为雪崩二极管的吸收区。
7.根据权利要求6所述的制备方法,其特征在于,所述第一半导体材料为锗或者锗锡固溶体或Ⅲ-Ⅴ族材料或氧化镓或者氮化硅,所述第二半导体材料为硅或者磷化铟或者碳化硅或金刚石。
8.外延生长技术在制备异质半导体器件中的应用,所述异质半导体器件包括由第一半导体材料构成的第一部件和由第二半导体材料构成的第二部件,且所述的第一部件和第二部件分别构成所述半导体器件的第一活性区域和第二活性区域;所述应用为:在第一部件的表面构建一生长通道,所述第二半导体材料在所述生长通道的约束下从所述第一部件表面外延生长形成连接部,以减少连接部的缺陷;然后进一步外延生长形成所述第二部件。
9.如权利要求1所述方法制备得到的器件在光探测器、光电池、功率器件或者MEMS中的应用。
CN202310151332.9A 2023-02-22 2023-02-22 一种异质半导体器件的制备方法与应用 Pending CN116207183A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310151332.9A CN116207183A (zh) 2023-02-22 2023-02-22 一种异质半导体器件的制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310151332.9A CN116207183A (zh) 2023-02-22 2023-02-22 一种异质半导体器件的制备方法与应用

Publications (1)

Publication Number Publication Date
CN116207183A true CN116207183A (zh) 2023-06-02

Family

ID=86507334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310151332.9A Pending CN116207183A (zh) 2023-02-22 2023-02-22 一种异质半导体器件的制备方法与应用

Country Status (1)

Country Link
CN (1) CN116207183A (zh)

Similar Documents

Publication Publication Date Title
US9368671B2 (en) Bifacial tandem solar cells
TWI528573B (zh) 光伏打電池與其形成方法及多重接面太陽能電池
US20130081684A1 (en) Multi-Junction Solar Cells
JP2015073130A (ja) 2つの変性層を備えた4接合型反転変性多接合太陽電池
JP2009182325A (ja) 倒置型メタモルフィック多接合ソーラーセルにおけるヘテロ接合サブセル
WO2012057874A1 (en) Multi-junction solar cell with dilute nitride sub-cell having graded doping
EP0163295A2 (en) A semiconductor photodetector and fabrication process for the same
WO2019067553A1 (en) SHORT-LENGTH WAVELENGTH INFRARED OPTOELECTRONIC DEVICES HAVING DILUTED NITRIDE LAYER
US20070137700A1 (en) Development of an electronic device quality aluminum antimonide (AISb) semiconductor for solar cell applications
US20210249545A1 (en) Optoelectronic devices having a dilute nitride layer
US6759694B1 (en) Semiconductor phototransistor
US20120073658A1 (en) Solar Cell and Method for Fabricating the Same
JPH0964386A (ja) 多接合太陽電池
CN116207183A (zh) 一种异质半导体器件的制备方法与应用
US5323027A (en) Light emitting device with double heterostructure
CN109449757B (zh) SiGe/Ge/SiGe双异质结激光器及其制备方法
JPH08204215A (ja) 直列接続型太陽電池
JP2004521489A (ja) 変性長波長高速フォトダイオード
CN115939238B (zh) 异质红外sam-apd材料、异质红外sam-apd及其制备方法
JP4941525B2 (ja) 半導体素子の製造方法
JPH0955522A (ja) トンネルダイオード
JP2725993B2 (ja) 受光素子および太陽電池
KR100913114B1 (ko) 고온 특성이 개선된 벌크형 실리콘 태양 전지 및 그 제조방법
Masini et al. Germanium thin films on silicon for detection of near-infrared light
Kastalsky et al. Single-crystal Ge/Si infrared photodetector for fiber-optics communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination