CN116207065A - 封装结构、封装系统及其成型方法 - Google Patents
封装结构、封装系统及其成型方法 Download PDFInfo
- Publication number
- CN116207065A CN116207065A CN202310171897.3A CN202310171897A CN116207065A CN 116207065 A CN116207065 A CN 116207065A CN 202310171897 A CN202310171897 A CN 202310171897A CN 116207065 A CN116207065 A CN 116207065A
- Authority
- CN
- China
- Prior art keywords
- output terminal
- signal transmission
- chip
- transmission unit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明揭示了一种封装结构、封装系统及其成型方法,封装结构包括芯片、第一信号传输单元及第二信号传输单元,芯片包括相对设置的第一表面、第二表面以及位于第一表面的第一连接端子、位于第二表面的第二连接端子;第一信号传输单元包括第一输入端子及第一输出端子,第一输入端子电性连接第一连接端子,第一输出端子位于第一表面远离第二表面的一侧;第二信号传输单元包括第二输入端子及第二输出端子,第二输入端子电性连接第二连接端子,第二输出端子位于第二表面远离第一表面的一侧。本发明的封装结构的芯片的两个表面分别连接第一信号传输单元和第二信号传输单元,两个信号传输单元的两个输出端子可大大提高封装结构的设计自由度。
Description
技术领域
本发明涉及封装技术领域,尤其涉及一种封装结构、封装系统及其成型方法。
背景技术
在现有技术中,半导体封装结构一般仅在封装体的单面设有外接的管脚,单面的管脚仅能连接一个外接单元,这会大大限制封装结构的设计自由度,而且,散热能力也受到限制。
发明内容
本发明的目的在于提供一种封装结构、封装系统及其成型方法,其可以大大提高封装结构的设计自由度。
为实现上述发明目的之一,本发明一实施方式提供一种封装结构,包括:
芯片,所述芯片包括相对设置的第一表面、第二表面以及位于所述第一表面的第一连接端子、位于所述第二表面的第二连接端子;
第一信号传输单元,所述第一信号传输单元包括第一输入端子及第一输出端子,所述第一输入端子电性连接所述第一连接端子,所述第一输出端子位于所述第一表面远离所述第二表面的一侧;
第二信号传输单元,所述第二信号传输单元包括第二输入端子及第二输出端子,所述第二输入端子电性连接所述第二连接端子,所述第二输出端子位于所述第二表面远离所述第一表面的一侧。
作为本发明一实施方式的进一步改进,所述第一输出端子位于所述第一信号传输单元远离所述芯片的端部,所述第二输出端子位于所述第二信号传输单元远离所述芯片的端部。
作为本发明一实施方式的进一步改进,所述第一输出端子朝远离所述第二表面的一侧弯折,所述第二输出端子朝远离所述第一表面的一侧弯折。
作为本发明一实施方式的进一步改进,所述第一信号传输单元为铜片或引线框架,所述第二信号传输单元为铜片或引线框架。
作为本发明一实施方式的进一步改进,所述第一信号传输单元为引线框架,所述引线框架包括作为所述第一输入端子的基岛及作为所述第一输出端子的第一管脚,所述第二信号传输单元为铜片,所述铜片包括作为所述第二输入端子的铜凸点及作为所述第二输出端子的第二管脚,所述封装框架还包括焊料,所述焊料用于连接所述基岛及所述第一连接端子,所述焊料还用于连接所述铜凸点及所述第二连接端子。
作为本发明一实施方式的进一步改进,所述第一管脚朝远离所述第二表面的一侧弯折,或者,所述第一管脚与所述基岛齐平,所述第二管脚朝远离所述第一表面的一侧弯折。
作为本发明一实施方式的进一步改进,所述封装结构还包括第三信号传输单元,所述芯片还包括位于所述第一表面的第三连接端子,所述第三信号传输单元包括第三输入端子及第三输出端子,所述第三输入端子电性连接所述第三连接端子,且所述第三输出端子与所述第一输出端子位于所述芯片的同一侧。
作为本发明一实施方式的进一步改进,所述第一信号传输单元还包括位于所述第一信号传输单元远离所述芯片的端部的第四输出端子,所述第四输出端子与所述第一输出端子位于所述芯片的同一侧。
作为本发明一实施方式的进一步改进,所述封装结构还包括塑封层,所述塑封层包封所述芯片、所述第一输入端子及所述第二输入端子,所述第一输出端子及所述第二输出端子位于所述塑封层的外侧。
为实现上述发明目的之一,本发明一实施方式提供一种封装系统,包括如上任意一项技术方案所述的封装结构及第一外接单元、第二外接单元,所述第一输出端子电性连接所述第一外接单元,所述第二输出端子电性连接所述第二外接单元。
作为本发明一实施方式的进一步改进,所述第一外接单元与所述第二外接单元平行排布,或者,所述第一外接单元与所述第二外接单元垂直排布。
作为本发明一实施方式的进一步改进,所述第一外接单元位于所述芯片远离所述第二表面的一侧,或者,所述第一外接单元位于所述芯片的周缘侧,所述第二外接单元位于所述芯片远离所述第一表面的一侧,或者,所述第二外接单元位于所述芯片的周缘侧。
作为本发明一实施方式的进一步改进,所述第一外接单元为电路板或封装件,所述第二外接单元为电路板或封装件。
作为本发明一实施方式的进一步改进,所述第一外接单元为电路板,所述封装系统还包括位于所述电路板上的元器件。
作为本发明一实施方式的进一步改进,所述封装系统还包括位于所述第一信号传输单元与所述第一外接单元之间的第一散热件,或者,所述封装系统还包括位于所述第二信号传输单元与所述第二外接单元之间的第二散热件。
为实现上述发明目的之一,本发明一实施方式提供一种封装结构的成型方法,包括:
将第一信号传输单元的第一输入端子连接芯片的第一连接端子,且所述第一信号传输单元的第一输出端子位于所述第一信号传输单元远离所述芯片的端部;
将第二信号传输单元的第二输入端子连接芯片的第二连接端子,且所述第二信号传输单元的第二输出端子位于所述第二信号传输单元远离所述芯片的端部。
作为本发明一实施方式的进一步改进,所述成型方法还包括:
包封芯片、第一输入端子及第二输入端子;
朝远离芯片的一侧弯折第一输出端子,或朝远离芯片的一侧弯折第二输出端子。
为实现上述发明目的之一,本发明一实施方式提供一种封装系统的成型方法,包括:
提供封装结构;
电性连接所述第一输出端子及第一外接单元;
电性连接所述第二输出端子及第二外接单元。
与现有技术相比,本发明的有益效果在于:本发明一实施方式的封装结构的芯片的两个表面分别连接第一信号传输单元和第二信号传输单元,第一信号传输单元和第二信号传输单元分别具有第一输出端子及第二输出端子,两个输出端子可大大提高封装结构的设计自由度,另外,当封装结构具有散热需求时,两个输出端子都可辅助散热,可大大提高散热效率。
附图说明
图1是本发明一实施方式的封装结构的剖视图;
图2是本发明一实施方式的封装系统(第一具体示例)的剖视图;
图3是本发明第二具体示例的封装系统的剖视图;
图4是本发明第三具体示例的封装系统的剖视图;
图5是本发明第四具体示例的封装系统的剖视图;
图6是本发明第五具体示例的封装系统的剖视图;
图7是本发明第六具体示例的封装系统的剖视图;
图8是本发明一实施方式的封装结构的成型方法的步骤图;
图9至图12是本发明一实施方式的封装结构的成型方法的示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
结合图1,为本发明一实施例的封装结构100的示意图。
在本实施例中,封装结构100包括芯片10、第一信号传输单元20及第二信号传输单元30。
芯片10包括相对设置的第一表面11、第二表面12以及位于第一表面11的第一连接端子111、位于第二表面12的第二连接端子121。
第一信号传输单元20包括第一输入端子21及第一输出端子22,第一输入端子21电性连接第一连接端子111,第一输出端子22位于第一表面11远离第二表面12的一侧。
在一实施例中,第一信号传输单元20为一体结构,第一输入端子21和第一输出端子22位于第一信号传输单元20的不同区域,且第一信号传输单元20可实现第一输入端子21和第一输出端子22之间的信号传输,当第一输入端子21电性连接第一连接端子111时,芯片10的信号可通过第一连接端子111、第一输入端子21传递至第一输出端子22,而后信号可通过第一输出端子22传输出去,在其他实施例中,信号也可以从第一输出端子22输入,并通过第一输入端子21、第一连接端子111而传递至芯片10。
第二信号传输单元30包括第二输入端子31及第二输出端子32,第二输入端子31电性连接第二连接端子121,第二输出端子32位于第二表面12远离第一表面11的一侧。
第二信号传输单元30的说明可参考前述第一信号传输单元20的说明,在此不再赘述。
结合图1,“第一输出端子22位于第一表面11远离第二表面12的一侧”是指第一输出端子22位于芯片10的上方区域,具体是指第一输出端子22连接外接单元的表面位于芯片10的上方区域;“第二输出端子32位于第二表面12远离第一表面11的一侧”是指第二输出端子32位于芯片10的下方区域,具体是指第二输出端子32连接外接单元的表面位于芯片10的下方区域。
本实施例的封装结构100的芯片10的两个表面分别连接第一信号传输单元20和第二信号传输单元30,第一信号传输单元20和第二信号传输单元30分别具有第一输出端子22及第二输出端子32,两个输出端子可提高封装结构100的设计自由度,另外,当封装结构100具有散热需求时,两个输出端子都可辅助散热,可提高散热效率。
在本实施例中,第一输出端子22位于第一信号传输单元20远离芯片10的端部,第二输出端子32位于第二信号传输单元30远离芯片10的端部。
在本实施例中,第一输出端子22及第二输出端子32均位于端部,便于后续的外接工艺。
另外,第一输出端子22朝远离第二表面12的一侧弯折,第二输出端子32朝远离第一表面11的一侧弯折,弯折设置的两个输出端子可便于后续的外接工艺。
在本实施例中,第一信号传输单元20为铜片或引线框架,第二信号传输单元30为铜片或引线框架,本实施例以第一信号传输单元20为引线框架20、第二信号传输单元30为铜片30为例。
引线框架20包括作为第一输入端子21的基岛21及作为第一输出端子22的第一管脚22。
引线框架20包括金属材料,基岛21与第一管脚22之间可进行信号传输,基岛21用于承载芯片10,且基岛21与芯片10之间通过焊料40而实现电性连接,引线框架20远离基岛21的一侧端部朝远离芯片10的第二表面12的一侧弯折而形成第一管脚22。
铜片30包括作为第二输入端子31的铜凸点31及作为第二输出端子32的第二管脚32。
铜片30为单片片状结构或多片片状结构,铜片30可进行信号传输,铜片30的一端形成铜凸点31,铜凸点31与第二连接端子121之间通过焊料实现电性连接,铜片30的另一端朝远离芯片10的第一表面11的一侧弯折而形成第二管脚32。
在本实施例中,封装结构100还包括塑封层50,塑封层50包封芯片10、第一输入端子21及第二输入端子31,第一输出端子22及第二输出端子32位于塑封层50的外侧。
塑封层50可对芯片10及连接芯片10的部分第一信号传输单元20、部分第二信号传输单元30进行保护。
结合图2,本发明一实施例还提供一种封装系统200,包括封装结构100及第一外接单元300、第二外接单元400,第一输出端子22电性连接第一外接单元300,第二输出端子32电性连接第二外接单元400。
第一外接单元300与第二外接单元400平行排布,在另一实施例中,第一外接单元300与第二外接单元400垂直排布。
在其他实施例中,第一外接单元300位于芯片10远离第二表面12的一侧,或者,第一外接单元300位于芯片10的周缘侧,第二外接单元400位于芯片10远离第一表面11的一侧,或者,第二外接单元400位于芯片10的周缘侧。
第一外接单元300与第二外接单元400可根据需求分布在封装结构100的不同侧,且第一外接单元300与第二外接单元400的具体形式可根据实际情况而定,例如,第一外接单元300为电路板或封装件,第二外接单元400为电路板或封装件,其中,电路板例如为电路板,封装件例如独立的封装结构。
下面,对封装系统200的多种具体示例作说明,为了便于说明,不同具体示例中相同或相似的结构采用相同或相似的编号。
在第一具体示例中,继续结合图2,第一外接单元300及第二外接单元400均为电路板,第一外接单元300与第二外接单元400相互平行,第一外接单元300位于芯片10远离第二表面12的一侧,第二外接单元400位于芯片10远离第一表面11的一侧。
第一信号传输单元20为引线框架,第一信号传输单元20的第一输出端子22朝远离芯片10的第二表面12的一侧弯折而连接第一外接单元300,第二信号传输单元30为铜片,第二信号传输单元30的第二输出端子32朝远离芯片10的第一表面11的一侧弯折而连接第二外接单元400,封装系统200还包括位于电路板上的元器件500。
另外,封装系统200还包括位于第一信号传输单元20与第一外接单元300之间的第一散热件600。
封装结构100通过两个输出端子连接两块电路板,可大大提高整个封装系统200的散热效果及信号传输性能,再配合第一散热件600,散热效果进一步提升。
结合图3,为第二具体示例的封装系统200的示意图。
在第二具体示例中,第一外接单元300及第二外接单元400均为电路板,第一外接单元300与第二外接单元400相互垂直,第一外接单元200位于芯片10的周缘侧,第二外接单元400位于芯片10远离第一表面11的一侧。
第一信号传输单元20为引线框架,第一信号传输单元20的第一输出端子22不弯折(即第一管脚22与基岛21齐平)直接通过插入的方式连接第一外接单元300,第二信号传输单元30为铜片,第二信号传输单元30的第二输出端子32朝远离芯片10的第一表面11的一侧弯折而连接第二外接单元400。
另外,封装系统200还包括位于第二信号传输单元30与第二外接单元400之间的第二散热件700。
这里,封装结构100通过两个输出端子连接两块电路板,可大大提高整个封装系统200的散热效果及信号传输性能,再配合第二散热件700,散热效果进一步提升。
结合图4,为第三具体示例的封装系统200的示意图。
在第三具体示例中,第一外接单元300为电路板,第二外接单元400为封装体,第一外接单元300与第二外接单元400相互平行,第一外接单元300位于芯片10远离第二表面12的一侧,第二外接单元400位于芯片10远离第一表面11的一侧。
第一信号传输单元20为引线框架,第一信号传输单元20的第一输出端子22朝远离芯片10的第二表面12的一侧弯折而连接第一外接单元300,第二信号传输单元30为铜片,第二信号传输单元30的第二输出端子32朝远离芯片10的第一表面11的一侧弯折而连接第二外接单元400,封装系统200还包括位于电路板上的元器件500。
另外,封装系统200还包括位于第一信号传输单元20与第一外接单元300之间的第一散热件600。
封装结构100的第二输出端子32连接封装体(即第二外接单元400),可实现封装结构100与封装体的叠置,封装结构100的第一输出端子22连接电路板,本具体示例可大大提高整个封装系统200的散热效果及信号传输性能,再配合第一散热件600,散热效果进一步提升。
结合图5,为第四具体示例的封装系统200的示意图。
第四具体示例与第三具体示例的主要区别在于:第四具体示例的封装结构100还包括第三信号传输单元40,芯片10还包括位于第二表面12的第三连接端子113,第三信号传输单元40包括第三输入端子41及第三输出端子42,第三输入端子41电性连接第三连接端子113,且第三输出端子42与第二输出端子32位于芯片10的同一侧。
第三输出端子42朝远离芯片10的第一表面11的一侧弯折而连接封装体,第二输出端子32及第三输出端子42均与封装体连接,可提高连接可靠性。
在其他实施例中,第三连接端子113也可位于芯片10的第一表面11,且第三信号传输单元40的第三输出端子42连接第一表面11的第三连接端子113。
结合图6,为第五具体示例的封装系统200的示意图。
第五具体示例与第一具体示例的主要区别在于:第五具体示例的第一信号传输单元20还包括位于第一信号传输单元20远离芯片10的端部的第四输出端子52,第四输出端子52与第一输出端子22位于芯片10的同一侧。
第四输出端子52与第一输出端子22均朝远离芯片10的第二表面12的一侧弯折而连接电路板,第四输出端子52与第一输出端子22均与电路板连接,可提高连接可靠性。
结合图7,为第六具体示例的封装系统200的示意图。
第六具体示例与第一具体示例的主要区别在于:第六具体示例的封装系统200还包括额外封装体400’,额外封装体400’设置在第二外接单元400和第二信号传输单元30之间,如此,可进一步提高封装系统200的设计自由度。
本发明一实施例还提供一种封装结构100的成型方法,结合图8至图12,以及前述封装结构100的说明,成型方法包括:
结合图9,将第一信号传输单元20的第一输入端子21连接芯片10的第一连接端子111,且第一信号传输单元20的第一输出端子22位于第一信号传输单元20远离芯片10的端部;
结合图10,将第二信号传输单元30的第二输入端子31连接芯片10的第二连接端子121,且第二信号传输单元30的第二输出端子32位于第二信号传输单元30远离芯片10的端部。
成型方法还包括:
结合图11,包封芯片10、第一输入端子21及第二输入端子31;
结合图12,朝远离芯片10的一侧弯折第一输出端子22,或朝远离芯片10的一侧弯折第二输出端子32。
本实施方式的封装结构100的芯片10的两个表面分别连接第一信号传输单元20和第二信号传输单元30,第一信号传输单元20和第二信号传输单元30分别具有第一输出端子22及第二输出端子32,两个输出端子可大大提高封装结构100的设计自由度,另外,当封装结构100具有散热需求时,两个输出端子都可辅助散热,可大大提高散热效率。
本发明一实施方式还提供一种封装系统200的成型方法,包括:
电性连接第一输出端子22及第一外接单元300;
电性连接第二输出端子32及第二外接单元400。
综上所述,本发明的封装结构100的芯片10的两个表面分别连接第一信号传输单元20和第二信号传输单元30,第一信号传输单元20和第二信号传输单元30分别具有第一输出端子22及第二输出端子32,两个输出端子可大大提高封装结构100的设计自由度,另外,当封装结构100具有散热需求时,两个输出端子都可辅助散热,可大大提高散热效率。
另外,本发明可在封装结构100的基础上搭载不同的外接单元而形成各种形式的封装系统200。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (18)
1.一种封装结构,其特征在于,包括:
芯片,所述芯片包括相对设置的第一表面、第二表面以及位于所述第一表面的第一连接端子、位于所述第二表面的第二连接端子;
第一信号传输单元,所述第一信号传输单元包括第一输入端子及第一输出端子,所述第一输入端子电性连接所述第一连接端子,所述第一输出端子位于所述第一表面远离所述第二表面的一侧;
第二信号传输单元,所述第二信号传输单元包括第二输入端子及第二输出端子,所述第二输入端子电性连接所述第二连接端子,所述第二输出端子位于所述第二表面远离所述第一表面的一侧。
2.根据权利要求1所述的封装结构,其特征在于,所述第一输出端子位于所述第一信号传输单元远离所述芯片的端部,所述第二输出端子位于所述第二信号传输单元远离所述芯片的端部。
3.根据权利要求1所述的封装结构,其特征在于,所述第一输出端子朝远离所述第二表面的一侧弯折,所述第二输出端子朝远离所述第一表面的一侧弯折。
4.根据权利要求1所述的封装结构,其特征在于,所述第一信号传输单元为铜片或引线框架,所述第二信号传输单元为铜片或引线框架。
5.根据权利要求1所述的封装结构,其特征在于,所述第一信号传输单元为引线框架,所述引线框架包括作为所述第一输入端子的基岛及作为所述第一输出端子的第一管脚,所述第二信号传输单元为铜片,所述铜片包括作为所述第二输入端子的铜凸点及作为所述第二输出端子的第二管脚,所述封装框架还包括焊料,所述焊料用于连接所述基岛及所述第一连接端子,所述焊料还用于连接所述铜凸点及所述第二连接端子。
6.根据权利要求5所述的封装结构,其特征在于,所述第一管脚朝远离所述第二表面的一侧弯折,或者,所述第一管脚与所述基岛齐平,所述第二管脚朝远离所述第一表面的一侧弯折。
7.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括第三信号传输单元,所述芯片还包括位于所述第一表面的第三连接端子,所述第三信号传输单元包括第三输入端子及第三输出端子,所述第三输入端子电性连接所述第三连接端子,且所述第三输出端子与所述第一输出端子位于所述芯片的同一侧。
8.根据权利要求1所述的封装结构,其特征在于,所述第一信号传输单元还包括位于所述第一信号传输单元远离所述芯片的端部的第四输出端子,所述第四输出端子与所述第一输出端子位于所述芯片的同一侧。
9.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括塑封层,所述塑封层包封所述芯片、所述第一输入端子及所述第二输入端子,所述第一输出端子及所述第二输出端子位于所述塑封层的外侧。
10.一种封装系统,其特征在于,包括如权利要求1-9中任意一项所述的封装结构及第一外接单元、第二外接单元,所述第一输出端子电性连接所述第一外接单元,所述第二输出端子电性连接所述第二外接单元。
11.根据权利要求10所述的封装系统,其特征在于,所述第一外接单元与所述第二外接单元平行排布,或者,所述第一外接单元与所述第二外接单元垂直排布。
12.根据权利要求10所述的封装系统,其特征在于,所述第一外接单元位于所述芯片远离所述第二表面的一侧,或者,所述第一外接单元位于所述芯片的周缘侧,所述第二外接单元位于所述芯片远离所述第一表面的一侧,或者,所述第二外接单元位于所述芯片的周缘侧。
13.根据权利要求10所述的封装系统,其特征在于,所述第一外接单元为电路板或封装件,所述第二外接单元为电路板或封装件。
14.根据权利要求13所述的封装系统,其特征在于,所述第一外接单元为电路板,所述封装系统还包括位于所述电路板上的元器件。
15.根据权利要求10所述的封装系统,其特征在于,所述封装系统还包括位于所述第一信号传输单元与所述第一外接单元之间的第一散热件,或者,所述封装系统还包括位于所述第二信号传输单元与所述第二外接单元之间的第二散热件。
16.一种封装结构的成型方法,其特征在于,包括:
将第一信号传输单元的第一输入端子连接芯片的第一连接端子,且所述第一信号传输单元的第一输出端子位于所述第一信号传输单元远离所述芯片的端部;
将第二信号传输单元的第二输入端子连接芯片的第二连接端子,且所述第二信号传输单元的第二输出端子位于所述第二信号传输单元远离所述芯片的端部。
17.根据权利要求16所述的成型方法,其特征在于,所述成型方法还包括:
包封芯片、第一输入端子及第二输入端子;
朝远离芯片的一侧弯折第一输出端子,或朝远离芯片的一侧弯折第二输出端子。
18.一种封装系统的成型方法,其特征在于,包括:
提供如权利要求16或17所述的封装结构;
电性连接所述第一输出端子及第一外接单元;
电性连接所述第二输出端子及第二外接单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310171897.3A CN116207065A (zh) | 2023-02-27 | 2023-02-27 | 封装结构、封装系统及其成型方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310171897.3A CN116207065A (zh) | 2023-02-27 | 2023-02-27 | 封装结构、封装系统及其成型方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116207065A true CN116207065A (zh) | 2023-06-02 |
Family
ID=86512482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310171897.3A Pending CN116207065A (zh) | 2023-02-27 | 2023-02-27 | 封装结构、封装系统及其成型方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116207065A (zh) |
-
2023
- 2023-02-27 CN CN202310171897.3A patent/CN116207065A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10573582B2 (en) | Semiconductor systems having dual leadframes | |
US6777796B2 (en) | Stacked semiconductor chips on a wiring board | |
US20060278970A1 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
CN211150513U (zh) | 封装体 | |
US10541225B2 (en) | Methods of assembling a flip chip on a locking dual leadframe | |
CN102646663B (zh) | 半导体封装件 | |
US10490506B2 (en) | Packaged chip and signal transmission method based on packaged chip | |
CN116207065A (zh) | 封装结构、封装系统及其成型方法 | |
US20050230842A1 (en) | Multi-chip flip package with substrate for inter-die coupling | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
US8084847B2 (en) | Prefabricated lead frame and bonding method using the same | |
CN111668104A (zh) | 一种芯片封装结构及芯片封装方法 | |
KR100650763B1 (ko) | 적층형 패키지 | |
CN218827104U (zh) | 短打线长度的芯片封装结构 | |
CN112447690B (zh) | 天线置顶的半导体封装结构 | |
EP3944304A1 (en) | A semiconductor device and a method of manufacture | |
US8222722B2 (en) | Integrated circuit package and device | |
KR100818077B1 (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 | |
CN117116922A (zh) | 封装结构及封装方法 | |
KR101708870B1 (ko) | 적층형 반도체 패키지 및 이의 제조방법 | |
KR100525450B1 (ko) | 반도체 칩 적층형 반도체 패키지 | |
CN111009521A (zh) | 多芯片封装模组 | |
CN101540312A (zh) | 堆栈式芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |