CN116184270A - 电迁移测试结构 - Google Patents
电迁移测试结构 Download PDFInfo
- Publication number
- CN116184270A CN116184270A CN202310166718.7A CN202310166718A CN116184270A CN 116184270 A CN116184270 A CN 116184270A CN 202310166718 A CN202310166718 A CN 202310166718A CN 116184270 A CN116184270 A CN 116184270A
- Authority
- CN
- China
- Prior art keywords
- metal
- tested
- test
- electromigration
- accompanying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种电迁移测试结构,在被测结构的一侧设置陪衬结构,在被测结构的另一侧设置空白区域,一方面,陪衬结构可以用于模拟实际电路中相应的互连结构,从而可以利用陪衬结构并通过电迁移测试来评估互连结构的可靠性,另一方面,空白区域可以用于模拟实际电路中互连结构的图形边缘,从而利用空白区域探测工艺问题导致实际电路中图形边缘的互连结构损伤,由此,能更全面地侦测工艺问题导致的电迁移恶化,为工艺改善提供量化的可靠性数据和准确方向。
Description
技术领域
本发明涉及测试技术领域,特别涉及一种电迁移测试结构。
背景技术
电迁移(Electromigration,EM)现象是指集成电路工作时,电子流在金属导线中移动(即金属线内有电流通过),在电流的作用下金属离子产生物质运输(即推动空位聚集等)的现象。金属线的有些部位会因该电迁移现象而出现如图1所示的空洞(Void),该空洞有可能造成金属线的断路问题,而还有些部位会因该电迁移现象而出现小丘(Hillock),该小丘有可能造成金属线的短路问题。
在半导体器件集成度越来越高的情况下,金属互连线变得更细、更窄、更薄,电流密度不断增加,电迁移现象越来越严重。针对上述电迁移现象的电迁移测试已经成为目前集成电路可靠性评估中必不可少的一项测试。
然而,现有的电迁移测试结构,并未能更全面地评估工艺问题对金属互连的电迁移可靠性的影响,需要进一步改进。
发明内容
本发明的目的在于提供一种新的电迁移测试结构,不仅能够考察金属线及该金属线所在互连结构的可靠性,还能考察实际工艺问题对该金属线所在互连结构的图形边缘的影响(例如损伤等),从而能够更全面地评估工艺问题对金属互连的电迁移可靠性的影响。
为实现上述目的,本发明提供一种电迁移测试结构,其包括被测结构、引线结构和陪衬结构,所述被测结构具有相对设置的第一端和第二端,所述被测结构的第一端和第二端中的至少一者电性连接有所述引线结构,所述陪衬结构分布在所述被测结构的一侧区域中,所述被测结构的另一侧为空白区域且用于模拟实际电路中相应的互连结构的边缘。
可选地,所述陪衬结构包括至少两条陪衬金属线,至少两条所述陪衬金属线形成于同一层金属层中或者形成于至少上下两层金属层中。
可选地,形成于同一层金属层中的多条陪衬金属线依次等间距、等线宽地分布在所述被测结构的一侧,或者,形成于同一层金属层中的多条陪衬金属线的线宽和/或间距不完全相同。
可选地,所述陪衬结构仅具有所述陪衬金属线,或者,所述陪衬结构还包括至少一个第一导电孔,每个所述第一导电孔电性连接相应的所述陪衬金属线。
可选地,所述被测结构包括至少一条被测金属线,所述陪衬结构的至少两条陪衬金属线和所述被测结构中的至少一条被测金属线形成于同一层金属层中。
可选地,所述被测结构还包括第二导电孔,所述被测结构的第一端和第二端中的至少一者通过相应的所述第二导电孔电性连接相应的所述引线结构。
可选地,所述被测结构还包括有源区和/或栅极,所述有源区和/或栅极的一端通过相应的第二导电孔电性连接所述被测结构的第一端和第二端中的至少一者,所述有源区和/或栅极的另一端通过相应的第二导电孔电性连接相应的所述引线结构。
可选地,所述引线结构包括金属引线和电学节点,所述金属引线电性连接所述被测结构和所述电学节点,所述电学节点至少包括用于加载电压和/或电流的信号加载节点以及用于感测电压或电流的信号感测节点。
可选地,所述金属引线、至少一条所述被测金属线和至少两条所述陪衬金属线形成于同一层金属层中。
可选地,所述电迁移测试结构具有上下两层金属层,所有的所述被测金属线和所述陪衬金属线均位于上层金属层中,所有的所述金属引线均位于下层金属层。
与现有技术相比,本发明的电迁移测试结构,在被测结构的一侧设置陪衬结构,在被测结构的另一侧设置空白区域,一方面,陪衬结构可以用于模拟实际电路中相应的互连结构,从而可以利用陪衬结构并通过电迁移测试来评估互连结构的可靠性,另一方面,空白区域可以用于模拟实际电路中互连结构的图形边缘,从而利用空白区域探测工艺问题导致实际电路中图形边缘的互连结构损伤,由此,能更全面地侦测工艺问题导致的电迁移恶化,为工艺改善提供量化的可靠性数据和准确方向。
附图说明
本领域的普通技术人员将会理解,提供的附图用于更好地理解本发明,而不对本发明的范围构成任何限定。其中:
图1是电迁移现象在金属线中造成空洞的扫描电镜(SEM)截图。
图2a至图2c是现有的电迁移测试结构的三种示例的平面结构示意图。
图3a至图3c是本发明具体实施例的电迁移测试结构的三种示例的平面结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白,当元件被称为"连接到"、“耦接”其它元件时,其可以直接地连接其它元件,或者可以存在居间的元件。相反,当元件被称为"直接连接到"其它元件时,则不存在居间的元件。在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2a,现有技术中有一种电迁移测试结构侧重于考察被测金属线101的可靠性,其通常包括被测金属线101和多条陪衬金属线102,被测金属线101的两端分别连接相应的金属引线100,各条陪衬金属线102可以平行于被测金属线101设置,且所有陪衬金属线102分居在被测金属线101的两侧(即图2a中的A侧和B侧)。被测金属线101、陪衬金属线102和金属引线100通过同一层金属层形成。被测金属线101和金属引线100一体成型。
请参考图2b,现有技术中还有一种电迁移测试结构侧重于考察被测金属线101与导电孔103(例如填充有金属的接触孔Contact或通孔Via)构成的金属互连结构的可靠性,其通常包括被测金属线101、多条陪衬金属线102和导电孔103,被测金属线101的每一端均通过该端的导电孔103电性连接该端的金属引线100,各条陪衬金属线102可以平行于被测金属线101设置,且所有的陪衬金属线102分居在被测金属线101的两侧(即图2b中的A侧和B侧)。被测金属线101和陪衬金属线102通过同一层金属层Mn形成,金属引线100通过另一层金属层Mn-1形成。
请参考图2c,现有技术中还有一种电迁移测试结构侧重于考察被测金属线101、导电孔103和有源区或栅极等其他导电结构104构成的互连结构的可靠性,其通常包括被测金属线101、多条陪衬金属线102、多个导电孔103和多个其他导电结构104,被测金属线101的每一端均通过该端相应的导电孔103电性连接该端的其他导电结构104,该端的其他导电结构104再通过该端另一相应的导电孔103电性连接该端的金属引线100。被测金属线101、陪衬金属线102和金属引线100通过同一层金属层形成。各条陪衬金属线102可以平行于被测金属线101设置,且所有的陪衬金属线102分居在被测金属线101的两侧(即图2c中的A侧和B侧)。
上述三种电迁移测试结构,其被测金属线101均位于该电迁移测试结构的图形中间,且两侧均设有陪衬金属线102,该陪衬金属线102的设置可以让被测金属线101获得更均匀的曝光形貌,从而可以完美量测被测金属线101、被测金属线101及接触孔(Contact)/通孔(Via)等常规互连结构的可靠性。
然而上述三种电迁移测试结构均未能全面地评估工艺问题对金属互连的电迁移可靠性的影响。这是因为,在实际工艺中,工艺问题(例如HDP工艺漂移等)可能只会影响产品的图形边缘的互连结构(例如,工艺问题导致产品图形边缘的金属线出现损伤),从而恶化电迁移效应,而上述三种电迁移测试结构因其被测金属线均位于图形中间,所以灵敏捕捉到工艺问题所导致的产品图形边缘的金属线损伤。
为了解决上述问题,本发明一实施例提出一种电迁移测试结构,其在现有的电迁移测试结构的基础上,将陪衬结构全部设置在被测结构的一侧区域中,使得被测结构的另一侧为不含有任何陪衬结构的空白区域,从而不仅能利用陪衬结构等现有的电迁移测试结构中的原有结构并通过电迁移测试来评估被测结构所对应的实际电路的互连结构的可靠性,还能够利用空白区域来探测因工艺能力不足而导致实际电路的图形边缘的互连结构损伤,为工艺改善提供量化的可靠性数据,测试结果更全面、更可靠。
作为一种示例,请参考图3a,本示例的电迁移测试结构侧重于考察被测结构201的可靠性及其在图形边缘时因工艺能力不足而导致的损伤。该电迁移测试结构包括被测结构201、引线结构200和陪衬结构202。其中,被测结构201具有相对设置的第一端和第二端,被测结构201的第一端和第二端分别电性连接有一个引线结构200,陪衬结构202分布在该被测结构201的一侧区域(即图3a的B侧区域)中,被测结构201的另一侧(即图3a的A侧区域)为空白区域。其中,该空白区域用于模拟被测结构201所对应的实际电路中互连结构的边缘;陪衬结构202用于模拟实际电路中相应的互连结构。
本示例中,陪衬结构202具有至少两条陪衬金属线(未标记),被测结构201具有一条被测金属线(未标记),每个引线结构200包括金属引线(未标记)和电学节点(未标记),被测金属线和所有的陪衬金属线、金属引线形成于同一层金属层(材质可以是铜、铝或金等)中,且被测金属线和引线结构200一体成型。各条陪衬金属线平行于被测金属线设置,且依次等间距、等线宽地分布在被测金属线的B侧。被测金属线的第一端(例如图3a的左端)通过该端的金属引线连接该端的电学节点,被测金属线的第二端(例如图3a的右端)通过该端的金属引线连接该端的电学节点。被测金属线的两端的电学节点至少包括用于加载电压和/或电流的信号加载节点以及用于感测电压或电流的信号感测节点。在电迁移测试时,例如通过用于加载电压的信号加载节点对被测结构201施加电压,通过用于感测电压的信号感测节点测量被测结构201的电压,进而通过比较测量获得的电压值与施加的电压值,可以判断被测结构201的电路连接是否存在问题。
应当理解的是,该示例的电迁移测试结构中的空白区域可以设置在电迁移测试结构的图形边缘,以用于模拟被测结构201所对应的实际电路中互连结构的边缘。被测金属线A侧的空白区域的面积可以根据实际电路的图形边缘面积来合理设计,本实施例对此不做具体限定。
同时,该示例的电迁移测试结构中,被测结构201、陪衬结构202以及引线结构200的具体结构、形状和材质等等均可以根据实际电路的互连结构的设计要求来合理设计,例如被测金属线的宽度可以根据金属材质(铜,铝,金等)、具体工艺有不同的设计,本实施例对此也不做具体限定。
此外,陪衬金属线的间距和线宽可以根据被测金属线的线宽和实际电路的图形稠密度来合理设计,被测金属线与陪衬金属线之间的间距可以等于或不等于陪衬金属线之间的间距,具体可以根据实际电路要求来设计,本实施例对此也不做具体限定。例如陪衬结构202是稀疏不同的结构,其陪衬金属线并非是等线宽、等间距分布的,由此用于模拟实际电路中相应的不同稠密度的互连结构。
作为另一种示例,请参考图3b,本示例的电迁移测试结构包括被测结构201、引线结构200、陪衬结构202和第二导电孔203。其中,被测结构201具有相对设置的第一端和第二端,被测结构201的第一端和第二端分别通过一个第二导电孔203电性连接有一个引线结构200,陪衬结构202分布在该被测结构201的一侧区域(即图3a的B侧区域)中,被测结构201的另一侧(即图3a的A侧区域)为空白区域。其中,该空白区域用于模拟被测结构201所对应的实际电路中互连结构的边缘。陪衬结构202用于模拟实际电路中相应的互连结构。第二导电孔203可以是接触孔(contact),也可以是通孔(via)。
本示例中,陪衬结构202具有至少两条陪衬金属线,被测结构201具有一条被测金属线,每个引线结构200包括金属引线(未标记)和电学节点。被测结构201的被测金属线可以被设计为单孔(即电性连接单个第二导电孔203)的单孔结构,也可以被设计为多孔(即同时电性连接多个第二导电孔203)额多孔结构,第二导电孔203的数量、位置和间距等参数可以根据实际电路需要而有不同的设计。陪衬结构202可以是稀疏不同的结构,其陪衬金属线并非是等线宽、等间距分布的,由此用于模拟实际电路中相应的不同稠密度的互连结构。
本示例的电迁移测试结构与图3a所示的电迁移测试结构的区别在于,本示例的电迁移测试结构至少具有上下两层金属层,被测金属线和所有的陪衬金属线形成于同一层金属层中且形成于上层金属层Mn中,引线结构200的金属引线形成于下层金属层Mn-1中。上层金属层Mn和下层金属层Mn-1是上下相邻的金属层,也可以是通过相应的中间金属层上下间隔开的不相邻的金属层。被测金属线的第一端(例如图3b的左端)通过该端的一个第二导电孔203电性连接该端金属引线的一端,该第一端的金属引线还通过该端的另一个第二导电孔203电性连接该端的引线结构200(例如连接金属引线),同样地,被测金属线的第二端(例如图3b的右端)通过该端的一个第二导电孔203电性连接该端金属引线的一端,该第二端的金属引线还通过该端的另一个第二导电孔203电性连接该端的引线结构200(例如连接金属引线)。
相比于图3a所示的电迁移测试结构,本示例的电迁移测试结构侧重于考察被测结构201和第二导电孔203构成的互连结构的可靠性及其在图形边缘时因工艺能力不足而导致的损伤。
作为又一种示例,请参考图3c,本示例的电迁移测试结构包括被测结构201、引线结构200、陪衬结构202、第二导电孔203和其他导电结构204,该其他导电结构204包括有源区和/栅极,栅极可以是金属栅极,也可以是多晶硅栅极。其中,被测结构201具有相对设置的第一端和第二端,被测结构201的第一端和第二端电性连接有一个引线结构200。陪衬结构202分布在该被测结构201的一侧区域(即图3a的B侧区域)中,被测结构201的另一侧(即图3a的A侧区域)为空白区域。其中,该空白区域用于模拟被测结构201所对应的实际电路中互连结构的边缘;陪衬结构202用于模拟实际电路中相应的互连结构。第二导电孔203可以是接触孔(contact),也可以是通孔(via)。
本示例中,陪衬结构202具有至少两条陪衬金属线,被测结构201具有一条被测金属线,每个引线结构200包括金属引线(未标记)和电学节点。陪衬金属线、被测金属线和金属引线均形成于同一层金属层(例如金属层Mn)中。被测结构201的被测金属线可以被设计为单孔结构(即电性连接单个第二导电孔203的结构),也可以被设计为多孔结构(即同时电性连接多个第二导电孔203的结构),第二导电孔203的数量、位置和间距等参数可以根据实际电路需要而有不同的设计。陪衬结构202可以是稀疏不同的结构,其陪衬金属线并非是等线宽、等间距分布的,由此用于模拟实际电路中相应的不同稠密度的互连结构。
本示例的电迁移测试结构与图3a所示的电迁移测试结构的区别在于,本示例的电迁移测试结构中,被测金属线的第一端(例如图3c的左端)通过该端的一个第二导电孔203电性连接该端的其他导电结构204(即有源区和/或多晶硅)的一端,该端的其他导电结构204(即有源区和/或多晶硅)的另一端通过另一个第二导电孔203电性连接该端的金属引线,该金属引线还电性连接电学节点。同样地,被测金属线的第二端(例如图3c的右端)通过该端的一个第二导电孔203电性连接该端的其他导电结构204(即有源区和/或多晶硅)的一端,该端的其他导电结构204(即有源区和/或多晶硅)的另一端通过另一个第二导电孔203电性连接该端的金属引线。
相比于图3a所示的电迁移测试结构,本示例的电迁移测试结构侧重于考察被测结构201、第二导电孔203和其他导电结构(例如有源区和/或多晶硅)构成的互连结构的可靠性及其在图形边缘时因工艺能力不足而导致的损伤。
应当理解的是,上述图3a~3c所示的示例中,陪衬结构202的所有陪衬金属线均形成在同一层金属层中,且陪衬结构202是仅具有陪衬金属线的单纯金属线结构,各条陪衬金属线与被测金属线等线宽、等间距设置。但是本发明的技术方案并不仅仅限定于此。
在本发明的其他一些实施例(未图示)中,陪衬结构202中形成于同一层金属层中的多条陪衬金属线的线宽和/或间距可以不完全相同,这由实际电路的设计要求来确定,陪衬结构202的陪衬金属线的稀疏设计能够用于模拟实际电路中不同稠密度的互连线结构的情况即可。在一些示例中,陪衬结构202可以具有形成在上下不同金属层中的陪衬金属线,上层金属层中的陪衬金属线的线宽和/或间距可以与下层金属层中的陪衬金属线的线宽和/或间距相同,也可以不同,此时,允许至少一条被测金属线与至少两条陪衬金属线位于同一层金属层中,例如,陪衬结构200的至少两条上层陪衬金属线和被测金属线形成在上层金属层中。
在本发明的其他另一些实施例中,请结合图3b和3c,被测结构201为一种多层金属互连结构,其是下层金属线(未图示)-第二导电孔203-上层被测金属线的互连结构,相应地,陪衬结构200也被设计为下层陪衬金属线-第一导电孔(未图示)-上层陪衬金属线的复合结构,此时,陪衬结构200的下层陪衬金属线与被测结构201的下层金属线形成在同一下层金属层Mn-1中,陪衬结构200的上层陪衬金属线和被测结构201的上层被测金属线形成在同一上层金属层Mn中,陪衬结构200具有至少一个第一导电孔,每个第一导电孔电性连接相应的下层陪衬金属线和上层陪衬金属线。陪衬结构200的陪衬金属线可以被设计为单孔结构(即电性连接单个第一导电孔的结构),也可以被设计为多孔结构(即同时电性连接多个第一导电孔的结构),第一导电孔的数量、位置和间距等参数可以根据实际电路需要而有不同的设计。
在本发明的其他再一些实施例中,请结合图3b,被测结构201为第二导电孔203-被测金属线的互连结构时,陪衬结构200还可以被设计为第一导电孔(未图示)-陪衬金属线的复合结构,此时,陪衬结构200的陪衬金属线与被测结构201的被测金属线形成在同一层金属层Mn中,陪衬结构200具有至少一个第一导电孔,每个第一导电孔电性连接相应的陪衬金属线。陪衬结构200的陪衬金属线可以被设计为单孔结构(即电性连接单个第一导电孔的结构),也可以被设计为多孔结构(即同时电性连接多个第一导电孔的结构),第一导电孔的数量、位置和间距等参数可以根据实际电路需要而有不同的设计。
综上所述,本发明的电迁移测试结构涵盖了被测结构的金属线、金属线-通孔及金属线-接触孔等实际电路中常见的连接形式,且本发明的电迁移测试结构中的被测结构、被测结构两端的引线结构以及被测结构一侧的陪衬结构均可以采用现有的电迁移测试结构中的相应结构,可用于探测因工艺能力不足而导致的图形边缘的互连结构的损伤,再通过电迁移测试来评估互连结构的可靠性,为工艺改善提供量化的可靠性数据,相对现有的电迁移测试,更全面、更准确。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种电迁移测试结构,其特征在于,包括被测结构、引线结构和陪衬结构,所述被测结构具有相对设置的第一端和第二端,所述被测结构的第一端和第二端中的至少一者电性连接有所述引线结构,所述陪衬结构分布在所述被测结构的一侧区域中,所述被测结构的另一侧为空白区域且用于模拟实际电路中相应的互连结构的边缘。
2.如权利要求1所述的电迁移测试结构,其特征在于,所述陪衬结构包括至少两条陪衬金属线,至少两条所述陪衬金属线形成于同一层金属层中或者形成于至少上下两层金属层中。
3.如权利要求2所述的电迁移测试结构,其特征在于,形成于同一层金属层中的多条陪衬金属线依次等间距、等线宽地分布在所述被测结构的一侧,或者,形成于同一层金属层中的多条陪衬金属线的线宽和/或间距不完全相同。
4.如权利要求2所述的电迁移测试结构,其特征在于,所述陪衬结构仅具有所述陪衬金属线,或者,所述陪衬结构还包括至少一个第一导电孔,每个所述第一导电孔电性连接相应的所述陪衬金属线。
5.如权利要求2-4中任一项所述的电迁移测试结构,其特征在于,所述被测结构包括至少一条被测金属线,所述陪衬结构的至少两条陪衬金属线和所述被测结构中的至少一条被测金属线形成于同一层金属层中。
6.如权利要求5所述的电迁移测试结构,其特征在于,所述被测结构还包括第二导电孔,所述被测结构的第一端和第二端中的至少一者通过相应的所述第二导电孔电性连接相应的所述引线结构。
7.如权利要求6所述的电迁移测试结构,其特征在于,所述被测结构还包括有源区和/或栅极,所述有源区和/或栅极的一端通过相应的第二导电孔电性连接所述被测结构的第一端和第二端中的至少一者,所述有源区和/或栅极的另一端通过相应的第二导电孔电性连接相应的所述引线结构。
8.如权利要求5所述的电迁移测试结构,其特征在于,所述引线结构包括金属引线和电学节点,所述金属引线电性连接所述被测结构和所述电学节点,所述电学节点至少包括用于加载电压和/或电流的信号加载节点以及用于感测电压或电流的信号感测节点。
9.如权利要求8所述的电迁移测试结构,其特征在于,所述金属引线、至少一条所述被测金属线和至少一条所述陪衬金属线形成于同一层金属层中。
10.如权利要求8所述的电迁移测试结构,其特征在于,所述电迁移测试结构具有上下两层金属层,所有的所述被测金属线和所述陪衬金属线均位于上层金属层中,所有的所述金属引线均位于下层金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310166718.7A CN116184270A (zh) | 2023-02-13 | 2023-02-13 | 电迁移测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310166718.7A CN116184270A (zh) | 2023-02-13 | 2023-02-13 | 电迁移测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116184270A true CN116184270A (zh) | 2023-05-30 |
Family
ID=86445916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310166718.7A Pending CN116184270A (zh) | 2023-02-13 | 2023-02-13 | 电迁移测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116184270A (zh) |
-
2023
- 2023-02-13 CN CN202310166718.7A patent/CN116184270A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258806B2 (en) | Self-isolating mixed design-rule integrated yield monitor | |
US4835466A (en) | Apparatus and method for detecting spot defects in integrated circuits | |
US7851793B2 (en) | Test structure with TDDB test pattern | |
US7749778B2 (en) | Addressable hierarchical metal wire test methodology | |
CN100561731C (zh) | 多级互连的可靠性测试结构 | |
US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
WO2006123281A1 (en) | Test structure for combined electrical testing and voltage-contrast inspection | |
KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
US7436198B2 (en) | Test pattern of semiconductor device and test method using the same | |
US7365529B2 (en) | Test structure design for reliability test | |
US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
CN116184270A (zh) | 电迁移测试结构 | |
KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
US20060066314A1 (en) | Capacitive monitors for detecting metal extrusion during electromigration | |
CN113161322B (zh) | 电性测试结构 | |
US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
CN1404122A (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
JP2002043385A (ja) | テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法 | |
CN113471173B (zh) | 测试结构及测试方法 | |
JP3707450B2 (ja) | 半導体装置の製造工程管理方法 | |
US8981842B1 (en) | Integrated circuit comprising buffer chain | |
JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
Hess | Strategy to optimize the development, use, and dimension of test structures to control defect appearance in backend process steps | |
US20150262896A1 (en) | Evaluation element and wafer | |
JP2008311439A (ja) | 半導体装置およびその導体配線の接続検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |