CN116157723A - 光节点装置 - Google Patents

光节点装置 Download PDF

Info

Publication number
CN116157723A
CN116157723A CN202180060100.1A CN202180060100A CN116157723A CN 116157723 A CN116157723 A CN 116157723A CN 202180060100 A CN202180060100 A CN 202180060100A CN 116157723 A CN116157723 A CN 116157723A
Authority
CN
China
Prior art keywords
transistor
transistors
pixel
voltage
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180060100.1A
Other languages
English (en)
Inventor
岩佐隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020155780A external-priority patent/JP2022049537A/ja
Priority claimed from JP2020155873A external-priority patent/JP2022049593A/ja
Priority claimed from JP2020155779A external-priority patent/JP7468268B2/ja
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Publication of CN116157723A publication Critical patent/CN116157723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/31—Digital deflection, i.e. optical switching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29304—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by diffraction, e.g. grating
    • G02B6/29305—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by diffraction, e.g. grating as bulk element, i.e. free space arrangement external to a light guide
    • G02B6/2931—Diffractive element operating in reflection
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/354—Switching arrangements, i.e. number of input/output ports and interconnection types
    • G02B6/356—Switching arrangements, i.e. number of input/output ports and interconnection types in an optical cross-connect device, e.g. routing and switching aspects of interconnecting different paths propagating different wavelengths to (re)configure the various input and output links
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0026—Construction using free space propagation (e.g. lenses, mirrors)

Abstract

光节点装置具备液晶显示装置。各像素具备：第一晶体管，连接在正极性像素数据线与第一保持电容之间，栅极被供给行扫描信号；第二晶体管，连接在负极性像素数据线与第二保持电容之间，栅极被供给行扫描信号；第五晶体管，连接在输入第一保持电容的电压的第一源极跟随电路与像素电极之间，栅极被供给第一控制信号；以及第六晶体管，连接在输入第二保持电容的电压的第二源极跟随电路与像素电极之间，栅极被供给与第一控制信号交替地接通的第二控制信号。第五晶体管和第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同。

Description

光节点装置
技术领域
本发明涉及光节点装置。
背景技术
光网络用于支持关于高速大容量的电通信的现代需求。这些网络一般使用作为光波分复用方式(WDM)而已知的技术，尽可能地利用较多的光谱。
在许多光网络中，使用与光网络的分支点对应的光节点装置。通常，在光节点装置中，期望使用具有可重构分/插(add/drop)功能的可重构光分/插复用器(ROADM)设备。
为了实现ROADM系统，波长选择开关(WSS)可以用于任意波长信道的路由。在WSS中，也可以使用空间光调制器等光束偏转设备，为了向所希望输出端口的偏转而选择波长。目前使用了采用空间光调制器的WSS，其中，该空间光调制器使用反射型液晶显示装置。
现有技术文献
专利文献
专利文献1：日本专利第5549614号公报；
专利文献2：日本特开2009-223289号公报。
发明内容
在采用使用上述反射型液晶显示装置的空间光调制器的WSS中，通过扩大反射型液晶显示装置的动态范围，能够改善光信号的S/N比，另外，也能够增加信道数。
鉴于上述问题，本实施方式的目的在于，提供一种能够扩大动态范围的光节点装置。
作为光节点装置，本实施方式的一个方式所涉及的光节点装置具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，所述第三晶体管、所述第四晶体管是第二导电型的晶体管，将由所述透镜聚光的各波长的光按照每个波长向通过路由决定的方向反射。
作为光节点装置，本实施方式的一个方式所涉及的光节点装置具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，所述第三晶体管、所述第四晶体管是第二导电型的晶体管，所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，将由所述透镜聚光的各波长的光按照每个波长向通过路由决定的方向反射。
作为光节点装置，本实施方式的一个方式所涉及的光节点装置具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，所述第三晶体管、所述第四晶体管是第二导电型的晶体管，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，将由所述透镜聚光的各波长的光按照每个波长向通过路由决定的方向反射。
作为光节点装置，本实施方式的一个方式所涉及的光节点装置具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，所述第三晶体管和所述第四晶体管是第二导电型的晶体管，所述第三晶体管和所述第四晶体管的阈值电压与第二导电型的其它晶体管的阈值电压不同，所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，将由所述透镜聚光的各波长的光按照每个波长向通过路由决定的方向反射。
根据本实施方式，能够扩大动态范围。
附图说明
图1是示出第一实施方式所涉及的波长选择开关阵列的结构的图。
图2是示出第一实施方式所涉及的波长选择开关阵列的结构的图。
图3是示出第一实施方式所涉及的波长选择阵列的反射型液晶显示装置的图。
图4是示出比较例的反射型液晶显示装置的像素的结构的图。
图5是示出比较例的反射型液晶显示装置的交流驱动控制的概要的图。
图6是示出正极性的像素信号和负极性的像素信号的从黑电平到白电平的关系的图。
图7是示出比较例和第二实施方式的像素的输入电压与输出电压的关系的图。
图8是示出第二实施方式的反射型液晶显示装置的像素的结构的图。
图9是示出NMOS晶体管的VG-ID特性的图。
图10是示出第三实施方式的反射型液晶显示装置的像素的结构的图。
图11是示出比较例和第三实施方式的像素的输入电压与输出电压的关系的图。
图12是示出第四实施方式的反射型液晶显示装置的像素的结构的图。
图13是示出比较例和第四实施方式的像素的输入电压与输出电压的关系的图。
图14是示出第五实施方式的反射型液晶显示装置的像素的结构的图。
图15是示出比较例和第五实施方式的像素的输入电压与输出电压的关系的图。
图16是示出第六实施方式的反射型液晶显示装置的像素的结构的图。
图17是示出比较例和第六实施方式的像素的输入电压与输出电压的关系的图。
图18是第七实施方式的反射型液晶显示装置的像素的平面布局图。
图19是第七实施方式的反射型液晶显示装置的像素的截面图。
图20是第八实施方式的反射型液晶显示装置的像素的平面布局图。
图21是第九实施方式的反射型液晶显示装置的像素的平面布局图。
图22是第十实施方式的反射型液晶显示装置的像素的平面布局图。
具体实施方式
以下，基于附图，对本实施方式进行详细说明。此外，本实施方式并不限定于以下说明的实施方式。另外，下述实施方式中的构成要素包括本领域技术人员能够且容易替换的要素、或者实质上相同的要素。
＜第一实施方式＞
图1和图2是示出第一实施方式所涉及的波长选择开关(WSS)阵列的结构的图。图1是从与x轴方向相反的方向观察WSS阵列10的图。图2是从与y轴方向相反的方向观察WSS阵列10的图。
WSS阵列10对应于本公开的“光节点装置”的示例。
本公开的WSS阵列10在单一封装内使用至少2个WSS。本公开的WSS阵列10不需要专用的光学元件，能够在WSS阵列10内进行各个WSS的独立动作。相反，光学元件大部分能够在各个WSS设备之间共享，因此，能够实现成本降低以及小型化。这样的设备例如作为可重构的光分/插复用器(ROADM)而理想地适合于在现代通信网络中使用。进而，具有1个或者多个耦合的2个WSS的阵列能够理想地适于用作使用路径以及选择(RS)架构的分支节点内的构成要素。
参照图1，WSS阵列10包括能够作为各自独立的WSS设备而动作的2个独立的WSS设备WSS1和WSS2。在本公开中，“独立的”这一用语是指与WSS设备WSS2无关地独立地处理1个或多个WDM信号的WSS设备WSS1的功能，另外，相反也是同样的。在本公开中，“处理”这一术语被广义地使用，例如包括：对构成各个WDM信号的各个波长信道进行调制、衰减、阻挡、方向转换、和/或切换。
WSS阵列10包括输入输出部11和光学系统12。光学系统12构成为对各个WDM信号束进行波束成形。另外，光学系统12被构成为：使各自的WDM信号频谱分散(多路分离)到构成它们的波长信道(或波长信道的组)中。进而，光学系统12被构成为：将已分散波长信道(或波长信道的组)频谱结合(复用)为1个或多个WDM信号。并且，WSS阵列10包含反射型液晶显示装置13。反射型液晶显示装置13例如为了使各个波长信道沿着WSS阵列10内的规定路径进行方向转换，而被构成为对已分散波长信道进行光学处理。
反射型液晶显示装置13对应于本公开的“液晶显示装置”的示例。关于反射型液晶显示装置13，在第二实施方式以后进行详细说明。
WSS阵列10通过使用关于对称轴14对称的架构，单一的光学系统12和反射型液晶显示装置13能够在WSS阵列10的几个WSS设备、本例中为WSS设备WSS1和WSS2之间共享。然而，WSS设备WSS1和WSS2能够共享相同的光学部件的大部分，另一方面，第一实施方式的架构成为能够独立地控制WSS阵列10的WSS设备WSS1和WSS2的设备。因此，第一实施方式的WSS阵列10被小型化，光学复杂度减轻。除此之外，WSS阵列10提供了保留有在更大且成本更高的设备中特有的独立处理能力的多路WSS设备。
在本公开中，输入输出部11可以包括用于传递1个或者多个光WDM信号的几个输入端口和输出端口。例如，设备可以包括几个光纤、平面波导等，但其任意一个都可以作为输入端口或输出端口来分配。在以下所述的第一实施方式中，输入端口或输出端口被安装为光纤15。然而，在不脱离本发明的范围的情况下，能够使用任意其它种类的端口。
输入输出部11包含WSS设备WSS1用的输入输出部11-1。输入输出部11-1包含输入光纤1和几个输出光纤1a、1b、…、1n。在这里，n是自然数。输入输出部11还包含WSS设备WSS2用的输入输出部11-2。输入输出部11-2包含输入光纤2和几个输出光纤2a、2b、…、2n。在这里，n是自然数。因此，图1以包含WSS设备WSS1和WSS2的2个1×N WSS设备的阵列为例进行显示。换言之，WSS阵列10的输入输出部11包括形成沿y轴方向配置的光纤堆栈的输入光纤1、输出光纤1a、1b、…1n、输入光纤2、输出光纤2a、2b、…、2n的阵列。
输入输出部11还包括采用微透镜阵列形态的准直透镜16的阵列。准直透镜16的阵列配置在对应的光功率元件的阵列、例如分别为光纤的输出部和/或输入部的前方(z方向)。在本公开中，准直透镜16包含对光束的方向进行引导和/或变更、和/或具有使一组光线聚光的能力的任意的光学元件。包含输入光纤1、输出光纤1a、1b、…、1n的第一组与成对的准直透镜16的第一组组合，形成WSS设备WSS1的输入输出部11-1。包含输入光纤2、输出光纤2a、2b、…、2n的第二组与成对的准直透镜16的第二组组合，形成WSS设备WSS2的输入输出部11-2。在图1中，示出了作为微透镜阵列安装的WSS阵列10，但在不脱离本发明范围的情况下，也能够使用其它类型的WSS阵列。
在本公开中，例如，第一组光纤的光轴相对于第一组准直透镜16的光轴移位。由于输入端口和输出端口的阵列与准直透镜16阵列之间的该相对位置的偏移，第一组的输入波束和输出波束以相对于对称轴14呈角度θ1进入光学系统12(或从光学系统12出来)的方式被送出。由此，来自WSS设备WSS1的输入波束和输出波束的组沿着整体下降的方向(与y轴方向相反的方向)的角度θ1被送出。
同样地，第二组的光纤的光轴相对于第二组的准直透镜16的光轴移位。第二组的输入波束和输出波束以相对于对称轴14呈角度θ2进入光学系统12(或从光学系统12出来)的方式被送出。由此，来自WSS设备WSS2的输入波束和输出波束的组沿着作为整体上升的方向(y轴方向)的角度θ2被送出。
如上所述，图1所示的示例例子是使用2个1×N WSS、即WSS设备WSS1和WSS2的WSS阵列10。因此，在图1所示的例子中，WSS设备WSS1包含使WDM信号束31入射到设备的1个输入光纤1，另外，包含使WDM信号束32入射到设备的1个输入光纤2。此处所示的输入光纤/输出光纤结构只不过是以例示目的示出的结构，并不意图限定本发明的范围。反而，能够在不脱离本发明范围的情况下使用任意有用的输入端口/输出端口的组合。
WDM信号束31从输入光纤1向设备送出，通过准直透镜16后，在角度θ1下在y-z平面内通过光学系统12前进。之后，WDM信号束31入射到用于将WDM信号束31整形为x方向的透镜21。在一个示例中，透镜21也可以是圆柱轴沿着y方向延伸的柱面透镜。因此，当从如图1所示的视点来看时，透镜21不影响WDM信号束31。
WDM信号束31在通过透镜21之后，入射到透镜22。在图1所示的例子中，透镜22也可以是圆柱轴沿着x方向延伸的柱面透镜。透镜22的作用依赖于被定位在透镜22焦点面上的反射型液晶显示装置13。并且，透镜22的中心(圆柱轴)位于对称轴14上。由于反射型液晶显示装置13被定位在透镜22的焦点面上，因此进入透镜22的平行光线的任意组被聚光到反射型液晶显示装置13上的相同高度。相反，从反射型液晶显示装置13上的相同高度开始的光线的任意组作为一组平行光线从透镜22出来。
例如，如图1所示，沿着角度θ1前进的任意的入射波束(例如，WDM信号束31)通过透镜22被赋予朝向反射型液晶显示装置13上的y轴方向的位置LC1的方向。相反，从反射型液晶显示装置13上的位置LC1开始的光线41的组，如图1所示，作为呈相同角度θ1行进的平行光线而离开透镜22。同样地，沿着角度θ2前进的任意入射波束(例如，WDM信号束32)通过透镜22被赋予朝向反射型液晶显示装置13上的y轴方向的位置LC2的方向。相反，从反射型液晶显示装置13上的位置LC2开始的光线42的组，如图1所示，作为呈相同角度θ2行进的平行光线而离开透镜22。
如果说回在通过光学系统12的WDM信号束31的传播，则在通过透镜22之后，如图1和图2所示，WDM信号束31通过分散元件24，所述分散元件24使WDM信号束31的波长信道进行角度分散。在本公开中，分散元件24可以是衍射光栅、棱镜等透射型光学部件。
分散的波长信道在通过分散元件24之后，如图1和图2所示，通过透镜23，该透镜23将分散的波长信道按照每个波长信道来聚光到反射型液晶显示装置13表面上。在本公开中，透镜23也可以是柱面透镜。
反射型液晶显示装置13是2维像素化光学元件，例如像素化空间光调制器。如以下更详细地叙述的那样，2维像素化光学元件能够以分散的波长信道的1个或多个被路由到输出光纤的任一个的方式对分散的波长信道的1个或多个进行反射或方向转换。
关于WSS设备WSS1，根据本公开，由于具有透镜22，因此从反射型液晶显示装置13上的位置LC1开始的光线全部如图1所示沿着角度θ1从透镜22输出。然而，从反射型液晶显示装置13上的位置LC1开始的光线全部仅相对于彼此移位与来自反射型液晶显示装置13的偏转角度对应的量。因此，在适当地设定偏转角度的情况下，被反射的输出光线能够被路由到输出光纤1a、1b、…、1n中的任意输出光纤。在此，被反射的输出光线例如是与分别能够包含WDM信号束31波长信道的1个或多个的光线41的组对应的、被反射的输出光线。进一步地，在本公开中，由于准直透镜16中的每一个相对于其对应的输出光纤移位相同的量，因此各个输出波束能够以效率得到改善的状态再结合到各个输出光纤。
同样地，关于WSS设备WSS2，根据本公开，由于具有透镜22，因此从反射型液晶显示装置13上的位置LC2开始的光线全部如图1所示沿着角度θ2从透镜22输出。然而，从反射型液晶显示装置13上的位置LC2开始的光线全部仅相对于彼此移位与来自反射型液晶显示装置13的偏转角度对应的量。因此，在适当地设定偏转角度的情况下，被反射的输出光线能够被路由到输出光纤2a、2b、…、2n中的任意输出光纤。在此，被反射的输出光线例如是与分别能够包含WDM信号束32波长信道的1个或多个的光线42的组对应的、被反射的输出光线。进一步地，在本公开中，由于准直透镜16中的每一个相对于其对应的输出光纤移位相同的量，因此各个输出波束能够以效率得到改善的状态再结合到各个输出光纤。
因此，输入输出部11和透镜22的组合沿着给定的角度(例如，在WSS设备WSS1的情况下为角度θ1，在WSS设备WSS2的情况下为角度θ2)送出给定的组的波束。然后，输入输出部11和透镜22的组合带来如下的WSS阵列设备：将这些波束以朝向仅依赖于输入角度的反射型液晶显示装置13上的位置(位置LC和位置LC2)的方式进行定向。因此，WSS阵列10使得来自WSS设备WSS1和WSS2的WDM信号束31和32或朝向WSS设备WSS1和WSS2的光线41和42这2个组能够共用相同的光学系统12和反射型液晶显示装置13。另一方面，WSS阵列10同时保持分别对各个波长信道进行处理的WSS阵列的能力。
参照图2，构成输入输出部11的光纤和微透镜的堆栈从光纤堆栈上部观察，因此，只有输入光纤1与该对应的准直透镜16一起可见。以下说明针对WSS设备WSS1进行，但根据系统的对称性，完全相同的说明适用于WSS设备WSS2。
如上所述，在WSS设备WSS1的情况下，WDM信号束31经由输入光纤1入射到系统。在图2中，角度θ1是进入纸面里侧的方向，因此不可见。在本公开中，WDM信号束31包含几个波长信道，该信道具有从最长波长λ1到最短波长λn的波长范围。在几个例子中，波长信道的数量也可以较多，例如也可以是在固定栅格上具有50GHz或100GHz间隔的96的波长信道。在其它例子中，设备能够使用例如12.5GHz的频率间隔，能够在具有97以上的波长信道、例如130以上的波长信道的具有适应性的栅格系统中使用。
WDM信号束31首先入射到透镜21。透镜21以将波束扩展至适于在分散元件24上实现所期望波束尺寸的直径的方式发挥功能。例如，准直透镜16和透镜21也可以作为扩束望远镜来发挥功能。在本公开中，如图2所示，分散元件24发挥使WDM信号束31的波长信道在x轴方向上进行角度分散的功能。从波长信道51至5n中的每一个通过分散元件24在x轴方向上进行角度分散后，通过透镜23聚光到反射型液晶显示装置13的表面上。由此，从波长信道51到5n，根据波长，在反射型液晶显示装置13上在波长分散方向(x轴方向)上空间上被分散。
图3是示出第一实施方式的WSS阵列的反射型液晶显示装置的图。图3是从z轴方向观察反射型液晶显示装置13的图。
图3中更清楚地示出反射型液晶显示装置13的表面上的波长信道的分布的一例。更一般而言，波长信道可作为长条带状或椭圆形光斑而排列在反射型液晶显示装置13的2维表面上。简而言之，波长信道被处理为能够由反射型液晶显示装置13独立地作用的离散波长信号。然而，在本公开中，反射型液晶显示装置13并不需要限定于对各个波长信道进行作用，也可以对波长信道的组进行作用。进一步地，如图3所示，波长信道或波长信道的组不需要自身具有固定带宽。这是因为，反射型液晶显示装置13能够作为能够动态地完全重构的空间光调制器而安装。因此，本公开能够在眼下的固定栅格架构中和/或在眼下或将来开发的适应性高的栅格架构中实现。
再次参照图2，反射型液晶显示装置13使从波长信道51到5n中的1个或多个选择性地向某一方向转换方向。而且，反射型液晶显示装置13能够使所选择的1个或多个波长信道51至5n以最终朝向1个或多个输出端口(例如，位于图2的纸面里侧的1个或多个输出光纤(参照图1))的方式转换方向。在图2所示的情况下，由反射型液晶显示装置13实现的方向转换沿着位于与纸面正交的平面(y-z平面)内的角度进行。从波长信道51到5n如参照例如图1在之前更详细地示出并说明的那样进行方向转换。进行了方向转换的波长信道51到5n在被反射型液晶显示装置13反射后，再次入射到透镜23，以到达分散元件24的方式进一步转换方向，在分散元件24中再结合。例如，沿着相同的角度进行方向转换的这些波长信道51至5n被再结合成为单一波束，该单一波束之后沿能够在输出端口的1个中能够输出处理完毕信号的方向进行方向转换。
例如，对包含分别具有波长λ1、λ2和λ3以及信道带宽δλ1、δλ2和δλ3的3个WDM信道的WDM信号束31进行研究。在图1所示的例子中，WDM信号束31以角度θ1进入系统。进一步地，以角度θ1前进的WDM信号束31通过透镜22的中心，不从角度θ1偏离而偏转。WDM信号束31的3个波长信道在通过分散元件24之后，在正交的平面(x-z平面)内进行角度分散，另一方面，角度分散后的全部通道依然以角度θ1前进。之后，如图3所示，这3个已分散波长信道被透镜23聚光到反射型液晶显示装置13上的不同位置。
关于设备的路由功能，在此能够进行几个不同路由的组合。例如，研究期望3个波长信道被路由到图1所示的输出光纤1n的情况。反射型液晶显示装置13的对应部分使波长λ1、λ2和λ3的波长信道分别偏转，以使波长λ1、λ2和λ3的波长信道分别沿着图1所示的光线41内的一个返回。针对关于这些波长信道的返回路径的分散元件24的作用，是以成为当前传播的同一波束的方式对各个波长信道进行再结合(复用)。之后，该结合完毕波束由透镜22转换方向而具有角度θ1，沿着从WDM信号束31当前移位后的输出波束31c传播。准直透镜16的作用是将再结合完毕且方向转换完毕的输出波束31c与输出光纤1n结合。这样，在该动作模式下，WSS设备WSS1的作用是使WDM信号束31的3个波长信道全部从输入光纤1通过到输出光纤1n。
在另一例中，根据情况，期望将波长信道的几个分别路由到不同的输出光纤。例如，根据情况，反射型液晶显示装置13使波长λ1的波长信道沿着输出波束31a偏转，使波长λ2的波长信道沿着输出波束31b偏转，使波长λ3的波长信道沿着输出波束31c偏转。在此，分散元件24的作用也是使这些输出波束的每一个方向转换。然而，在该情况下，分散元件24不是以使输出波束成为单一波束的方式进行再结合，而是生成以扇状扩散前进的3个输出波束。进而，这些输出波束分别从反射型液晶显示装置13上的相同的y轴方向的位置LC1开始，因此，这些输出波束作为沿着与原来的WDM信号束31相同的角度θ1传播的一组平行光线而从透镜22射出。然而，由于各输出波束在不同的高度(y轴方向的不同位置)入射到透镜22，因此输出波束相互移位。由此，例如，波长λ1的波长信道沿着输出波束31a传播，波长λ2的波长信道沿着输出波束31b传播，波长λ3的波长信道沿着输出波束31c传播。因此，在该结构中，WSS设备WSS1的作用是将波长λ1的波长信道从输入光纤1路由到输出光纤1a。另外，WSS设备WSS1的作用是将波长λ2的波长信道从输入光纤1路由到输出光纤1b。另外，WSS设备WSS1的作用是将波长λ3的波长信道从输入光纤1路由到输出光纤1n。
考虑到上述情况，本公开的WSS阵列10显然可以根据需要将WDM信号束的任意的波长信道路由到输出光纤中的任意输出光纤。此外，根据图1所示的系统的对称性，上述说明也同样适用于使用WSS设备WSS2对WDM信号束32进行路由的情况。这是因为，如图3所示，WSS设备WSS1和WSS2的已分散波长信道最终会聚光到反射型液晶显示装置13的不同部分上。并且，在图1至图3所示的例子中，虽然使用了1个输入端口和n个输出端口，但应该理解，输出端口能够作为输入端口而被重构，另外，其相反也是同样的。并且，在不脱离本发明范围的情况下，能够使用任意数量的输入端口和输出端口。同样地，图1至图3明确示出的例子是使用2个WSS设备WSS1和WSS2的WSS阵列10，但在不脱离本发明范围的情况下，能够使用任意数量的WSS设备。例如，在以输入输出部11使用4个独立的送出角度的方式进行设计的情况下，WSS阵列10也可以提供4个独立的WSS设备。
<第二实施例和比较例>
以下，对第二实施方式进行说明，但为了容易理解第二实施方式，首先对比较例进行说明。
(比较例)
图4是示出比较例的反射型液晶显示装置的像素的结构的图。反射型液晶显示装置包括排列成矩阵状的多个像素Pix。图4是示出第j行第i列(i、j是自然数)像素Pix的结构的图。
如图4所示，像素Pix包括保持正极性的像素信号的保持电容(电容器)Cs1和用于将正极性的像素信号写入保持电容Cs1的开关用晶体管Tr1。晶体管Tr1是N沟道型MOS(Metal Oxide Semiconductor，金属氧化物半导体)(以下，称为NMOS)晶体管，但本发明不限于此。并且，像素Pix包括保持负极性的像素信号的保持电容Cs2和用于将负极性的像素信号写入保持电容Cs2的开关用晶体管Tr2。晶体管Tr2是NMOS晶体管，但本发明不限于此。
晶体管Tr1对应于本公开的“第一晶体管”的示例。晶体管Tr2对应于本公开的“第二晶体管”的示例。
并且，像素Pix包括与保持电容Cs1的信号蓄积节点(本例中为高电位侧的端子)连接的、作为阻抗变换用缓冲器的源极跟随器电路61。源极跟随器电路61包括晶体管Tr3和Tr7。晶体管Tr3和Tr7中的每一个是P沟道型MOS(以下，称为PMOS)晶体管，但本发明不限于此。并且，像素Pix包括与保持电容Cs2的信号蓄积节点(本例中为高电位侧的端子)连接的、作为阻抗变换用缓冲器的源极跟随器电路62。源极跟随器电路62包括晶体管Tr4和Tr8。晶体管Tr4和Tr8中的每一个都是PMOS晶体管，但是本公开不限于此。
源极跟随器电路61对应于本公开的“第一源极跟随器电路”的示例。源极跟随器电路62对应于本公开的“第二源极跟随器电路”的示例。晶体管Tr3对应于本公开的“第三晶体管”的示例。晶体管Tr4对应于本公开的“第四晶体管”的示例。
并且，像素Pix包括连接在源极跟随器电路61的输出端子a与像素电极PE之间的晶体管Tr5。晶体管Tr5是能够对像素电极PE控制源极跟随器电路61输出电压的导通或非导通的开关用晶体管。晶体管Tr5为NMOS晶体管，但本公开并不限定于此。并且，像素Pix连接在源极跟随器电路62的输出端子b与像素电极PE之间，包含对像素电极PE能够控制源极跟随器电路62输出电压的导通或非导通的开关用晶体管Tr6。晶体管Tr6为NMOS晶体管，但本公开并不限定于此。
晶体管Tr5对应于本公开的“第五晶体管”的示例。晶体管Tr6对应于本公开的“第六晶体管”的一例。
并且，像素Pix包括液晶显示元件LC。液晶显示元件LC在相互对置配置的像素电极PE与共用电极CE之间夹持有液晶显示体(液晶层)LCM。虽然例示了共用电极CE形成于反射型液晶显示装置的对置基板，但本公开并不限定于此。
像素数据线针对多个像素Pix的各列，由正极性用像素数据线Di+和负极性用像素数据线Di-这2个1组构成，分别被供给由未图示的像素数据线驱动电路采样的相互极性不同的像素信号。晶体管Tr1的漏极端子与像素数据线Di+连接。晶体管Tr2的漏极端子与像素数据线Di-连接。晶体管Tr1和Tr2的栅极端子在同一行中被连接到相同的行扫描线(栅极线)。晶体管Tr1和Tr2在扫描脉冲(行扫描信号)从未图示的垂直扫描电路经由行扫描线Gj供给至栅极端子时，同时变为导通状态，正极性的像素信号和负极性的像素信号分别蓄积于保持电容Cs1和Cs2。
像素数据线Di+对应于本公开的“正极性像素数据线”的示例。像素数据线Di-对应于本公开的“负极性像素数据线”的示例。
源极跟随器电路61的晶体管Tr3作为信号输入晶体管发挥功能，晶体管Tr7作为恒流负载晶体管发挥功能。源极跟随器电路62的晶体管Tr4作为信号输入晶体管发挥功能，晶体管Tr8作为恒流负载晶体管发挥功能。作为恒流负载晶体管的晶体管Tr7和Tr8的栅极端子对于同一行像素共同连接有相同的布线B，成为能够进行恒流负载晶体管的偏置控制的结构。由MOS晶体管构成的源极跟随器电路61和62的输入电阻非常大(几乎无限大)。因此，保持电容Cs1和Cs2的存储电荷与以往的有源矩阵型液晶显示装置同样地，在1个垂直扫描期间后保持至新写入信号为止，而不会泄漏。
晶体管Tr5和Tr6切换源极跟随器电路61和62的输出电压分别送出至液晶显示元件LC。
进行正极性的像素信号的开关的晶体管Tr5的栅极端子和进行负极性的像素信号的开关的晶体管Tr6的栅极端子是独立的。晶体管Tr5的栅极端子与被供给正极性侧栅极控制信号的布线S+连接，晶体管Tr6的栅极端子与被供给负极性侧栅极控制信号的布线S-连接。通过正极性侧栅极控制信号与负极性侧栅极控制信号交替导通，从而晶体管Tr5和Tr6交替地成为导通状态，能够对液晶显示元件LC提供反转为正极性和负极性的像素信号。即，像素Pix本身具备极性反转功能。像素Pix通过高速地控制晶体管Tr5和Tr6，能够以不受垂直扫描频率限制的高频率进行交流驱动。
正极性侧栅极控制信号对应于本公开的“第一控制信号”的示例。与正极性侧栅极控制信号交替导通的负极性侧的栅极控制信号对应于本公开的“第二控制信号”的示例。
图5是示出比较例的反射型液晶显示装置的交流驱动控制的概要的图。
在施加到布线S+的正极性侧的栅极控制信号为高电平的期间，正极性侧的开关用晶体管Tr5成为导通状态。当在该期间施加于布线B的缓冲器负载控制信号成为低电平时，源极跟随器电路61变为激活，像素电极PE被充电为正极性的像素信号电平。在像素电极PE变为完全充电状态的时刻，布线B的缓冲负载控制信号成为高电平，若正极性侧的栅极控制信号成为低电平，则像素电极PE成为浮置状态，在液晶显示元件LC保持正极性的像素电压。
另一方面，在对布线S-施加的负极性侧的栅极控制信号为高电平的期间，负极性侧的开关用晶体管Tr6变为导通状态。当在该期间施加于布线B的缓冲器负载控制信号变为低电平时，源极跟随器电路62变为激活，像素电极PE被充电为负极性的像素信号电平。在像素电极PE变为完全充电状态的时刻，布线B的缓冲负载控制信号成为高电平，若负极性侧的栅极控制信号变为低电平，则像素电极PE成为浮置状态，在液晶显示元件LC保持负极性的像素电压。
此外，通过交替地重复该动作，对像素电极PE施加正极性和负极性的像素信号被交流化后的像素电极电压VPE。像素Pix不是将保持电容Cs1和Cs2中保持的电荷直接传输到液晶显示元件LC而是经由源极跟随器电路61和62提供电压的构成。因此，像素Pix即使以正极性和负极性反复充放电像素电极PE，也没有电荷中和的问题，能够实现没有电压电平衰减的驱动。
另外，如图5所示，对共用电极CE施加的公共电压Vcom与像素电极PE的极性切换同步地相对于与像素电极PE电位的反转基准电位Vc大致相等的基准电位电平反转。由于液晶显示体LCM的实质交流驱动电压是像素电极PE与共用电极CE之间的差电压，因此对液晶显示体LCM施加没有直流成分的交流电压VLC。这样，像素Pix通过以与像素电极PE反相的方式切换共用电极CE的施加电压，从而能够减小向像素电极PE侧供给的电压的振幅。因此，像素Pix能够降低驱动像素电极PE的电路的晶体管耐压、消耗电力。
此外，考虑到反射型液晶显示装置中的消耗电流，晶体管Tr7和晶体管Tr8被控制为：不始终激活，仅在晶体管Tr5和Tr6的导通期间内的有限期间内变为激活。例如，假设每1个像素Pix的稳定的源极跟随器电路61和62的电流是1μA(微安)的微小电流。然而，在所有像素的源极跟随器电路61和62稳定地消耗电流的条件下，存在反射型液晶显示装置的消耗电流极大的问题。例如，在全高清200万像素的反射型液晶显示装置中，预计消耗电流甚至达到2A。因此，如专利文献2所记载的那样，提出了减少消耗电流的方法。
如图5所示，将作为恒流负载晶体管的晶体管Tr7和Tr8的栅极偏置电压(布线B)为低电平期间仅限制在像素电极PE的极性切换的迁移期间。并且，晶体管Tr7和Tr8的栅极偏压(布线B)在像素电极电压VPE刚充放电至目标电平之后立即成为高电平，源极跟随器电路61和62的电流停止。因此，像素Pix是在所有像素中包含源极跟随器电路61和62的结构，并且能够将实质上的消耗电流抑制得较小。
液晶显示体LCM的交流驱动频率不依赖于垂直扫描频率，能够以像素Pix中的反转控制周期自由地设定。例如，假设垂直扫描频率是在一般的电视影像信号中使用的60Hz(赫兹)，全高清的扫描线数n＝1125行。并且，假设以15行期间左右的周期进行像素Pix的极性切换，则液晶显示体LCM的交流驱动频率为60(Hz)×1125(线)÷(15×2)＝2.25(kHz)。这样，与现有的反射型液晶显示装置相比，像素Pix能够飞跃性地提高液晶驱动频率。由此，与液晶显示体LCM的交流驱动为低频的情况相比，像素Pix能够抑制烧焦，并且能够大幅改善可靠性、稳定性和光斑等的显示品质下降等。
图6是示出正极性的像素信号和负极性的像素信号的从黑电平到白电平的关系的图。
正极性的像素信号91在电平最小时表示最小灰度的黑电平，隔着反转中心c，在电平最大时表示最大灰度的白电平。另一方面，负极性的像素信号92在电平最小时表示最大灰度的白电平，隔着反转中心c，在电平最大时表示最小灰度的黑电平。这样，正极性的像素信号91和负极性的像素信号92为相反极性。
再次参照图4，在像素Pix中，晶体管Tr1、Tr2、Tr5和Tr6由NMOS晶体管构成，晶体管Tr3、Tr4、Tr7和Tr8由PMOS晶体管构成。即，作为源极跟随晶体管的晶体管Tr3和Tr4为PMOS晶体管。此外，作为极性切换开关的晶体管Tr5和Tr6为NMOS晶体管。
使用PMOS晶体管的源极跟随器电路61和62是具有约0.87倍增益的放大器。另外，施加于液晶显示元件LC的电压的动态范围必须为线性区域，因此源极跟随器电路61和62无法使用输入电压与输出电压(输入电压vs输出电压)特性为非线性的高输入电压区域。
图7是示出比较例和第二实施方式的像素的输入电压与输出电压的关系的图。输入电压是施加到像素数据线D+和D-的电压。输出电压是施加于像素电极PE的电压。
在本公开中，将电源电压VDD以及各控制信号的高电平的电压设为5.5V。
波形71是表示比较例的反射型液晶显示装置的像素Pix的输入电压与输出电压的关系的波形。
首先，对像素Pix的输出电压的最低电压进行说明。在源极跟随器电路61和62中，相对于输入电压，对输出电压施加1.9V左右的偏置电压。因此，即使保持电容Cs1和Cs2的电压为0V，输出端子a和b的电压也不会变为0V，而是成为1.9V。
接着，对像素Pix的输出电压的最高电压进行说明。通常的NMOS晶体管能够在源极端子-漏极端子间导通的最高电压是从5.5V(电源电压VDD)减去阈值电压Vth而得到的电压。在通常的NMOS中，在源极端子和漏极端子为0V的情况下，阈值电压Vth为0.8V左右。
然而，如上所述，在像素Pix中，源极跟随器电路61和62的输出电压的最低电压是1.9V。即，晶体管Tr5和Tr6的源极端子和漏极端子的最低电压为1.9V。因此，在晶体管Tr5和Tr6中产生衬底效应(衬底偏压效应)。晶体管Tr5和Tr6的阈值电压Vth因衬底效应而上升0.7V左右，变为1.5V左右。因此，晶体管Tr5和Tr6在源极端子-漏极端子间能够导通的最高电压为从5.5V减去阈值电压1.5V而得到的电压、即4.0V(＝5.5V-1.5V)。
如波形71所示，像素Pix是在输入电压0V至3V的范围内、向像素电极PE的输出电压在1.9V至4V的范围内变化的线性区域。然而，由于晶体管Tr5和Tr6的衬底效应，像素Pix的输出电压从4V开始饱和。施加到液晶显示元件LC的电压的动态范围必须是线性区域。因此，对于输入电压为0V至3V的范围，像素Pix的输出电压的动态范围变为1.9V至4V的范围的2.1V。若施加于液晶显示元件LC的电压范围(动态范围)变窄，则会导致对比度降低、亮度降低。因此，期望在像素Pix中扩大输出电压的动态范围。
(第二实施方式)
图8是示出第二实施方式的反射型液晶显示装置的像素的结构的图。
对于第二实施方式的反射型液晶显示装置的像素Pix1的构成要素中与比较例的像素Pix相同的构成要素，标注相同的参照符号，且省略说明。
与像素Pix相比，像素Pix1包括晶体管Tr15和Tr16来代替晶体管Tr5和Tr6。
晶体管Tr15对应于本公开的“第五晶体管”的示例。晶体管Tr16对应于本公开的“第六晶体管”的示例。
晶体管Tr15和Tr16是阈值电压Vth比作为通常的NMOS晶体管的晶体管Tr5和Tr6低的LowVth(低阈值)的NMOS晶体管。如上所述，作为通常的NMOS晶体管的晶体管Tr5和Tr6的阈值电压Vth为0.8V左右。另一方面，作为LowVth的NMOS晶体管的晶体管Tr15和Tr16的阈值电压Vth在大于0V且小于0.8V的范围内、例如可以例示为0.4V左右，但本发明并不限定于此。
晶体管Tr15和Tr16是实现开关功能的晶体管。晶体管的阈值电压Vth低时，漏电流变多，因此，通常不适合作为开关。
图9是示出NMOS晶体管的VG(栅极电压)-ID(漏极电流)特性的图。波形81是示出作为通常的NMOS晶体管的晶体管Tr5和Tr6的VG-ID特性的波形。波形82是示出作为LowVth的NMOS晶体管的晶体管Tr15和Tr16的VG-ID特性的波形。
阈值电压Vth是漏极电流ID流出(导通)的栅极电压。作为通常的NMOS晶体管的晶体管Tr5和Tr6的阈值电压Vth为0.8V，与此相对，作为LowVth的NMOS晶体管的晶体管Tr15和Tr16的阈值电压Vth为0.4V。
再次参照图7，在比较例的像素Pix中，对于输入电压为0V至3V的范围，输出电压为1.9V至4.0V的范围。该输出电压在图4所示的像素Pix的结构中，是像素电极PE的电压，但同时也是源极跟随器电路61的输出端子a或源极跟随器电路62的输出端子b的电压。即，像素Pix的输出电压只不过是将输出端子a或输出端子b的电压在晶体管Tr5或Tr6的源极端子-漏极端子间导通，并施加到像素电极PE。因此，像素Pix的输出电压变为1.9V至4.0V的范围，动态范围变为2.1V。
如上所述，LowVth的NMOS晶体管的漏电流较多。漏电流在栅极电压为截止(0V)的情况下，在源极电压为0V、漏极电压为0V以上的情况下增多。
在像素Pix1的使用方式中，晶体管Tr15和Tr16的源极电压(输出端子a和b的电压)为1.9V至4.0V的范围，漏极电压(像素电极PE的电压)也为1.9V至4.0V的范围。即，晶体管Tr15和Tr16的源极电压和漏极电压均为高于0V的电压。因此，即使有少许漏电流，晶体管Tr15和Tr16也能够正常地发挥作为开关的功能。
如果晶体管Tr15和Tr16的阈值电压Vth低，则在栅极电压为接通(5.5V)的情况下，能够将施加到源极端子的高电压导通到漏极端子。其理由如下。
在比较例的像素Pix中，晶体管Tr5和Tr6是通常的NMOS晶体管。因此，晶体管Tr5和Tr6即使提高源极跟随器电路61和62的输出端子a和b的电压，也只能将从5.5V减去阈值电压Vth所得的电压、即(5.5V-Vth)以下的电压导通至像素电极PE。另外，由于在晶体管Tr5和Tr6中产生衬底效应，因此阈值电压Vth从0.8V上升0.7V左右，成为1.5V。因此，如上所述，晶体管Tr5和Tr6只能将4.0V(＝5.5V-1.5V)以下的电压导通至像素电极PE。因此，如上所述，在像素Pix中，输出电压的动态范围变为2.1V。
另一方面，晶体管Tr15和Tr16的阈值电压Vth为0.4V。另外，晶体管Tr15和Tr16为NMOS，在源极电压和漏极电压比阱电压(0V)高的情况下，产生衬底效应。因此，晶体管Tr15和Tr16的阈值电压Vth从0.4V上升0.7V左右，成为1.1V。因此，晶体管Tr15和Tr16能够将4.4V(＝5.5V-1.1V)以下的电压导通至像素电极PE。
图7的波形72是示出第二实施方式的像素Pix1的输入电压与输出电压之间的关系的波形。晶体管Tr15和Tr16相对于输入电压0V至4V的范围能够将从1.9V至4.4V的范围的电压导通至像素电极PE。因此，与比较例的像素Pix相比，像素Pix1能够将动态范围扩展为从1.9V至4.4V的2.5V。由此，像素Pix1能够抑制对比度的降低，能够抑制亮度的降低。另外，像素Pix1能够增大反射光的反射角度。
若将能够抑制对比度的降低、能够抑制亮度降低的第二实施方式的反射型液晶显示装置应用于第一实施方式的WSS阵列10，则能够抑制从输出波束31a至31c(参照图1)的对比度降低，能够抑制亮度降低。由此，WSS阵列10能够提高波长信道的S/N(signal/noise)比。
另外，若将能够增大反射光的反射角度的第二实施方式的反射型液晶显示装置应用于第一实施方式的WSS阵列10，则能够扩大从输出波束31a至31c(参照图1)的空间上的间隔。由此，WSS阵列10能够提高波长信道的S/N比。或者，WSS阵列10能够在维持从输出波束31a至31c的空间上的间隔状态下输出新的输出波束。由此，WSS阵列10能够使波长信道增加。
＜第三实施方式＞
图10是示出第三实施方式的反射型液晶显示装置的像素的结构的图。
对于第三实施方式的反射型液晶显示装置的像素Pix2的构成要素中与比较例的像素Pix或第二实施方式的像素Pix1相同的构成要素，标注相同的参照符号，且省略说明。
与像素Pix相比，像素Pix2包括晶体管Tr25和Tr26来代替晶体管Tr5和Tr6。
晶体管Tr25对应于本公开的“第五晶体管”的示例。晶体管Tr26相当于本公开的“第六晶体管”的示例。
晶体管Tr25和Tr26是耗尽型NMOS晶体管。晶体管Tr25和Tr26的阈值电压Vth在0V以下的范围内、例如可以例示为-0.9V左右，但本发明并不限定于此。
晶体管Tr25和Tr26的源极电压(输出端子a和b的电压)和漏极电压(像素电极PE的电压)的最低电压为1.9V。因此，晶体管Tr25和Tr26在栅极电压为截止(0V)的情况下，只要在源极-漏极间不泄漏1.9V即可。
再次参照图9，波形83是示出作为耗尽型NMOS晶体管的晶体管Tr25和Tr26的VG-ID特性的波形。
作为通常的NMOS晶体管的晶体管Tr5和Tr6的阈值电压Vth为0.8V，与此相对，作为耗尽型NMOS晶体管的晶体管Tr25和Tr26的阈值电压Vth为-0.9V。
另外，箭头85示出晶体管Tr25和Tr26能够导通的VG(栅极电压)的范围。通常的NMOS晶体管在源极电压和漏极电压为0V的情况下，如果栅极电压低于0.8V，则成为截止状态。另一方面，作为耗尽型NMOS晶体管的晶体管Tr25和Tr26的源极电压和漏极电压的最低电压为1.9V。因此，晶体管Tr25和Tr26在换算为源极电压和漏极电压为0V的情况下，若栅极电压低于-1.1V(＝-1.9V+0.8V)，则成为截止状态。
实际上，需要考虑在晶体管Tr25和Tr26中产生的衬底效应。因此，考虑衬底效应，设定晶体管Tr25和Tr26的阈值电压Vth。在第三实施方式中，将晶体管Tr25和Tr26的阈值电压Vth设定为-0.9V。
图11是示出比较例和第三实施方式的像素的输入电压与输出电压的关系的图。
波形71是示出比较例的反射型液晶显示装置的像素Pix的输入电压与输出电压的关系的波形。波形73是示出第三实施方式的反射型液晶显示装置的像素Pix2的输入电压与输出电压的关系的波形。
在比较例的像素Pix中，对于输入电压为0V至3V的范围，输出电压为1.9V至4.0V的范围。在图4所示的像素Pix的结构中，该输出电压为像素电极PE的电压，但同时也是源极跟随器电路61的输出端子a或源极跟随器电路62的输出端子b的电压。即，像素Pix的输出电压只不过是将输出端子a或输出端子b的电压在晶体管Tr5或Tr6的源极端子-漏极端子间导通，并施加到像素电极PE。因此，像素Pix的输出电压为1.9V至4.0V，动态范围为2.1V。
另一方面，在阈值电压Vth为-0.9V的晶体管Tr25和Tr26中，在源极跟随器电路61和62的输出端子a和b的电压或像素电极PE的电压较高的情况下，阈值电压Vth包含衬底效应而成为0.2V。因此，晶体管Tr25和Tr26能够将5.3V(＝5.5V-0.2V)以下的电压导通至像素电极PE。
如波形73所示，晶体管Tr25和Tr26对于输入电压为0V至4.5V的范围，能够将从1.9V至5.3V的范围的电压导通至像素电极PE。因此，对于输入电压为0V至4.5V的范围，像素Pix2可以将动态范围扩展为从1.9V至5.3V的3.4V。
像素Pix2能够对1.9V至5.3V的范围内的输出电压不进行泄漏而正常地进行切换，并且与比较例的像素Pix相比，能够扩大动态范围。由此，像素Pix2能够抑制对比度降低，能够抑制亮度降低。另外，像素Pix2能够增大反射光的反射角度。
<第四实施方式>
图12是示出第四实施方式的反射型液晶显示装置的像素的结构的图。
对于第四实施方式的反射型液晶显示装置的像素Pix3的构成要素中与比较例的像素Pix、第二实施方式的像素Pix1或第三实施方式的像素Pix2相同的构成要素，标注相同的参照符号，且省略说明。
与像素Pix相比，像素Pix3包括晶体管Tr35和Tr36来代替晶体管Tr5和Tr6。
晶体管Tr35对应于本公开的“第五晶体管”的示例。晶体管Tr36对应于本公开的“第六晶体管”的示例。
晶体管Tr35和Tr36是耗尽型NMOS晶体管。晶体管Tr35和Tr36的阈值电压Vth在0V以下的范围内、例如可以例示为0V左右，但本发明并不限定于此。
此外，与像素Pix相比，像素Pix3包括源极跟随器电路63和64来代替源极跟随器电路61和62。源极跟随器电路63与源极跟随器电路61相比，代替晶体管Tr3而包含晶体管Tr33。源极跟随器电路64与源极跟随器电路62相比，代替晶体管Tr4而包含晶体管Tr34。
晶体管Tr33对应于本公开的“第三晶体管”的示例。晶体管Tr34对应于本公开的“第四晶体管”的示例。
晶体管Tr33和Tr34是耗尽型PMOS晶体管。晶体管Tr33和Tr34的阈值电压Vth在0V以上的范围内、例如可以例示为+0.4V左右，但本发明并不限定于此。
在第四实施方式中，晶体管Tr33和Tr34为耗尽型PMOS晶体管，但本公开并不限定于此。晶体管Tr33和Tr34也可以是LowVth的PMOS晶体管。与通常的PMOS晶体管相比，LowVth的PMOS晶体管是阈值电压Vth向正方向变更的晶体管。
晶体管Tr33和Tr34通过向沟道部的离子注入，使阈值电压Vth成为+0.4V。晶体管Tr33和Tr34的阈值电压Vth为+0.4V，因此即使将栅极电压设为截止(0V)，也是源极-漏极间导通的常通状态。
晶体管Tr33和Tr34的栅极端子分别连接有保持电容Cs1和Cs2，栅极端子被固定为像素信号电压。因此，作为信号输入晶体管而发挥功能的晶体管Tr33和Tr34不会用栅极电压对源极-漏极间电流进行通断控制。对晶体管Tr33和Tr34的源极-漏极间电流进行通断控制的是提供给与作为恒流负载晶体管发挥功能的晶体管Tr7和Tr8的栅极端子连接的布线B的栅极偏压控制信号。因此，晶体管Tr33和Tr34只要能够通过栅极电压来控制源极-漏极间的电阻值即可，因此即使栅极电压为5.5V，也不需要断开源极-漏极间电流。由此，晶体管Tr33和Tr34能够避免栅极电压高的电压区域中的非线性。
另外，源极跟随器电路63和64的晶体管Tr33和Tr34是耗尽型晶体管，因此偏置电压变为1.0V。由此，晶体管Tr35和Tr36的源极电压(输出端子a和b的电压)和漏极电压(像素电极PE的电压)的最低电压变为1.0V。因此，晶体管Tr35和Tr36在栅极电压为截止(0V)的情况下，只要在源极-漏极间不泄漏1.0V即可。
再次参照图9，波形84是示出作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的VG-ID特性的波形。
作为通常的NMOS晶体管的晶体管Tr5和Tr6的阈值电压Vth为0.8V，与此相对，作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的阈值电压Vth为0V。
另外，箭头86示出晶体管Tr35和Tr36能够导通的VG(栅极电压)的范围。通常的NMOS晶体管在源极电压和漏极电压为0V的情况下，如果栅极电压低于0.8V，则为截止状态。另一方面，作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的源极电压和漏极电压的最低电压为1.0V。因此，晶体管Tr35和Tr36在换算为源极电压和漏极电压为0V的情况下，若栅极电压低于-0.2V(＝-1.0V+0.8V)，则为截止状态。
实际上，需要考虑在晶体管Tr35和Tr36中产生的衬底效应。因此，考虑衬底效应，设定晶体管Tr35和Tr36的阈值电压Vth。在本公开中，将晶体管Tr35和Tr36的阈值电压Vth设定为0V。
图13是示出比较例和第四实施方式的像素的输入电压与输出电压的关系的图。
波形71是示出比较例的像素Pix的输入电压与输出电压的关系的波形。波形74是示出第四实施方式的像素Pix3的输入电压与输出电压的关系的波形。
在比较例的像素Pix中，相对于输入电压0V至3V的范围，输出电压为1.9V至4.0V的范围。在图4所示的像素Pix的结构中，该输出电压是像素电极PE的电压，但同时也是源极跟随器电路61的输出端子a或源极跟随器电路62的输出端子b的电压。即，像素Pix的输出电压只不过是将输出端子a或输出端子b的电压在晶体管Tr5或Tr6的源极端子-漏极端子间导通，并施加到像素电极PE。因此，像素Pix的输出电压为1.9V至4.0V，动态范围为2.1V。
另一方面，在阈值电压Vth为0V的晶体管Tr35和Tr36中，在源极跟随器电路63和64的输出端子a和b的电压或像素电极PE的电压较高的情况下，阈值电压Vth包含衬底效应而成为1.2V。因此，晶体管Tr35和Tr36能够将4.3V(＝5.5V-1.2V)以下的电压导通至像素电极PE。
如波形74所示，晶体管Tr35和Tr36相对于输入电压0V至4.5V的范围，能够将1.0V至4.3V的范围的电压导通至像素电极PE。因此，相对于输入电压0V至4.5V的范围，像素Pix3可以将动态范围扩展到从1.0V至4.3V的3.3V。
像素Pix3能够在对1.0V至4.3V的范围内的输出电压不进行泄漏的情况下正常地进行开关，并且与比较例的像素Pix相比，能够扩大动态范围。由此，像素Pix3能够抑制对比度降低，能够抑制亮度降低。另外，像素Pix3能够增大反射光的反射角度。
＜第五实施方式＞
图14是示出第五实施方式的反射型液晶显示装置的像素的结构的图。
对于第五实施方式的反射型液晶显示装置的像素Pix4的构成要素中与比较例的像素Pix或第二实施方式至第四实施方式的像素Pix1至Pix3相同的构成要素，标注相同的参照符号，且省略说明。
与像素Pix相比，像素Pix4包括晶体管Tr41和Tr42来代替晶体管Tr1和Tr2。
晶体管Tr41对应于本公开的“第一晶体管”的示例。晶体管Tr42对应于本公开的“第二晶体管”的示例。
晶体管Tr41和Tr42是LowVth或耗尽型NMOS晶体管。晶体管Tr41和Tr42的阈值电压Vth在LowVth的情况下例示为+0.4V左右，但本公开并不限定于此。
进一步地，与像素Pix相比，像素Pix4包括晶体管Tr45和Tr46来代替晶体管Tr5和Tr6。
晶体管Tr45对应于本公开的“第五晶体管”的示例。晶体管Tr46对应于本公开的“第六晶体管”的示例。
晶体管Tr45和Tr46是LowVth或耗尽型NMOS晶体管。晶体管Tr45和Tr46的阈值电压Vth在LowVth的情况下，例示为+0.4V左右，但本发明并不限定于此。
晶体管Tr45和Tr46的源极电压(输出端子a和b的电压)和漏极电压(像素电极PE的电压)的最低电压为1.9V。因此，晶体管Tr45和Tr46在栅极电压为截止(0V)的情况下，只要在源极-漏极间不泄漏1.9V即可。
晶体管Tr41和Tr42是LowVth或耗尽型NMOS晶体管。即，晶体管Tr41和Tr42的阈值电压Vth比晶体管Tr1和Tr2低。因此，与晶体管Tr1和Tr2相比，晶体管Tr41和Tr42能够使供给给正极性用的像素数据线Di+和负极性用的像素数据线Di-的高电压导通。即，晶体管Tr41和Tr42在向行扫描线Gj供给的扫描脉冲为接通(5.5V)的情况下，能够使施加到源极端子的高电压导通至漏极端子。
另一方面，在比较例的像素Pix中，晶体管Tr1和Tr2是通常的NMOS晶体管。晶体管Tr1和Tr2的阈值电压Vth由于衬底效应而从0.8V上升0.7V左右，变为1.5V。因此，晶体管Tr1和Tr2能够在源极端子-漏极端子间导通的最高电压为从5.5V减去阈值电压1.5V而得到的电压、即4.0V(＝5.5V-1.5V)。即，即使在向正极性用的像素数据线Di+和负极性用的像素数据线Di-供给了高电压的情况下，晶体管Tr1和Tr2能够导通至保持电容Cs1和Cs2的最大电压也变为4V。
另外，在将晶体管Tr45和Tr46的阈值电压Vth设为LowVth的+0.4V的情况下，由于衬底效应，晶体管Tr45和Tr46的阈值电压Vth从0.4V上升0.7V左右，变为1.1V。因此，晶体管Tr45和Tr46能够将4.4V(＝5.5V-1.1V)以下的电压导通至像素电极PE。
图15是示出比较例和第五实施方式的像素的输入电压与输出电压的关系的图。
波形71是示出比较例的像素Pix的输入电压与输出电压的关系的波形。波形75是示出第五实施方式的像素Pix4的输入电压与输出电压的关系的波形。
在将作为LowVth晶体管的晶体管Tr45和Tr46的阈值电压Vth设为+0.4V的情况下，由于衬底效应，晶体管Tr45和Tr46的阈值电压Vth从0.4V上升0.7V左右，变为1.1V。因此，晶体管Tr45和Tr46能够从正极性用的像素数据线Di+和负极性用的像素数据线Di-向保持电容Cs1和Cs2导通的最大电压变为4.4V(＝5.5V-1.1V)。
因此，在正极性用的像素数据线Di+和负极性用的像素数据线Di-被供给0V至5V的电压的情况下，能够导通至保持电容Cs1和Cs2的电压变为0V至4.4V。保持电容Cs1和Cs2的保持电压由源极跟随器电路61和62进行电平移位(加上偏置电压)。并且，晶体管Tr45和Tr46能够将4.4V以下的电压导通至像素电极PE。因此，施加于像素电极PE的电压为1.9V至4.4V。
配置于用于向正极性用的像素数据线Di+和负极性用的像素数据线Di-供给像素信号的像素数据线驱动电路上的开关是使用了NMOS晶体管和PMOS晶体管两者的互补型开关。因此，像素数据线驱动电路的开关与在像素Pix4中使用的仅有NMOS晶体管的开关不同，能够也对高电压进行导通。因此，像素数据线驱动电路能够将基准电压(接地电压)GND至电源电压VDD(即0V至5.5V)的像素信号提供给正极性用的像素数据线Di+和负极性用的像素数据线Di-。
另外，在像素Pix4中，由于需要减小像素间距，因此变为只有NMOS晶体管的开关。
如上所述，像素Pix4与比较例的像素Pix相比能够扩大动态范围。由此，像素Pix4能够抑制对比度降低，能够抑制亮度降低。另外，像素Pix4能够增大反射光的反射角度。
另外，在第五实施方式中，对晶体管Tr41、Tr42、Tr45和Tr46为LowVth的NMOS晶体管的情况进行了说明。然而，晶体管Tr41、Tr42、Tr45和Tr46也可以是耗尽型NMOS晶体管。在该情况下，考虑输入到像素Pix的像素信号的电压范围以及能够进行开关的范围来设定阈值电压Vth。
进一步地，在第五实施方式中，对晶体管Tr41和Tr42的阈值电压Vth与晶体管Tr45和Tr46的阈值电压Vth相同的情况进行了说明。然而，晶体管Tr41和Tr42的阈值电压Vth与晶体管Tr45和Tr46的阈值电压Vth也可以不同。例如，可以是作为LowVth的晶体管的晶体管Tr41和Tr42的阈值电压Vth为+0.4V，作为耗尽型晶体管的晶体管Tr45和Tr46的阈值电压Vth为-0.9V。在该情况下，像素Pix4能够进一步扩大动态范围。由此，像素Pix4能够进一步抑制对比度降低，能够进一步抑制亮度降低，能够进一步增大反射光的反射角度。
<第六实施方式>
图16是示出第六实施方式的反射型液晶显示装置的像素的结构的图。
对于第六实施方式的反射型液晶显示装置的像素Pix5的构成要素中与比较例的像素Pix或第二实施方式至第五实施方式的像素Pix1至Pix4相同的构成要素，标注相同的参照符号，且省略说明。
与第四实施方式的像素Pix3(参见图12)相比，像素Pix5包括晶体管Tr41和Tr42来代替晶体管Tr1和Tr2。
如第五实施方式的像素Pix4所说明的那样，晶体管Tr41和Tr42与晶体管Tr1和Tr2相比，能够导通提供给正极性用的像素数据线Di+和负极性用的像素数据线Di-的高电压。
晶体管Tr41和Tr42的阈值电压Vth低于晶体管Tr1和Tr2的阈值电压Vth。因此，晶体管Tr41和Tr42在栅极端子的电压为接通(5.5V)的情况下，能够将施加到源极端子的高电压导通至漏极端子。
晶体管Tr35和Tr36是NMOS晶体管，在源极电压和漏极电压比阱电压(0V)高的情况下，产生衬底效应，因此阈值电压Vth变大。
在比较例的像素Pix中，晶体管Tr1和Tr2是通常的NMOS晶体管。晶体管Tr1和Tr2的阈值电压Vth由于衬底效应而从0.8V上升0.7V左右，变为1.5V。因此，晶体管Tr1和Tr2能够在源极端子-漏极端子间导通的最高电压为从5.5V减去阈值电压1.5V而得到的电压、即4.0V(＝5.5V-1.5V)。即，即使在向正极性用的像素数据线Di+和负极性用的像素数据线Di-供给了高电压的情况下，晶体管Tr1和Tr2能够导通至保持电容Cs1和Cs2的最大电压也成为4V。
图17是示出比较例和第六实施方式的像素的输入电压与输出电压的关系的图。
波形71是示出比较例的像素Pix的输入电压与输出电压的关系的波形。波形76是示出第六实施方式的像素Pix5的输入电压与输出电压的关系的波形。
在比较例的像素Pix中，对于输入电压为0V至3V的范围，输出电压为1.9V至4.0V的范围。在图4所示的像素Pix的结构中，该输出电压是像素电极PE的电压，但同时也是源极跟随器电路61的输出端子a或源极跟随器电路62的输出端子b的电压。即，像素Pix的输出电压只不过是将输出端子a或输出端子b的电压在晶体管Tr5或Tr6的源极端子-漏极端子间导通并施加到像素电极PE。因此，像素Pix的输出电压变为1.9V至4.0V，动态范围变为2.1V。
另一方面，在阈值电压Vth为0V的晶体管Tr35和Tr36中，在源极跟随器电路63和64的输出端子a和b的电压或像素电极PE的电压较高的情况下，阈值电压Vth包含衬底效应而变为1.2V。因此，晶体管Tr35和Tr36能够将4.3V(＝5.5V-1.2V)以下的电压导通至像素电极PE。
如波形76所示，晶体管Tr35和Tr36对于输入电压为0V至4.5V的范围，能够将1.0V至4.3V的范围的电压导通至像素电极PE。因此，对于0V至4.5V的输入电压的范围，像素Pix5可以将动态范围扩展为从1.0V至4.3V的3.3V。
晶体管Tr33和Tr34通过向沟道部的离子注入，使阈值电压Vth成为+0.4V。晶体管Tr33和Tr34的阈值电压Vth为+0.4V，因此即使将栅极电压设为截止(0V)，也是源极-漏极间导通的常通状态。
晶体管Tr33和Tr34的栅极端子分别连接有保持电容Cs1和Cs2，栅极电极被固定为像素信号电压。因此，作为信号输入晶体管而发挥功能的晶体管Tr33和Tr34不会用栅极电压对源极-漏极间电流进行通断控制。对晶体管Tr33和Tr34的源极-漏极间电流进行通断控制的是提供给与作为恒流负载晶体管发挥功能的晶体管Tr7和Tr8的栅极端子连接的布线B的栅极偏压控制信号。因此，晶体管Tr33和Tr34只要能够通过栅极电压来控制源极-漏极间的电阻值即可，因此即使栅极电压为5.5V，也不需要断开源极-漏极间电流。
由此，晶体管Tr33和Tr34能够避免栅极电压高的电压区域中的非线性。
另外，源极跟随器电路63和64的晶体管Tr33和Tr34是耗尽型晶体管，因此偏置电压变为1.0V。由此，晶体管Tr35和Tr36的源极电压(输出端子a和b的电压)和漏极电压(像素电极PE的电压)的最低电压为1.0V。因此，晶体管Tr35和Tr36在栅极电压为截止(0V)的情况下，只要在源极-漏极间不泄漏1.0V即可。
再次参照图9，波形82是示出作为LowVth的NMOS晶体管的晶体管Tr41和Tr42的VG-ID特性的波形。波形84是示出作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的VG-ID特性的波形。
作为通常的NMOS晶体管的晶体管Tr1和Tr2的阈值电压Vth为0.8V，与此相对，作为LowVth的NMOS晶体管的晶体管Tr41和Tr42的阈值电压Vth为0.4V。
作为通常的NMOS晶体管的晶体管Tr5和Tr6的阈值电压Vth为0.8V，与此相对，作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的阈值电压Vth为0V。
另外，箭头86示出晶体管Tr35和Tr36能够接通的VG(栅极电压)的范围。通常的NMOS晶体管在源极电压和漏极电压为0V的情况下，如果栅极电压低于0.8V，则成为截止状态。另一方面，作为耗尽型NMOS晶体管的晶体管Tr35和Tr36的源极电压和漏极电压的最低电压为1.0V。因此，晶体管Tr35和Tr36在换算为源极电压和漏极电压为0V的情况下，若栅极电压低于-0.2V(＝-1.0V+0.8V)，则成为截止状态。
实际上，需要考虑在晶体管Tr35和Tr36中产生的衬底效应。因此，考虑衬底效应，设定晶体管Tr35和Tr36的阈值电压Vth。在本公开中，将晶体管Tr35和Tr36的阈值电压Vth设定为0V。
配置于用于向正极性用的像素数据线Di+和负极性用的像素数据线Di-供给像素信号的像素数据线驱动电路的开关是使用了NMOS晶体管和PMOS晶体管两者的互补型开关。因此，像素数据线驱动电路的开关与在像素Pix5中使用的仅有NMOS晶体管的开关不同，能够对高电压也进行导通。因此，像素数据线驱动电路能够将基准电压GND至电源电压VDD、即0V到5.5V的像素信号提供给正极性用的像素数据线Di+和负极性用的像素数据线Di-。
另外，在像素Pix5中，由于需要减小像素间距，因此成为仅有NMOS晶体管的开关。
如以上说明的那样，像素Pix5与比较例的像素Pix相比能够扩大动态范围。由此，像素Pix5能够抑制对比度降低，能够抑制亮度降低。另外，像素Pix5能够增大反射光的反射角度。
在第六实施方式中，对晶体管Tr41和Tr42为LowVth的NMOS晶体管、晶体管Tr35和Tr36为耗尽型NMOS晶体管的情况进行了说明。虽然晶体管Tr41、Tr42、Tr35和Tr36均为NMOS晶体管，但阈值电压Vth不同。在该结构中，制造变得复杂，因此也可以考虑以成本为优先，将晶体管Tr41、Tr42、Tr35和Tr36的阈值电压Vth统一为相同的电压。
＜第二实施方式至第六实施方式的变形例＞
在第二实施方式至第六实施方式中，将晶体管Tr1、Tr2、Tr5、Tr6、Tr15、Tr16、Tr25、Tr26、Tr35、Tr36、Tr41、Tr42、Tr45和Tr46设为NMOS晶体管。另外，将晶体管Tr3、Tr4、Tr7、Tr8、Tr33和Tr34设为PMOS晶体管。然而，这些晶体管的极性并不限定于此。也可以用相反极性的晶体管来构成各个晶体管。当然，各个晶体管也可以仅一部分为相反极性。在这种情况下，根据各个晶体管的极性，适当地改变LowVth阈值电压Vth的极性和耗尽型晶体管阈值电压Vth的极性。
采用LowVth或耗尽的晶体管也不限定于第二实施方式至第六实施方式。例如，也可以是将晶体管Tr1和Tr2设为LowVth或耗尽型NMOS晶体管，将晶体管Tr3和Tr4设为耗尽PMOS晶体管的组合。在该情况下，当然考虑像素信号的振幅和晶体管的发生漏电流的电压来决定阈值电压Vth。
并且，在第二实施方式至第六实施方式中，由NMOS晶体管构成了晶体管Tr1、Tr2、Tr5、Tr6、Tr15、Tr16、Tr25、Tr26、Tr35、Tr36、Tr41、Tr42、Tr45和Tr46。然而，这些晶体管不限于仅由NMOS(PMOS)晶体管构成。
由晶体管Tr1、Tr2、Tr5、Tr6、Tr15、Tr16、Tr25、Tr26、Tr35、Tr36、Tr41、Tr42、Tr45和Tr46构成的开关也可以是互补型开关。互补型开关由NMOS晶体管和PMOS晶体管这2个晶体管构成1个开关。例如，互补型开关是将NMOS晶体管和PMOS晶体管的源极端子彼此连接而作为输入端子、将NMOS晶体管和PMOS晶体管的漏极端子彼此连接而作为输出端子的开关。在使互补型开关接通时，对NMOS晶体管的栅极端子施加电源电压VDD，对PMOS晶体管的栅极端子施加基准电压GND。在使互补型开关断开时，对NMOS晶体管的栅极端子施加基准电压GND，对PMOS晶体管的栅极端子施加电源电压VDD。
<第七实施方式>
图18是第七实施方式的反射型液晶显示装置的像素的平面布局图。图19是第七实施方式的反射型液晶显示装置的像素的剖视图。详细而言，图18是示出像素Pix1(第二实施方式)的各晶体管、第一金属层1M、连接各晶体管与第一金属层1M的触点、连接第一金属层1M与第二金属层2M的通孔的平面布局图。图19是图18中的A-A’线处的剖视图。
对于在第七(第二)实施方式的像素Pix1的构成要素中与比较例的像素Pix或第三实施方式至第六实施方式的像素Pix2至Pix5相同的构成要素，标注相同的参照符号，且省略说明。
首先，将参照图19描述像素Pix1的截面结构。
像素Pix1是如下结构：在形成于半导体基板的阱110上的各晶体管的上层，第一金属层1M、第二金属层2M、第三金属层3M、第四金属层4M、第五金属层5M和第六金属层6M在各自之间隔着层间膜而层叠。另外，第六金属层6M构成像素电极PE，在与该像素电极PE分离对置的位置上形成有共用电极CE。在像素电极PE与共用电极CE之间夹持有液晶显示体(液晶层)LCM，从而构成液晶显示元件LC。
在像素Pix1中，正极性侧的像素电路部和负极性侧的像素电路部相互成对的电路构成要素和布线以线对称方式配置构成。换言之，成对的电路构成要素和布线以镜像反转的方式被布局配置。
在像素Pix1(参照图8)中，正极性侧的像素电路部包括晶体管Tr1、Tr3、Tr7和Tr15、保持电容Cs1以及像素数据线Di+。此外，在像素Pix1中，负极性侧的像素电路部包括晶体管Tr2、Tr4、Tr8和Tr16、保持电容Cs2以及像素数据线Di-。然而，晶体管Tr1至Tr4、Tr7、Tr8、Tr15和Tr16形成于作为半导体基板的阱上，在第一金属层1M至第六金属层6M上配置有除此以外的电路构成要件和布线。
在阱110中，晶体管Tr3和Tr7各自的栅极和晶体管Tr4和Tr8各自的栅极左右对称地配置形成。这些栅极电极由多晶硅形成。
另外，在阱110中，在晶体管Tr3的栅极与晶体管Tr7的栅极之间形成有作为晶体管Tr3的源极和晶体管Tr7的漏极的扩散层111。另外，在晶体管Tr4的栅极与晶体管Tr8的栅极之间形成有作为晶体管Tr4的源极和晶体管Tr8的漏极的扩散层112。另外，在阱110中形成有作为晶体管Tr3的漏极的扩散层113、作为晶体管Tr4的漏极的扩散层114以及作为晶体管Tr7的源极和晶体管Tr8的源极的扩散层115。扩散层111至115中的一部分经由触点以及通孔与第一金属层1M的像素电极布线138(参照图18)电连接。此外，扩散层111至115内的另一部分与第一金属层1M的基准电位布线VSS电连接。
另外，在图19中，在第一金属层1M、第二金属层2M、第三金属层3M和第五金属层5M各自的上表面以及下表面、以及第六金属层6M的下表面形成有粗实线所示的防反射膜。该防反射膜由Ti或TiN等金属膜形成，作为金属层的一部分而发挥功能。防反射膜吸收从像素电极PE的间隙照射的光，并且反射未完全吸收的部分。因此，成为若使反射光的光路长度越长(越重复反射)、则反射光越衰减的结构。
在第四金属层4M中，制作有作为保持电容Cs1高电位侧电极的正极性保持电容电极121、作为保持电容Cs2高电位侧电极的负极性保持电容电极122以及未图示的像素电极保持电容电极。像素电极保持电容电极经由通孔104和105与第六金属层6M(像素电极PE)连接。
接下来，将参照图18描述像素Pix1的平面布局。
各晶体管由活性区域和多晶硅等的层形成，根据需要经由触点与第一金属层1M布线连接。在图18中，晶体管Tr2是用于写入负极性的像素信号的开关晶体管，晶体管Tr1是用于写入正极性的像素信号的开关晶体管。晶体管Tr1和晶体管Tr2以1个像素内的中心线131为基准，左右镜像反转形成。
并且，源极跟随器电路61(由晶体管Tr3和晶体管Tr7构成)和源极跟随器电路62(由晶体管Tr4和晶体管Tr8构成)以中心线131为基准，通过左右镜像反转形成。
连接布线133与晶体管Tr2的源极、晶体管Tr4的栅极和保持电容Cs2连接。连接布线132与晶体管Tr1的源极、晶体管Tr3的栅极和保持电容Cs1连接。连接布线133和连接布线132通过左右镜像反转形成。进行正极性的像素信号的开关的晶体管Tr15的栅极电极和进行负极性的像素信号的开关的晶体管Tr16的栅极电极独立。并且，晶体管Tr15的栅极电极和晶体管Tr16的栅极电极分别与针对同一行像素在行方向上配置的布线S+和S-连接。
在晶体管Tr1、Tr2、Tr7、Tr8、Tr15和Tr16各自的栅极、以及晶体管Tr7和Tr8各自的漏极图示的通孔中，也配置有未图示的触点。因此，晶体管Tr1、Tr2、Tr7、Tr8、Tr15和Tr16各自的栅极、以及晶体管Tr7和Tr8各自的漏极经由触点和通孔而连接于第二金属层2M。
供给电源电压VDD的电源布线134和135配置在1个像素内的左右两端，以抑制来自由左右相邻的像素的第一金属层1M构成的连接布线132或133的串扰的方式作为保护图案的作用而配置。由此，保持电容Cs1和Cs2能够保持稳定的电压，而不会受到不必要的电压的影响。而且，电源布线134和135也被用作在上下像素中连接电源电压VDD电位的布线。
在此，如上所述，晶体管Tr15和Tr16是LowVth的NMOS晶体管。在晶体管Tr15和Tr16的离子注入区域136和137中，以成为与其它通常的NMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域136和137的图案制作掩模。然后，通过了掩模的离子被注入到晶体管Tr15和Tr16的栅极下的活性区域。由此，晶体管Tr15和Tr16被调整为所希望的阈值电压Vth。在像素Pix1中，进行离子注入以使晶体管Tr15和Tr16的阈值电压Vth成为0.4V。
另外，第三实施方式的像素Pix2的制作方法与像素Pix1的制作方法相同，因此省略说明。在像素Pix2中，向晶体管Tr25和Tr26的离子注入区域136和137中注入离子，以使其成为耗尽型晶体管。在像素Pix2中，进行离子注入以使晶体管Tr25和Tr26的阈值电压Vth成为-0.9V。
＜第八实施方式＞
图20是第八实施方式的反射型液晶显示装置的像素的平面布局图。详细而言，图20是示出将像素Pix3(第四实施方式)的各晶体管、第一金属层1M、连接各晶体管和第一金属层1M的触点、连接第一金属层1M和第二金属层2M的通孔的平面布局图。
对于与第八(第四)实施方式的像素Pix3的构成要素中与比较例的像素Pix或第二实施方式、第三实施方式、第五实施方式～第七实施方式的像素Pix1、Pix2、Pix4和Pix5相同的构成要素，标注相同的参照符号，且省略说明。
各晶体管由活性区域和多晶硅等的层形成，根据需要经由触点与第一金属层1M布线连接。在图20中，晶体管Tr2是用于写入负极性的像素信号的开关晶体管，晶体管Tr1是用于写入正极性的像素信号的开关晶体管。晶体管Tr1和晶体管Tr2以1个像素内的中心线131为基准，左右镜像反转形成。
并且，源极跟随器电路63(由晶体管Tr33和晶体管Tr7构成)和源极跟随器电路64(由晶体管Tr34和晶体管Tr8构成)以中心线131为基准，通过左右镜像反转形成。
连接布线133与晶体管Tr2的源极、晶体管Tr4的栅极以及保持电容Cs2连接。连接布线132与晶体管Tr1的源极、晶体管Tr3的栅极以及保持电容Cs1连接。连接布线133和连接布线132通过左右镜像反转形成。进行正极性的像素信号的开关的晶体管Tr35的栅极电极和进行负极性的像素信号的开关的晶体管Tr36的栅极电极独立。并且，晶体管Tr35的栅极电极和晶体管Tr36的栅极电极分别与针对同一行像素在行方向上配置的布线S+和S-连接。
在晶体管Tr1、Tr2、Tr7、Tr8、Tr35和Tr36各自的栅极、以及晶体管Tr7和Tr8各自的漏极图示的通孔中，也配置有未图示的触点。因此，晶体管Tr1、Tr2、Tr7、Tr8、Tr35和Tr36各自的栅极、以及晶体管Tr7和Tr8各自的漏极经由触点和通孔而连接于第二金属层2M。
供给电源电压VDD的电源布线134和135配置在1个像素内的左右两端，以抑制来自由左右相邻像素的第一金属层1M构成的连接布线132或133的串扰的方式作为保护图案的作用而配置。由此，保持电容Cs1和Cs2能够保持稳定的电压，而不会受到不必要的电压的影响。进一步地，电源布线134和135也被用作在上下像素中连接电源电压VDD电位的布线。
在这里，如上所述，晶体管Tr35和Tr36是耗尽型NMOS晶体管。在晶体管Tr35和Tr36的离子注入区域136和137中，以成为与其它通常的NMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域136和137的图案制作掩模。然后，通过了掩模的离子被注入到晶体管Tr35和Tr36的栅极下的活性区域。由此，晶体管Tr35和Tr36被调整为所希望的阈值电压Vth。在像素Pix3中，进行离子注入，以使得晶体管Tr35和Tr36的阈值电压Vth成为0V。
此外，如上所述，晶体管Tr33和Tr34是耗尽型PMOS晶体管。在晶体管Tr33和Tr34的离子注入区域141和142中，以成为与其它通常的PMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域141和142的图案制作掩模。然后，通过了掩模的离子被注入到晶体管Tr33和Tr34的栅极下的活性区域。由此，晶体管Tr33和Tr34被调整为所希望的阈值电压Vth。在像素Pix3中，进行离子注入，以使得晶体管Tr33和Tr34的阈值电压Vth成为+0.4V。
另外，离子注入区域136和137使用NMOS晶体管用的图案的第一掩模进行离子注入，离子注入区域141和142使用PMOS晶体管用的图案的第二掩模进行离子注入。因此，离子注入区域136和137用的掩模与离子注入区域141和142用的掩模是不同的掩模。
<第九实施方式>
图21是第九实施方式的反射型液晶显示装置的像素的平面布局图。详细而言，图21是示出将像素Pix4(第五实施方式)的各晶体管、第一金属层1M、连接各晶体管与第一金属层1M的触点、连接第一金属层1M与第二金属层2M的通孔的平面布局图。
对于第九(第五)实施方式的像素Pix4的构成要素中与比较例的像素Pix或第二实施方式至第四实施方式、第六实施方式至第八实施方式的像素Pix1、Pix2、Pix3和Pix5相同的构成要素，标注相同的参照符号，且省略说明。
各晶体管由活性区域和多晶硅等的层形成，根据需要经由触点与第一金属层1M布线连接。在图21中，晶体管Tr42是用于写入负极性的像素信号的开关晶体管，晶体管Tr41是用于写入正极性的像素信号的开关晶体管。晶体管Tr41和晶体管Tr42以1个像素内的中心线131为基准，左右镜像反转形成。
并且，源极跟随器电路61(由晶体管Tr3和晶体管Tr7构成)和源极跟随器电路62(由晶体管Tr4和晶体管Tr8构成)以中心线131为基准，通过左右镜像反转形成。
连接布线133与晶体管Tr42的源极、晶体管Tr4的栅极以及保持电容Cs2连接。连接布线132与晶体管Tr41的源极、晶体管Tr3的栅极以及保持电容Cs1连接。连接布线133和连接布线132通过左右镜像反转形成。进行正极性的像素信号的开关的晶体管Tr45的栅极电极和进行负极性的像素信号的开关的晶体管Tr46的栅极电极独立。并且，晶体管Tr45的栅极电极以及晶体管Tr46的栅极电极分别与针对同一行像素在行方向上配置的布线S+和S-连接。
在晶体管Tr7、Tr8、Tr41、Tr42、Tr45和Tr46各自的栅极、以及晶体管Tr7和Tr8各自的漏极图示的通孔中，也配置有未图示的触点。因此，晶体管Tr7、Tr8、Tr41、Tr42、Tr45和Tr46各自的栅极、以及晶体管Tr7和Tr8各自的漏极经由触点和通孔而连接于第二金属层2M。
供给电源电压VDD的电源布线134及135配置在1个像素内的左右两端，以抑制来自由左右相邻的像素的第一金属层1M构成的连接布线132或133的串扰的方式作为保护图案的作用而配置。由此，保持电容Cs1及Cs2能够保持稳定的电压，而不会受到不必要的电压的影响。而且，电源布线134和135也被用作在上下像素中连接电源电压VDD电位的布线。
在此，如上所述，晶体管Tr41、Tr42、Tr45和Tr46是LowVth的NMOS晶体管。在晶体管Tr45和Tr46的离子注入区域136和137、以及晶体管Tr41和Tr42的离子注入区域151和152中，以成为与其它通常的NMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，制作合成了离子注入区域136、137、151和152的图案的1个掩模。然后，通过了掩模的离子被注入到晶体管Tr41、Tr42、Tr45和Tr46的栅极下的活性区域。由此，晶体管Tr41、Tr42、Tr45和Tr46被调整为所希望的阈值电压Vth。在像素Pix4中，进行离子注入以使得晶体管Tr41、Tr42、Tr45和Tr46的阈值电压Vth成为+0.4V。
另外，在上述说明中，对晶体管Tr41和Tr42的阈值电压Vth和晶体管Tr45和Tr46的阈值电压Vth为相同电压的情况进行了说明。在晶体管Tr41和Tr42的阈值电压Vth与晶体管Tr45和Tr46的阈值电压Vth不同的情况下，使得用于离子注入区域136和137的第一掩模与用于离子注入区域151和152的第二掩模为不同的掩模。然后，进行离子注入以使得晶体管Tr41和Tr42的阈值电压Vth以及晶体管Tr45和Tr46的阈值电压Vth分别达到所期望的阈值电压Vth。
＜第十实施方式＞
图22是第十实施方式的反射型液晶显示装置的像素的平面布局图。详细而言，图22是示出将像素Pix5(第六实施方式)的各晶体管、第一金属层1M、连接各晶体管与第一金属层1M的触点、连接第一金属层1M与第二金属层2M的通孔的平面布局图。
在第十(第六)实施方式的像素Pix5的构成要素中，对于与比较例的像素Pix或第二实施方式至第五实施方式以及第七实施方式至第九实施方式的像素Pix1至Pix4相同的构成要素，标注相同的参照符号，且省略说明。
各晶体管由活性区域和多晶硅等的层形成，根据需要经由触点与第一金属层1M布线连接。在图22中，晶体管Tr42是用于写入负极性的像素信号的开关晶体管，晶体管Tr41是用于写入正极性的像素信号的开关晶体管。晶体管Tr41和晶体管Tr42以1个像素内的中心线131为基准，左右镜像反转形成。
并且，源极跟随器电路63(由晶体管Tr33和晶体管Tr7构成)和源极跟随器电路64(由晶体管Tr34和晶体管Tr8构成)以中心线131为基准，通过左右镜像反转形成。
连接布线133与晶体管Tr42的源极、晶体管Tr34的栅极以及保持电容Cs2连接。连接布线132与晶体管Tr41的源极、晶体管Tr33的栅极以及保持电容Cs1连接。连接布线133和连接布线132通过左右镜像反转形成。进行正极性的像素信号的开关的晶体管Tr35的栅极电极和进行负极性的像素信号的开关的晶体管Tr36的栅极电极独立。并且，晶体管Tr35的栅极电极和晶体管Tr36的栅极电极分别与针对同一行像素在行方向上配置的布线S+和S-连接。
在晶体管Tr7、Tr8、Tr41、Tr42、Tr35和Tr36各自的栅极、以及晶体管Tr7和Tr8各自的漏极图示的通孔中，也配置有未图示的触点。因此，晶体管Tr7、Tr8、Tr41、Tr42、Tr35和Tr36各自的栅极、以及晶体管Tr7和Tr8各自的漏极经由触点和通孔而与第二金属层2M连接。
供给电源电压VDD的电源布线134和135配置在1个像素内的左右两端，以抑制来自由左右相邻的像素的第一金属层1M构成的连接布线132或133的串扰的方式作为保护图案的作用而配置。由此，保持电容Cs1和Cs2能够保持稳定的电压，而不会受到不必要的电压的影响。进一步地，电源布线134和135也被用作在上下像素中连接电源电压VDD电位的布线。
在这里，如上所述，晶体管Tr35和Tr36是耗尽型NMOS晶体管。在晶体管Tr35和Tr36的离子注入区域136和137中，以成为与其它通常的NMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域136和137的图案制作掩模。然后，通过了掩模的离子被注入到晶体管Tr35和Tr36的栅极下的活性区域。由此，晶体管Tr35和Tr36被调整为所希望的阈值电压Vth。在像素Pix5中，进行离子注入以使得晶体管Tr45和Tr46的阈值电压Vth成为0V。
另外，如上所述，晶体管Tr41和Tr42是LowVth的NMOS晶体管。在晶体管Tr41和Tr42的离子注入区域151和152中，以成为与其它通常的NMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域151和152的图案制作掩模。然后，通过了掩模的离子被注入晶体管Tr41和Tr42的栅极下的活性区域。由此，晶体管Tr41和Tr42被调整为所希望的阈值电压Vth。在像素Pix5中，进行离子注入以使得晶体管Tr41和Tr42的阈值电压Vth成为+0.4V。
此外，如上所述，晶体管Tr33和Tr34是耗尽型PMOS晶体管。在晶体管Tr33和Tr34的离子注入区域141和142中，以成为与其它通常的PMOS晶体管不同的阈值电压Vth的方式注入离子。实际上，以离子注入区域141和142的图案制作掩模。然后，通过了掩模的离子被注入到晶体管Tr33和Tr34的栅极下的活性区域。由此，晶体管Tr33和Tr34被调整为所希望的阈值电压Vth。在像素Pix5中，进行离子注入以使得晶体管Tr33和Tr34的阈值电压Vth成为+0.4V。
另外，晶体管Tr41和Tr42是LowVth的NMOS晶体管，晶体管Tr35和Tr36是耗尽型NMOS晶体管。另外，晶体管Tr33和Tr34是耗尽型PMOS晶体管。因此，离子注入区域136和137的图案的第一掩模、离子注入区域141和142的图案的第二掩模、以及离子注入区域151和152的图案的第三掩模是不同的掩模。
另外，在像素Pix5中，晶体管Tr41和Tr42是LowVth的NMOS晶体管，晶体管Tr35和Tr36是耗尽型NMOS晶体管。虽然晶体管Tr41、Tr42、Tr35和Tr36均为NMOS晶体管，但阈值电压Vth不同。在该结构中，制造变得复杂，因此也可以考虑以成本为优先，将晶体管Tr41、Tr42、Tr35和Tr36的阈值电压Vth统一为相同的电压。在该情况下，制作合成了离子注入区域151和152、离子注入区域136和137的图案的1个掩模。然后，在晶体管Tr41、Tr42、Tr35和Tr36的栅极下的活性区域实施离子注入。由此，晶体管Tr41、Tr42、Tr35和Tr36被调整为所希望的阈值电压Vth。
＜附记＞
图3所示的反射型液晶显示装置13的、被扩散的多个波长信道未入射的部分(边框部)13a的像素中的各晶体管优选的是通常的阈值电压Vth的晶体管，而不是LowVth或耗尽型晶体管。由此，反射型液晶显示装置13的部分13a处的漏电流被抑制，因此能够抑制电力消耗。
本实施方式的技术范围并不限定于上述实施方式，能够在不脱离本实施方式的主旨的范围内适当地加以变更。
工业实用性
本实施方式的光节点装置例如能够用于光网络。
符号说明
10WSS阵列
11输入输出部
12光学系统
13反射型液晶显示装置
16准直透镜
21、22、23透镜
24分散元件
61、62、63、64源极跟随器电路
Pix、Pix1、Pix2、Pix3、Pix4、Pix5像素
Tr1、…、Tr8、Tr15、Tr16、Tr25、Tr26、Tr33、Tr34、Tr35、Tr36、Tr41、Tr42、Tr45、Tr46晶体管
Cs1、Cs2保持电容
LC液晶显示元件
LCM液晶显示体
PE像素电极
CE共用电极

Claims (22)

1.一种光节点装置，具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射，所述输出端口射出与所述入射光中包含的各波长对应的射出光；
分散元件，使所述入射光中包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，
所述第三晶体管、所述第四晶体管是第二导电型的晶体管，
将由所述透镜聚光后的各波长的光按照每个波长向通过路由决定的方向反射。
2.一种光节点装置，具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，
所述第三晶体管、所述第四晶体管是第二导电型的晶体管，
所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，
将由所述透镜聚光后的各波长的光按照每个波长向通过路由决定的方向反射。
3.根据权利要求2所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是低阈值的晶体管。
4.根据权利要求2所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是耗尽型晶体管。
5.根据权利要求2至4中任一项所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是注入有用于改变阈值电压的离子的晶体管。
6.根据权利要求2至5中任一项所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是N沟道型的MOS晶体管。
7.一种光节点装置，具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，
所述第三晶体管、所述第四晶体管是第二导电型的晶体管，
所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，
将由所述透镜聚光后的各波长的光按照每个波长向通过路由决定的方向反射。
8.根据权利要求7所述的光节点装置，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管或所述第六晶体管是低阈值的晶体管。
9.根据权利要求7所述的光节点装置，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管或所述第六晶体管是耗尽型晶体管。
10.根据权利要求7至9中任一项所述的光节点装置，其中，所述第一晶体管和所述第二晶体管的阈值电压与所述第五晶体管和所述第六晶体管的阈值电压不同。
11.根据权利要求7至10中任一项所述的光节点装置，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管是N沟道型的MOS晶体管。
12.根据权利要求7至11中任一项所述的光节点装置，其中，所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管是注入有用于改变阈值电压的离子的晶体管。
13.根据权利要求12所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是注入有通过了第一掩模的离子的晶体管，所述第一晶体管和所述第二晶体管是注入有通过了第二掩模的离子的晶体管，所述第二掩模与所述第一掩模不同。
14.一种光节点装置，具备：
液晶显示装置；
输入输出部，具有输入端口和输出端口，所述入射端口使得入射光入射、所述输出端口射出与所述入射光所包含的各波长对应的射出光；
分散元件，使所述入射光所包含的各波长的光根据各波长而在空间上分散，并向所述输入输出部侧射出所述射出光；以及
透镜，将由所述分散元件分散的各波长的光按照每个波长聚光到所述液晶显示装置的表面，将由所述液晶显示装置反射的各波长的光向所述分散元件侧射出，
所述液晶显示装置在将正极性像素数据线和负极性像素数据作为一组的多组像素数据线与多条行扫描线交叉的交叉部分别设置有多个像素，所述正极性像素数据线被供给正极性像素信号，所述负极性像素数据线被供给负极性像素信号，所述多个像素的每一个包括：
在对置的像素电极与共用电极之间夹持有液晶层的显示元件；
第一保持电容，用于保持所述正极性像素信号；
第一晶体管，其源极-漏极路径连接于所述正极性像素数据线与所述第一保持电容之间，且栅极被供给所述行扫描信号；
第二保持电容，用于保持所述负极性的像素信号；
第二晶体管，其源极-漏极路径连接于所述负极性像素数据线与所述第二保持电容之间，且栅极被供给所述行扫描信号；
第一源极跟随电路，其包含第三晶体管，所述第一保持电容的电压被输入至所述第三晶体管的栅极；
第二源极跟随电路，其包含第四晶体管，所述第二保持电容的电压被输入至所述第四晶体管的栅极；
第五晶体管，其源极-漏极路径连接于所述第一源极跟随电路的输出端子与所述像素电极之间，且栅极被供给第一控制信号；以及
第六晶体管，其源极-漏极路径连接于所述第二源极跟随电路的输出端子与所述像素电极之间，且栅极被供给与所述第一控制信号交替地接通的第二控制信号，
其中，所述第一晶体管和所述第二晶体管、所述第五晶体管和所述第六晶体管是第一导电型的晶体管，
所述第三晶体管和所述第四晶体管是第二导电型的晶体管，
所述第三晶体管和所述第四晶体管的阈值电压与第二导电型的其它晶体管的阈值电压不同，
所述第五晶体管和所述第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同，
将由所述透镜聚光后的各波长的光按照每个波长向通过路由决定的方向反射。
15.根据权利要求14所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是低阈值的晶体管。
16.根据权利要求14所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是耗尽型晶体管。
17.根据权利要求14至16中任一项所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是注入有用于改变阈值电压的离子的晶体管。
18.根据权利要求14至17中任一项所述的光节点装置，其中，所述第三晶体管和所述第四晶体管是低阈值的晶体管。
19.根据权利要求14至17中任一项所述的光节点装置，其中，所述第三晶体管和所述第四晶体管是耗尽型晶体管。
20.根据权利要求17所述的光节点装置，其中，所述第三晶体管和所述第四晶体管是注入有用于改变阈值电压的离子的晶体管。
21.根据权利要求14至20中任一项所述的光节点装置，其中，所述第三晶体管和所述第四晶体管是P沟道型的MOS晶体管，所述第五晶体管和所述第六晶体管是N沟道型的MOS晶体管。
22.根据权利要求20所述的光节点装置，其中，所述第五晶体管和所述第六晶体管是注入有通过了第一掩模的离子的晶体管，所述第三晶体管和所述第四晶体管是注入有通过了第二掩模的离子的晶体管，所述第二掩模与所述第一掩模不同。
CN202180060100.1A 2020-09-16 2021-09-03 光节点装置 Pending CN116157723A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2020-155873 2020-09-16
JP2020155780A JP2022049537A (ja) 2020-09-16 2020-09-16 液晶表示装置及び光ノード装置
JP2020155873A JP2022049593A (ja) 2020-09-16 2020-09-16 液晶表示装置及び光ノード装置
JP2020155779A JP7468268B2 (ja) 2020-09-16 2020-09-16 液晶表示装置及び光ノード装置
JP2020-155779 2020-09-16
JP2020-155780 2020-09-16
PCT/JP2021/032541 WO2022059529A1 (ja) 2020-09-16 2021-09-03 光ノード装置

Publications (1)

Publication Number Publication Date
CN116157723A true CN116157723A (zh) 2023-05-23

Family

ID=80776944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180060100.1A Pending CN116157723A (zh) 2020-09-16 2021-09-03 光节点装置

Country Status (4)

Country Link
US (1) US20230205045A1 (zh)
EP (1) EP4198619A4 (zh)
CN (1) CN116157723A (zh)
WO (1) WO2022059529A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206397B2 (ja) 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
JP2012113072A (ja) * 2010-11-24 2012-06-14 Jvc Kenwood Corp 液晶表示装置及びその駆動方法
JP5549614B2 (ja) 2011-02-04 2014-07-16 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6142258B2 (ja) * 2012-07-25 2017-06-07 サンテック株式会社 光ノード装置
US9306699B2 (en) * 2013-12-31 2016-04-05 Santec Corporation Wavelength-selective switch array

Also Published As

Publication number Publication date
EP4198619A4 (en) 2024-02-14
EP4198619A1 (en) 2023-06-21
WO2022059529A1 (ja) 2022-03-24
US20230205045A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
TWI469336B (zh) 固態成像元件及照相機系統
JP5606182B2 (ja) 固体撮像装置
US20180299744A1 (en) Wavelength selection switch including a switching module having a liquid crystal phase array, a polarizer and a liquid crystal on silicon
US7679664B2 (en) Image pickup device
KR101324842B1 (ko) 불휘발성 반도체 기억 장치
US7894722B2 (en) Packaged optical device stack
CN116157723A (zh) 光节点装置
JP7468268B2 (ja) 液晶表示装置及び光ノード装置
CN100470675C (zh) 可编程互连单元开关电路结构和用于现场可编程门阵列的方法
JP2022049537A (ja) 液晶表示装置及び光ノード装置
JP2022049593A (ja) 液晶表示装置及び光ノード装置
US20080117691A1 (en) Erasing circuit of nonvolatile semiconductor memory device
US6597827B1 (en) Voltage reduction in integrated control systems of mirrors
US7227232B2 (en) Contactless mask programmable ROM
WO2022118632A1 (ja) 光ノード装置
US7212743B2 (en) Optical switch device, and optical reception device and optical switch network in which the optical switch device is applied
JP2015212806A (ja) 波長選択スイッチ
US20210136306A1 (en) Ir pixel reconfigurable in di or bdi mode
JP2022089513A (ja) 光ノード装置
JP2022089290A (ja) 光ノード装置
JP2022089291A (ja) 光ノード装置
JP2022089289A (ja) 光ノード装置
US20160329898A1 (en) Semiconductor device
KR100415472B1 (ko) 반도체 회로
CN112740656B (zh) 固体摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination