CN116148508A - Fpga芯片的jtag接口切换电路 - Google Patents

Abstract

本申请是关于一种FPGA芯片的JTAG接口切换电路，具体涉及电路设计领域。所述JTAG接口切换电路包括：FPGA、与所述FPGA的JTAG接口相连接的驱动芯片、与所述驱动芯片相连接的第一JTAG接口连接器、第二JTAG接口连接器；其中，所述驱动芯片包括两组使能信号，所述使能信号用于控制所述FPGA的JTAG接口在所述第一JTAG接口连接器、所述第二JTAG接口连接器间的切换。基于上述技术方案，在FPGA仅有单个JTAG接口的设计下，该JTAG接口可以从不同的JTAG接口连接器引出，在实现了JTAG接口切换的同时，克服了由于走线长、接口多而稳定性差的风险。

Description

FPGA芯片的JTAG接口切换电路

技术领域

本申请涉及电路设计领域，具体涉及一种FPGA芯片的JTAG接口切换电路。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片以其通用性强、开发周期短、集成度高等特点，得到了越来越广泛的应用，FPGA芯片可以通过JTAG(Joint Test Action Group，联合测试工作组)接口对其进行在线仿真调试和逻辑加载。

在FPGA芯片的一些JTAG接口应用模式中，一个FPGA芯片设计有两个JTAG接口，这两个JTAG接口需要从设置于两个不同的地方的JTAG口连接器引出。

在上述JTAG接口应用模式中，面临着由于走线长、接口多而稳定性差的风险。

发明内容

本申请提供了FPGA芯片的JTAG接口切换电路。该技术方案如下。

一方面，提供了一种FPGA芯片的JTAG接口切换电路，所述JTAG接口切换电路包括：FPGA、与所述FPGA的JTAG接口相连接的驱动芯片、与所述驱动芯片相连接的第一JTAG接口连接器、第二JTAG接口连接器；

其中，所述驱动芯片包括两组使能信号，所述使能信号用于控制所述FPGA的JTAG接口在所述第一JTAG接口连接器、所述第二JTAG接口连接器间的切换。

在一种可能的实现方式中，所述JTAG接口切换电路还包括：反向器；

所述反向器与所述驱动芯片的方向控制引脚相连接，所述反向器用于将切换控制信号置为反向切换控制信号，所述切换控制信号和所述反向控制信号用于控制所述驱动芯片的使能信号。

在一种可能的实现方式中，所述切换控制信号与所述驱动芯片的第一输出使能引脚相连接，以控制所述驱动芯片的第一组使能信号；

所述反向切换控制信号与所述驱动芯片的第二输出使能引脚相连接，以控制所述驱动芯片的第二组使能信号。

在一种可能的实现方式中，当所述切换控制信号置为高时，所述第一组使能信号为高，所述第二组使能信号为低，所述JTAG接口从所述第一JTAG接口连接器引出；

当所述切换控制信号置为低时，所述第一组使能信号为低，所述第二组使能信号为高，所述JTAG接口从所述第二JTAG接口连接器引出。

在一种可能的实现方式中，通过将所述切换控制信号与电源相连接，将所述切换控制信号置为高；

通过将所述切换控制信号与所述第二JTAG接口连接器相连接，且所述第二JTAG接口连接器接地，将所述切换控制信号置为低。

在一种可能的实现方式中，所述驱动芯片包括：

第一组JTAG引脚，所述第一组JTAG引脚用于实现所述FPGA的JTAG接口从所述第一JTAG接口连接器的引出；

第二组JTAG引脚，所述第二组JTAG引脚用于实现所述FPGA的JTAG接口从所述第二JTAG接口连接器的引出。

在一种可能的实现方式中，每组JTAG引脚包括：

输入为JTAG接口连接器，输出为所述FPGA的JTAG接口的第一部分引脚；

输入为所述FPGA的JTAG接口，输出为JTAG接口连接器的第二部分引脚。

在一种可能的实现方式中，所述第一部分引脚包括：

测试时钟TCK，用于为寄存器和TAP控制器提供输入时钟；

测试数据输入TDI，用于作为JTAG指令和数据的串行输入端口，在TCK上升沿时被采样；

测试模式选择TMS，用于TAP控制器的内部状态机的状态切换，在TCK上升沿时被采样。

在一种可能的实现方式中，所述第二部分引脚包括：

测试数据输出TDO，用于作为JTAG数据的串行输出端口，在TCK下降沿时输出。

在一种可能的实现方式中，所述第一JTAG接口连接器为板内JTAG接口连接器；

所述第二JTAG接口连接器为底板JTAG接口连接器或处理板JTAG接口连接器。

本申请提供的技术方案可以包括以下有益效果：

在电路中引入驱动芯片，驱动芯片一边与FPGA的一个JTAG接口相连接，一边与两个JTAG接口连接器相连接，在驱动芯片的使能信号的控制下，可以控制FPGA的JTAG接口在第一JTAG接口连接器、第二JTAG接口连接器间的切换，从而在FPGA仅有单个JTAG接口的设计下，该JTAG接口可以从不同的JTAG接口连接器引出，在实现了JTAG接口切换的同时，克服了由于走线长、接口多而稳定性差的风险。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的FPGA芯片的JTAG接口切换电路的示意图。

图2是根据一示例性实施例示出的FPGA芯片的JTAG接口切换电路的示意图。

图3是根据一示例性实施例示出的FPGA芯片的JTAG接口切换电路的示意图。

具体实施方式

下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请的实施例。在本申请的实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请的实施例中可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请的实施例的范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

首先，对本申请所涉及的一些概念进行简单介绍：

在20世纪80年代，首次研制出第一款FPGA芯片，其特殊的性能使其在编程和资源配置方面具有很大的灵活性。随着数字化程度的提高，FPGA以其通用性强、开发周期短、集成度高等特点，得到了越来越广泛的应用。面对复杂的FPGA电路设计时，FPGA芯片的调试手段不仅关系到芯片的质量，还影响到研发的效率，因此在FPGA芯片的使用过程中，如何更有效、方便、可靠地使用调试手段对FPGA进行在线仿真调试和代码下载等，也吸引了使用者更多的关注。

FPGA是易失性器件，即当使用者把电源关闭时它不能保存数据，一般使用PROM作为存储介质长期写入并保存数据。FPGA芯片电路常用的配置模式主要有主串(MasterSerial)模式、从串(SlaveSerial)模式、SelectMAP模式、JTAG调试模式等，其中，SelectMAP是早期的FPGA两类配置模式之一，是相对于串行(Serial)配置而言的，与主串和从串模式对应，SelectMAP也有主并(Master SelectMAP)和从并(Slave SelectMAP)两种模式。本申请实施例中主要分析最常用的JTAG调试模式。

JTAG接口是一个业界标准，主要用于芯片测试、调试、配置、下载等功能，使用IEEE(Institute of Electrical and Electronics Engineers，电气与电子工程师协会)Standard 1149.1联合边界扫描接口引脚。JTAG最初用于芯片功能的测试，其工作原理是在器件内部定义一个测试访问端口(Test Access Port，TAP)，通过专用的JTAG测试工具对内部节点进行测试和调试，TAP是一个通用的接口，外部控制器通过TAP可以访问芯片提供的所有数据寄存器和指令寄存器。现在对FPGA的开发过程中，JTAG接口常用于对FPGA进行在线仿真调试和逻辑加载。

在传统的应用模式中，将每个FPGA对应的JTAG接口引出，通过固定的JTAG接口连接器对每个FPGA进行调试，该设计方法的特点是，调试过程简单方便，同时PCB(PrintedCircuit Board，印刷电路板)设计阶段容易实现整齐的走线。随着应用的越来越广泛深入，尤其是在现代的嵌入式系统设计中，考虑到散热设计以及其他系统结构设计要求，会出现很多种特殊要求的应用情况。

以下两种应用模式是在工程实践过程中遇到的两种情况：

1.研发过程中，由于散热和系统设计的需要，整个模块设计了外壳体，为了满足系统应用要求，同一片FPGA芯片的两个JTAG接口需要从两个不同的地方引出，一个接口为专用的JTAG接口连接器，由于结构限制，壳体不允许开槽引出，主要用于安装壳体前的调试阶段，另一个接口是从模块的底板连接器引出，便于安装壳体后在不拆卸壳体的情况下完成对FPGA芯片的调试。

2.由于设计需要，模块采用主板加背板的结构，整个模块设计了外壳体，按照设计要求，FPGA芯片置于背板，而结构要求JTAG接口连接器只能从主板处开槽引出，但为了方便背板单模块调试，需要在基板上增加壳体上不需开槽的JTAG接口连接器。

由此可见，在一些JTAG接口应用模式中，FPGA芯片需要设计有两个JTAG接口，并需要在两个不同的JTAG接口间切换，面临着由于走线长、接口多而稳定性差的风险。

为了避免如上缺陷，在本申请实施例中，提出一种FPGA芯片的JTAG接口切换电路。下面，结合如下实施例，对本申请提供的技术方案进行进一步说明。

图1是根据一示例性实施例示出的FPGA芯片的JTAG接口切换电路。JTAG接口切换电路包括：FPGA 10、与FPGA 10的JTAG接口相连接的驱动芯片20、与驱动芯片20相连接的第一JTAG接口连接器30、第二JTAG接口连接器40。

其中，驱动芯片20包括两组使能信号，使能信号用于控制FPGA 10的JTAG接口在第一JTAG接口连接器30、第二JTAG接口连接器40间的切换。

在本申请实施例中，将JTAG接口的切换与信号的驱动相融合，在JTAG接口切换电路中引入驱动芯片20，驱动芯片20一边与FPGA 10的一个JTAG接口相连接，一边与两个JTAG接口连接器(即第一JTAG接口连接器30、第二JTAG接口连接器40)相连接，在驱动芯片20的使能信号的控制下，可以控制FPGA 10的JTAG接口从第一JTAG接口连接器30引出，或从第二JTAG接口连接器40引出，从而实现FPGA 10的JTAG接口在第一JTAG接口连接器30、第二JTAG接口连接器40间的切换。

在一种可能的实现方式中，第一JTAG接口连接器30为板内JTAG接口连接器；第二JTAG接口连接器40为底板JTAG接口连接器或处理板JTAG接口连接器。

可以理解的是，本申请实施例中仅以JTAG接口连接器可以是板内JTAG接口连接器、底板JTAG接口连接器、处理板JTAG接口连接器这些类型的JTAG接口连接器进行示例性的说明，在实际中，也可以是其他类型的JTAG接口连接器，本申请实施例对此不加以限制。

可以理解的是，本申请实施例中仅以电路中包括两个JTAG接口连接器进行示例性的说明，对于扩展JTAG接口连接器的数量，并通过电路中的驱动芯片20的使能信号，来控制FPGA 10的JTAG接口在更多个JTAG接口连接器间的切换的技术方案，也在本申请的保护范围之内。

综上所述，本实施例所提供的FPGA芯片的JTAG接口切换电路，引入驱动芯片20，驱动芯片20一边与FPGA 10的一个JTAG接口相连接，一边与两个JTAG接口连接器相连接，在驱动芯片20的使能信号的控制下，可以控制FPGA10的JTAG接口在第一JTAG接口连接器30、第二JTAG接口连接器40间的切换，从而在FPGA10仅有单个JTAG接口的设计下，该JTAG接口可以从不同的JTAG接口连接器引出，在实现了JTAG接口切换的同时，克服了由于走线长、接口多而稳定性差的风险。

在示意性实施例中，在电路中设置有反向器，利用反向器来实现对驱动芯片20的两组使能信号的控制。

具体地，如图2所示，JTAG接口切换电路还包括：反向器50；反向器50与驱动芯片20的方向控制引脚相连接，反向器50用于将切换控制信号置为反向切换控制信号，切换控制信号和反向控制信号用于控制驱动芯片20的使能信号。

在本申请实施例中，在电路中设置有反向器50，反向器50与驱动芯片20的方向控制引脚相连接，以使得反向器50输出的信号为输入信号的反向信号，在输入切换控制信号的情况下，反向器50输出对切换控制信号进行了反向处理的反向切换控制信号，且切换控制信号用于控制驱动芯片20的一组使能信号，反向切换控制信号用于控制驱动芯片20的另一组使能信号。

在一种可能的实现方式中，如图2所示，切换控制信号与驱动芯片20的第一输出使能引脚相连接，以控制驱动芯片20的第一组使能信号；反向切换控制信号与驱动芯片20的第二输出使能引脚相连接，以控制驱动芯片20的第二组使能信号。

在本申请实施例中，切换控制信号控制驱动芯片20的第一组使能信号，切换控制信号所反向的反向切换控制信号控制驱动芯片20的第二组使能信号，从而通过两组使能信号控制JTAG接口在两个不同引出接口间的切换。

在一种可能的实现方式中，当切换控制信号置为高时，第一组使能信号为高，第二组使能信号为低，JTAG接口从第一JTAG接口连接器30引出；当切换控制信号置为低时，第一组使能信号为低，第二组使能信号为高，JTAG接口从第二JTAG接口连接器40引出。

在本申请实施例中，当需要JTAG接口从第一JTAG接口连接器30引出时，将切换控制信号设计为高，即第一组使能信号为高，第二组使能信号为低；当需要JTAG接口从第二JTAG接口连接器40引出时，设计切换控制信号变为低，即第一组使能信号为低，第二组使能信号为高，从而实现JTAG接口在两个不同引出接口间的切换。

在一种可能的实现方式中，如图2所示，通过将切换控制信号与电源相连接，将切换控制信号置为高；通过将切换控制信号与第二JTAG接口连接器40相连接，且第二JTAG接口连接器40接地，将切换控制信号置为低。

在本申请实施例中，切换控制信号在板内通过端接电阻置为高，或者，将切换控制信号在接口连接器引出端接地，此时切换控制信号变为低。

综上所述，本实施例所提供的FPGA芯片的JTAG接口切换电路，在电路中设置有反向器50，切换控制信号用于控制驱动芯片20的一组使能信号，反向器50输出的反向切换控制信号用于控制驱动芯片20的另一组使能信号，从而便捷地进行使能信号的控制，以实现了JTAG接口切换。

在示意性实施例中，将FPGA 10的JTAG接口信号从驱动芯片20的不同两组引脚分别引至需要的JTAG接口连接器。

具体地，驱动芯片20包括：第一组JTAG引脚，第一组JTAG引脚用于实现FPGA 10的JTAG接口从第一JTAG接口连接器30的引出；第二组JTAG引脚，第二组JTAG引脚用于实现FPGA 10的JTAG接口从第二JTAG接口连接器40的引出。

在本申请实施例中，驱动芯片20中包括两组JTAG引脚，每组JTAG引脚分别对应一个JTAG接口连接器，可以实现将FPGA 10的JTAG接口从相应的JTAG接口连接器引出。

在一种可能的实现方式中，每组JTAG引脚包括：输入为JTAG接口连接器，输出为FPGA 10的JTAG接口的第一部分引脚；输入为FPGA 10的JTAG接口，输出为JTAG接口连接器的第二部分引脚。

在本申请实施例中，每组JTAG引脚中包括两部分引脚，第一部分引脚输入为FPGA10的JTAG引脚，输出至JTAG接口连接器，第二部分引脚输入为JTAG接口连接器，输出至FPGA10的JTAG引脚，从而实现数据的双向通信。

在一种可能的实现方式中，如图3所示，第一部分引脚包括：

TCK(Test Clock，测试时钟)，用于为寄存器和TAP控制器提供输入时钟；

TDI(Test Data Input，测试数据输入)，用于作为JTAG指令和数据的串行输入端口，在TCK上升沿时被采样；

TMS(Test Mode Select，测试模式选择)，用于TAP控制器的内部状态机的状态切换，在TCK上升沿时被采样。

在本申请实施例中，TDI、TMS、TCK信号输入为JTAG接口对外连接器(第一JTAG接口连接器30或第二JTAG接口连接器40)，输出至FPGA10的JTAG接口。

在一种可能的实现方式中，如图3所示，第二部分引脚包括：

TDO(Test Data Output，测试数据输出)，用于作为JTAG数据的串行输出端口，在TCK下降沿时输出。

在本申请实施例中，TDO信号输入为FPGA 10的JTAG接口，输出至JTAG接口对外连接器(第一JTAG接口连接器30或第二JTAG接口连接器40)。在TCK的同步作用下，通过TDI和TDO引脚串行输入、输出数据。

综上所述，本实施例所提供的FPGA芯片的JTAG接口切换电路，将FPGA 10的JTAG接口信号从驱动芯片20的不同两组引脚分别引至需要的JTAG接口连接器，从而利用驱动芯片20完成JTAG接口切换。

基于本申请所提供的FPGA芯片的JTAG接口切换电路，可以通过如下步骤对其进行验证：

在实际调试过程中，通过Impact工具对电路的接口进行JTAG边界扫描(BoundaryScan选项)，扫描可以在芯片的输入输出管脚增加移位寄存器，这些寄存器将芯片和外围输入输出隔离开，扫描单元连接形成了边界扫描链，通过显示出来的链路，可以看到FPGA芯片是否正常或对其调试。

根据上电时的管脚配置，选择片内对应的调试模式配置，当调试模式依次发生时，分别从不同的连接器接口引入，使用Impact工具对FPGA芯片进行扫描，发现FPGA在线，同时对其进行在线逻辑加载，读取引脚信号信息等功能，结果验证该设计方便且可靠。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种FPGA芯片的JTAG接口切换电路，其特征在于，所述JTAG接口切换电路包括：FPGA、与所述FPGA的JTAG接口相连接的驱动芯片、与所述驱动芯片相连接的第一JTAG接口连接器、第二JTAG接口连接器；

其中，所述驱动芯片包括两组使能信号，所述使能信号用于控制所述FPGA的JTAG接口在所述第一JTAG接口连接器、所述第二JTAG接口连接器间的切换。

2.根据权利要求1所述的FPGA芯片的JTAG接口切换电路，其特征在于，所述JTAG接口切换电路还包括：反向器；

所述反向器与所述驱动芯片的方向控制引脚相连接，所述反向器用于将切换控制信号置为反向切换控制信号，所述切换控制信号和所述反向控制信号用于控制所述驱动芯片的使能信号。

3.根据权利要求2所述的FPGA芯片的JTAG接口切换电路，其特征在于，

所述切换控制信号与所述驱动芯片的第一输出使能引脚相连接，以控制所述驱动芯片的第一组使能信号；

所述反向切换控制信号与所述驱动芯片的第二输出使能引脚相连接，以控制所述驱动芯片的第二组使能信号。

4.根据权利要求3所述的FPGA芯片的JTAG接口切换电路，其特征在于，

当所述切换控制信号置为高时，所述第一组使能信号为高，所述第二组使能信号为低，所述JTAG接口从所述第一JTAG接口连接器引出；

当所述切换控制信号置为低时，所述第一组使能信号为低，所述第二组使能信号为高，所述JTAG接口从所述第二JTAG接口连接器引出。

5.根据权利要求4所述的FPGA芯片的JTAG接口切换电路，其特征在于，

通过将所述切换控制信号与电源相连接，将所述切换控制信号置为高；

通过将所述切换控制信号与所述第二JTAG接口连接器相连接，且所述第二JTAG接口连接器接地，将所述切换控制信号置为低。

6.根据权利要求1所述的FPGA芯片的JTAG接口切换电路，其特征在于，所述驱动芯片包括：

第一组JTAG引脚，所述第一组JTAG引脚用于实现所述FPGA的JTAG接口从所述第一JTAG接口连接器的引出；

第二组JTAG引脚，所述第二组JTAG引脚用于实现所述FPGA的JTAG接口从所述第二JTAG接口连接器的引出。

7.根据权利要求6所述的FPGA芯片的JTAG接口切换电路，其特征在于，每组JTAG引脚包括：

输入为JTAG接口连接器，输出为所述FPGA的JTAG接口的第一部分引脚；

输入为所述FPGA的JTAG接口，输出为JTAG接口连接器的第二部分引脚。

8.根据权利要求7所述的FPGA芯片的JTAG接口切换电路，其特征在于，所述第一部分引脚包括：

测试时钟TCK，用于为寄存器和TAP控制器提供输入时钟；

测试数据输入TDI，用于作为JTAG指令和数据的串行输入端口，在TCK上升沿时被采样；

测试模式选择TMS，用于TAP控制器的内部状态机的状态切换，在TCK上升沿时被采样。

9.根据权利要求7所述的FPGA芯片的JTAG接口切换电路，其特征在于，所述第二部分引脚包括：

测试数据输出TDO，用于作为JTAG数据的串行输出端口，在TCK下降沿时输出。

10.根据权利要求1所述的FPGA芯片的JTAG接口切换电路，其特征在于，

所述第一JTAG接口连接器为板内JTAG接口连接器；

所述第二JTAG接口连接器为底板JTAG接口连接器或处理板JTAG接口连接器。

Images