CN116133425A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116133425A
CN116133425A CN202211285469.5A CN202211285469A CN116133425A CN 116133425 A CN116133425 A CN 116133425A CN 202211285469 A CN202211285469 A CN 202211285469A CN 116133425 A CN116133425 A CN 116133425A
Authority
CN
China
Prior art keywords
substrate
upper electrode
pattern
lower electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211285469.5A
Other languages
English (en)
Inventor
李钟旼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116133425A publication Critical patent/CN116133425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了一种半导体装置，所述半导体装置包括栅极结构、位线结构、接触插塞结构、第一电容器和第二电容器。栅极结构形成在包括单元区域和外围电路区域的基底中，并且每个栅极结构在第一方向上延伸。位线结构形成在基底的单元区域上，并且每个位线结构在第二方向上延伸。接触插塞结构沿第二方向设置在基底上的位线结构之间。第一电容器分别形成在接触插塞结构上。导电垫形成在基底的外围电路区域上，并且与基底电绝缘。第二电容器形成在导电垫上，并且设置在第一方向和第二方向上。

Description

半导体装置
本申请要求于2021年11月10日在韩国知识产权局提交的第10-2021-0154156号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开的实施例涉及一种半导体装置。更具体地，本公开的实施例涉及一种DRAM装置。
背景技术
在DRAM装置中，单元电容器可以形成在单元区域中，并且去耦电容器可以形成在外围电路区域中。随着DRAM装置的集成度提高，每个单元电容器必须具有越来越小的尺寸，以使得能够在单元区域中形成更多的单元电容器。然而，由于使用氟化氩(ArF)作为曝光光的ArF光刻工艺的低分辨率，用于形成单元电容器的开口通过单个工艺会无法具有足够小的尺寸。
因此，可以执行双重图案化工艺以形成具有小尺寸的单元电容器。然而，可以与单元电容器同时形成的去耦电容器也会具有小尺寸，因此去耦电容器的下电极的整个表面可能没有被充分利用，使得总电容会减小。
发明内容
本公开的实施例提供了一种具有增加的特性的半导体装置。
根据本公开的实施例，一种半导体装置包括基底，基底包括单元区域和外围电路区域。栅极结构在基底的单元区域上。每个栅极结构可以在基本平行于基底的上表面的第一方向上延伸。位线结构可以形成在基底的单元区域上，并且每个位线结构可以在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸。接触插塞结构可以在第二方向上设置在基底上的位线结构之间。第一电容器可以分别形成在接触插塞结构上。导电垫可以形成在基底的外围电路区域上，并且可以与基底电绝缘。第二电容器可以形成在导电垫上，并且可以布置在第一方向和第二方向上。
每个第一电容器可以包括具有第一杯形形状的第一下电极、在第一下电极的表面上且填充第一下电极的第一杯形形状的内部空间的第一介电图案、以及在第一介电图案的表面上的第一上电极。每个第二电容器可以包括具有第二杯形形状的第二下电极、在第二下电极的表面上的第二介电图案以及在第二介电图案的表面上的第二上电极。第二介电图案和第二上电极可以填充第二下电极的第二杯形形状的内部空间。
根据本公开的实施例，一种半导体装置包括基底，基底包括单元区域和外围电路区域。栅极结构在基底的单元区域上。每个栅极结构可以在基本平行于基底的上表面的第一方向上延伸。位线结构可以形成在基底的单元区域上，并且每个位线结构可以在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸。接触插塞结构可以在第二方向上设置在基底上的位线结构之间。第一电容器可以分别形成在接触插塞结构上。导电垫可以形成在基底的外围电路区域上，并且可以与基底电绝缘。第二电容器可以形成在导电垫上，并且可以布置在第一方向和第二方向上。每个第一电容器可以包括具有第一杯形形状的第一下电极、在第一下电极的表面上的第一介电图案、在第一介电图案的表面上的第一上电极、在第一上电极的表面上的第三上电极。每个第二电容器可以包括具有第二杯形形状的第二下电极、在第二下电极的表面上的第二介电图案、在第二介电图案的表面上的第二上电极和在第二上电极的表面上的第四上电极。第二介电图案、第二上电极和第四上电极可以填充第二下电极的第二杯形形状的内部空间。
根据本公开的实施例，一种半导体装置包括基底，基底包括单元区域和外围电路区域。栅极结构在基底的单元区域上。每个栅极结构可以在基本平行于基底的上表面的第一方向上延伸。位线结构可以形成在基底的单元区域上，并且每个位线结构可以在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸。接触插塞结构可以在第二方向上设置在基底上的位线结构之间。第一电容器可以分别形成在接触插塞结构上。导电垫可以形成在基底的外围电路区域上，并且可以与基底电绝缘。第二电容器可以形成在导电垫上，并且可以布置在第一方向和第二方向上。每个第一电容器可以包括具有柱形形状的第一下电极、在第一下电极的表面上的第一介电图案、在第一介电图案的表面上的第一上电极和在第一上电极的表面上的第三上电极。每个第二电容器可以包括具有杯形形状的第二下电极、在第二下电极的表面上的第二介电图案、在第二介电图案的表面上的第二上电极和在第二上电极的表面上的第四上电极。第二介电图案、第二上电极和第四上电极可以填充第二下电极的杯形形状的内部空间。
在制造根据本公开的实施例的半导体装置的方法中，可以通过EUV光刻工艺分别在单元区域和外围电路区域上形成具有不同尺寸的开口，并且可以分别在单元区域和外围电路区域上的开口中形成单元电容器和去耦电容器。因此，单元电容器可以具有高集成度，并且去耦电容器可以具有增大的电容。
附图说明
图1至图42是示出根据本公开的实施例的制造半导体装置的方法的平面图和剖视图。
图43和图44是示出根据本公开的实施例的第一电容器和第二电容器的剖视图。
具体实施方式
根据本公开的实施例的切割精细图案的方法、使用该方法形成有源图案的方法以及使用该方法制造半导体装置的方法的上述和其他方面和特征将通过下面参照附图的详细描述变得容易理解。将理解的是，尽管在此可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二或第三元件、组件、区域、层或部分。
图1至图42是示出根据示例实施例的制造半导体装置的方法的平面图和剖视图。具体地，图1、图4、图9、图13、图20、图24、图29和图35是平面图，图2、图5、图7、图10、图12、图14、图16、图18、图21、图25、图26、图30、图36和图39分别是沿着相应平面图的线A-A'截取的剖视图，图3、图6、图8、图11、图15、图17、图19、图22、图23、图27、图31、图33、图35、图37和图40中的每个包括沿着相应平面图的线B-B'和线C-C'截取的剖视图，并且图28、图32、图34、图38和图41分别是沿着相应平面图的线D-D'截取的剖视图。图42是示出形成连接到去耦电容器的布线的方法的剖视图。
在下文中，在说明书中(并且不一定在权利要求书中)，基本平行于基底100的上表面并且基本彼此垂直的两个方向可以分别称为第一方向D1和第二方向D2，并且基本平行于基底100的上表面并且相对于第一方向D1和第二方向D2具有锐角的方向可以称为第三方向D3。然而，本公开的实施例不必限于此。例如，第一方向D1和第二方向D2可以以各种不同的角度彼此交叉。
参照图1至图3，可以在包括第一区域I和第二区域II的基底100上形成第一有源图案103和第二有源图案105，并且可以形成隔离图案结构110以分别覆盖第一有源图案103的侧壁和第二有源图案105的侧壁。
在实施例中，基底100可以包括硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体(诸如GaP、GaAs或GaSb)。例如，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
基底100的第一区域I可以是在其上形成存储器单元的单元区域，并且基底100的围绕基底100的第一区域I的第二区域II可以是在其上形成用于驱动存储器单元的外围电路图案的外围电路区域。
在实施例中，可以通过去除基底100的上部部分以形成第一凹槽来形成第一有源图案103和第二有源图案105。第一有源图案103可以在基底100的第一区域I中在第三方向D3上延伸，并且多个第一有源图案103可以在第一方向D1、第二方向D2和/或第三方向D3中的每个方向上彼此间隔开。另外，多个第二有源图案105可以在第一方向D1和第二方向D2中的每个方向上彼此间隔开，图1示出了一些第二有源图案105。然而，多个第一有源图案103和多个第二有源图案105的数量不限于图1中所示的数量。
隔离图案结构110可以包括顺序地堆叠在第一凹槽的内壁上的第一隔离图案112、第二隔离图案114和第三隔离图案116。第一凹槽的在基底100的第一区域I中的部分可以具有相对小的宽度，因此可以在第一凹槽的该部分中仅形成第一隔离图案112。然而，第一凹槽的在基底100的第二区域II中和/或第一区域I与第二区域II之间的部分可以具有相对大的宽度，因此第一隔离图案112、第二隔离图案114和第三隔离图案116可以形成在第一凹槽的这样的部分中。
在实施例中，第一隔离图案112和第三隔离图案116可以具有氧化物，诸如氧化硅等，并且第二隔离图案114可以包括氮化物，诸如氮化硅等。
可以部分地去除基底100的第一区域I中的第一有源图案103和隔离图案结构110，以形成在第一方向D1上延伸的第二凹槽。
可以在第二凹槽中形成第一栅极结构170。第一栅极结构170可以包括：第一栅极绝缘图案120，在第二凹槽的底部和侧壁上；第一阻挡图案130，在第一栅极绝缘图案120的在第二凹槽的底部和下侧壁上的部分上；第一导电图案140，在第一阻挡图案130上并填充第二凹槽的下部；第二导电图案150，在第一阻挡图案130和第一导电图案140上；以及第一栅极掩模160，在第二导电图案150的上表面和第一栅极绝缘图案120的上内侧壁上并填充第二凹槽的上部部分。第一阻挡图案130、第一导电图案140和第二导电图案150可以形成第一栅电极。
在实施例中，第一栅极绝缘图案120可以包括氧化物，诸如氧化硅等，第一阻挡图案130可以包括金属氮化物，诸如氮化钛、氮化钽等，第一导电图案140可以包括金属、金属氮化物、金属硅化物、掺杂多晶硅等，第二导电图案150可以包括掺杂多晶硅，并且第一栅极掩模160可以包括氮化物，诸如氮化硅等。
可选地，第一栅极结构170可以不包括第一阻挡图案130，而是可以包括第一栅极绝缘图案120、第一导电图案140、第二导电图案150和第一栅极掩模160。在该实施例中，第一导电图案140可以包括金属氮化物，诸如氮化钛等。
在实施例中，第一栅极结构170可以在基底100的第一区域I上在第一方向D1上延伸，并且多个第一栅极结构170可以在第二方向D2上彼此间隔开。如图1的实施例中所示，第一栅极结构170的在第一方向D1上的端部可以在第二方向D2上彼此对齐。
参照图4至图6，可以在基底100的第一区域I和第二区域II上形成绝缘层结构210，可以去除绝缘层结构210的在基底100的第二区域II上的部分，例如可以在基底100的第二区域II上的第二有源图案105上执行热氧化工艺以形成第二栅极绝缘层220。
绝缘层结构210可以包括顺序堆叠的第一绝缘层180、第二绝缘层190和第三绝缘层200。第一绝缘层180和第三绝缘层200可以包括氧化物，诸如氧化硅等，并且第二绝缘层190可以包括氮化物，诸如氮化硅等。
可选地，可以去除绝缘层结构210之中的在基底100的第二区域II上的第二绝缘层190和第三绝缘层200，保留在基底100的第二区域II上的第一绝缘层180可以用作第二栅极绝缘层220。在该实施例中，第二栅极绝缘层220不仅可以形成在第二有源图案105上，而且可以形成在基底100的第二区域II上的隔离图案结构110上。
可以对绝缘层结构210进行图案化，并且可以使用图案化的绝缘层结构210作为蚀刻掩模来部分地蚀刻第一有源图案103、隔离图案结构110和第一栅极结构170的第一栅极掩模160，以形成第一开口230。在实施例中，图案化的绝缘层结构210可以在平面图中(例如，在第一方向D1和第二方向D2上限定的平面中)具有圆形或椭圆形的形状，并且多个绝缘层结构210可以在基底100的第一区域I上在第一方向D1和第二方向D2上彼此间隔开。然而，本公开的实施例不必限于此。每个绝缘层结构210可以在基本垂直于基底100的上表面的竖直方向上与第一有源图案103的第三方向D3上的相对端部叠置。
参照图7和图8，可以在基底100的第一区域I上的绝缘层结构210、由第一开口230暴露的第一有源图案103、隔离图案结构110和第一栅极结构170以及基底100的第二区域II上的第二栅极绝缘层220和隔离图案结构110上顺序地堆叠第三导电层240、第二阻挡层250、第四导电层260和第一掩模层270，这可以形成导电结构层。第三导电层240可以填充第一开口230。
在实施例中，第三导电层240可以包括掺杂多晶硅，第二阻挡层250可以包括金属硅氮化物(诸如，钛硅氮化物)，第四导电层260可以包括金属(诸如，钨)，并且第一掩模层270可以包括氮化物(诸如，氮化硅)。然而，本公开的实施例不必限于此。
参照图9至图11，可以对导电结构层和第二栅极绝缘层220进行图案化以在基底100的第二区域II上形成第二栅极结构330。
第二栅极结构330可以包括在基本垂直于基底100的上表面的竖直方向上顺序堆叠的第二栅极绝缘图案280、第三导电图案290、第二阻挡图案300、第四导电图案310和第二栅极掩模320，并且第三导电图案290、第二阻挡图案300和第四导电图案310可以形成第二栅电极。
第二栅极结构330可以在基底100的第二区域II上在竖直方向上与第二有源图案105部分叠置。图9示出了包括4个第二栅极结构330的实施例，每个第二栅极结构330可以在第一方向D1上延伸并且在第二方向D2上彼此间隔开。然而，本公开的实施例不必限于此。
在实施例中，也可以去除导电结构层的在基底100的第一区域I的与基底100的第二区域II相邻的边缘部分上的部分，因此也可以部分地暴露绝缘层结构210以及由第一开口230暴露的第一有源图案103、隔离图案结构110和第一栅极结构170的上表面。
可以在第二栅极结构330的侧壁上形成第一间隔件结构，并且可以在保留在基底100的第一区域I上的导电结构层的侧壁上形成第二间隔件结构。第一间隔件结构可以包括在基本平行于基底100的上表面的水平方向(例如，第一方向D1)上堆叠在第二栅极结构330的侧壁上的第一间隔件340和第三间隔件350，并且第二间隔件结构可以包括在水平方向上堆叠在导电结构层的侧壁上的第二间隔件345和第四间隔件355。
通过在基底100上形成第一间隔件层以覆盖导电结构层和第二栅极结构330并且各向异性地蚀刻第一间隔件层，可以形成第一间隔件340和第二间隔件345。通过在基底100上形成第二间隔件层以覆盖导电结构层、第二栅极结构330以及第一间隔件340和第二间隔件345并且各向异性地蚀刻第二间隔件层，可以形成第二间隔件345和第三间隔件350。
在实施例中，第一间隔件340和第二间隔件345可以包括氮化物(诸如，氮化硅等)，并且第三间隔件350和第四间隔件355可以包括氧化物(诸如，氧化硅等)。
然而，第一间隔件结构和第二间隔件结构的结构可以不必限于此，第一间隔件结构和第二间隔件结构中的每个可以包括单个间隔件或顺序堆叠的多于两个的间隔件。
在实施例中，可以将杂质注入到第二有源图案105的与第二栅极结构330相邻的上部部分中以形成源极/漏极层，并且第二栅极结构330和源极/漏极层可以形成晶体管。然而，可以不将杂质注入到第二有源图案105的与第二栅极结构330(可以是不用作晶体管的栅极的虚设栅极结构)中的一个或更多个相邻的上部部分中。
可以在基底100上形成第一蚀刻停止层360以覆盖导电结构层、第二栅极结构330、第一间隔件结构和第二间隔件结构以及隔离图案结构110。在实施例中，第一蚀刻停止层360可以包括氮化物(诸如，氮化硅等)。
参照图12，可以在第一蚀刻停止层360上形成第一绝缘夹层370至足够的高度，并且可以对第一绝缘夹层370进行平坦化，直到第二栅极结构330的上表面和第一蚀刻停止层360的在导电结构层上的部分的上表面被暴露为止。
因此，第一绝缘夹层370可以填充第二栅极结构330的侧壁上的第一间隔件结构之间的空间以及第二栅极结构330的侧壁上的第一间隔件结构与导电结构层的侧壁上的第二间隔件结构之间的空间。然后可以在第一蚀刻停止层360和第一绝缘夹层370上设置第一覆盖层380。
在实施例中，第一绝缘夹层370可以包括氧化物(诸如，氧化硅等)，并且第一覆盖层380可以包括氮化物(诸如，氮化硅等)。
参照图13至图15，可以对第一覆盖层380的在基底100的第一区域I上的部分进行蚀刻以形成第一覆盖图案385，并且可以使用第一覆盖图案385作为蚀刻掩模来顺序地蚀刻第一蚀刻停止层360、第一掩模层270、第四导电层260、第二阻挡层250和第三导电层240。
在实施例中，第一覆盖图案385可以在基底100的第一区域I上在第二方向D2上延伸，并且多个第一覆盖图案385可以形成为在第一方向D1上彼此间隔开。在基底100的第二区域II上，第一覆盖层380可以保留。
通过蚀刻工艺，在基底100的第一区域I上，可以在第一开口230上顺序堆叠第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385，并且可以在第一开口230(例如，在第一方向D1上)的外部的位置处在绝缘层结构210的第二绝缘层190上顺序堆叠第三绝缘图案205、第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385。
在下文中，顺序堆叠的第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385可以被称为位线结构395。在实施例中，位线结构395可以在基底100的第一区域I上在第二方向D2上延伸，并且多个位线结构395可以在第一方向D1上彼此间隔开。在实施例中，位线结构395可以接触第一有源图案103中的对应第一有源图案的(例如，在第三方向D3上的)中心上表面。
包括顺序堆叠并在第二方向D2上延伸的第七导电图案247、第四阻挡图案257、第八导电图案267和第二掩模277的虚设位线结构可以形成在基底100的第一区域I的在第一方向D1上与基底100的第二区域II相邻的部分上，并且在第二栅极结构330、虚设位线结构、第一间隔件结构和第二间隔件结构、绝缘层结构210的一部分、以及隔离图案结构110上，第一蚀刻停止层360可以保留。另外，在第一蚀刻停止层360的在第二栅极结构330的上表面和虚拟位线结构的上表面上的部分以及第一绝缘夹层370上，第一覆盖层380可以保留。
参照图16和图17，可以在基底100上形成第五间隔件层以覆盖位线结构395的侧壁、虚设位线结构的侧壁和第一覆盖层380的侧壁，并且可以在第五间隔件层上顺序地形成第四绝缘层和第五绝缘层。
第五间隔件层还可以覆盖第二绝缘层190和位线结构395之间的第三绝缘图案205的侧壁，并且第五绝缘层可以填充第一开口230。
在实施例中，第五间隔件层可以包括氮化物(诸如，氮化硅等)，第四绝缘层可以包括氧化物(诸如，氧化硅等)，并且第五绝缘层可以包括氮化物(诸如，氮化硅等)。
可以通过蚀刻工艺对第四绝缘层和第五绝缘层进行蚀刻。在实施例中，可以使用包括磷酸(H3PO4)、SC1、氢氟酸(HF)的蚀刻溶液通过湿蚀刻工艺来执行蚀刻工艺，并且可以去除第四绝缘层和第五绝缘层的除了第一开口230中的部分之外的其他部分。因此，可以暴露第五间隔件层的整个表面的大部分(诸如，除了其在第一开口230中的部分之外的整个表面)，并且第四绝缘层和第五绝缘层的保留在第一开口230中的部分可以分别形成第四绝缘图案410和第五绝缘图案420。
可以在第五间隔件层以及第四绝缘图案410和第五绝缘图案420的在第一开口230中的暴露表面上形成第六间隔件层，并且可以对第六间隔件层进行各向异性蚀刻以在第五间隔件层的表面以及第四绝缘图案410和第五绝缘图案420上形成第六间隔件430，以覆盖位线结构395的侧壁。第六间隔件层也可以形成在虚设位线结构的侧壁上。在实施例中，第六间隔件层可以包括氧化物，诸如氧化硅等。
可以使用第一覆盖图案385和第六间隔件430作为蚀刻掩模来执行干蚀刻工艺，以形成暴露第一有源图案103的上表面的第二开口440。隔离图案结构110的第一隔离图案112的上表面和第一栅极掩模160的上表面也可以通过第二开口440暴露。
通过干蚀刻工艺，可以去除第五间隔件层的在第一覆盖图案385、第二绝缘层190和第一覆盖层的上表面上的部分，因此可以形成覆盖位线结构395的侧壁的第五间隔件400。第五间隔件400还可以覆盖虚设位线结构的侧壁。
另外，在干蚀刻工艺期间，可以部分地去除第一绝缘层180和第二绝缘层190，使得在位线结构395下方，可以保留第一绝缘图案185和第二绝缘图案195。顺序堆叠在位线结构395下方的第一绝缘图案185、第二绝缘图案195和第三绝缘图案205可以形成绝缘图案结构215。
参照图18和图19，可以在第一覆盖图案385的上表面、第一覆盖层380的上表面、第六间隔件430的外侧壁、第四绝缘图案410的上表面和第五绝缘图案420的上表面的部分、以及由第二开口440暴露的第一有源图案103、第一隔离图案112和第一栅极掩模160的上表面上形成第七间隔件层，并且可以对第七间隔件层进行各向异性地蚀刻以形成覆盖位线结构395的侧壁的第七间隔件450。在实施例中，第七间隔件层可以包括氮化物，诸如氮化硅等。
在基底100的第一区域I上从位线结构395的侧壁沿水平方向顺序堆叠的第五间隔件400、第六间隔件430和第七间隔件450可以称为第三间隔件结构460。
可以在基底100的第一区域I上形成下接触插塞层470以填充第二开口440，并且可以对下接触插塞层470进行平坦化，直到第一覆盖图案385和第一覆盖层380的上表面被暴露为止。
在实施例中，下接触插塞层可以在第二方向D2上延伸，并且多个下接触插塞层可以通过位线结构395在第一方向D1上彼此间隔开。在实施例中，下接触插塞层可以包括掺杂多晶硅等。
参照图20至图22，可以在第一覆盖图案385、第一覆盖层380和下接触插塞层上形成在第二方向D2上彼此间隔开的具有第三开口的第三掩模，第三开口中的每个可以在基底100的第一区域I上在第一方向D1上延伸，可以使用第三掩模作为蚀刻掩模对下接触插塞层执行蚀刻工艺。
在实施例中，第三开口中的每个可以在竖直方向上与基底100的第一区域I上的第一栅极结构170叠置。当执行蚀刻工艺时，可以形成第四开口以在基底100的第一区域I上使位线结构395之间的第一栅极结构170的第一栅极掩模160的上表面暴露。
在去除第三掩模之后，可以在基底100的第一区域I上形成第二覆盖图案480以填充第四开口。在实施例中，第二覆盖图案480可以包括氮化物，诸如氮化硅等。在实施例中，第二覆盖图案480可以在位线结构395之间在第一方向D1上延伸，并且多个第二覆盖图案480可以在第二方向D2上彼此间隔开。
因此，在基底100的第一区域I上在位线结构395之间在第二方向D2上延伸的下接触插塞层470可以通过第二覆盖图案480被分成在第二方向D2上彼此间隔开的多个下接触插塞475。
参照图23，可以去除下接触插塞475的上部部分以暴露位线结构395的侧壁上的第三间隔件结构460的上部部分，并且可以去除暴露的第三间隔件结构460的第六间隔件430和第七间隔件450的上部部分。
可以进一步执行回蚀工艺以去除下接触插塞475的上部部分。因此，下接触插塞475的上表面可以低于第六间隔件430和第七间隔件450的最上表面。
可以在位线结构395、第三间隔件结构460、第二覆盖图案480、第一覆盖层380和下接触插塞475上形成第八间隔件层，并且可以对第八间隔件层进行各向异性蚀刻，使得可以形成第八间隔件490以在第一方向D1上在位线结构395的相对侧壁的每个上覆盖第三间隔件结构460，并且下接触插塞475的上表面可以不被第八间隔件490覆盖而是可以被暴露。
金属硅化物图案500可以形成在下接触插塞475的暴露的上表面上。在实施例中，通过在第一覆盖图案385和第二覆盖图案480、第一覆盖层380、第八间隔件490和下接触插塞475上形成金属层，热处理金属层，并去除金属层的未反应部分，可以形成金属硅化物图案500。在实施例中，金属硅化物图案500可以包括硅化钴、硅化镍、硅化钛等。
参照图24和图25，可以在第一覆盖图案385和第二覆盖图案480、第八间隔件490、金属硅化物图案500和下接触插塞475上形成第一牺牲层，并且可以对第一牺牲层的上部部分进行平坦化，直到第一覆盖图案385、第二覆盖图案480和第一覆盖层380的上表面被暴露为止。
在实施例中，第一牺牲层可以包括SOH、ACL等。
可以形成第五开口520以延伸穿过第一覆盖层380的在基底100的第一区域I和第二区域II之间的边界上的部分以及在第一覆盖层380的该部分下方的第一绝缘夹层370、第一蚀刻停止层360、绝缘层结构210、第一栅极掩模160、第二导电图案150和隔离图案结构110，以暴露第一导电图案140。第五开口520还可以暴露在第一导电图案140的侧壁上的第一阻挡图案130和第一栅极绝缘图案120。
另外，也可以形成第六开口以延伸穿过第一覆盖层380的在基底100的第二区域II上的部分以及在第一覆盖层380的该部分下方的第一绝缘夹层370和第一蚀刻停止层360，以暴露第二栅极结构330之间的第二有源图案105的上表面。然而，第六开口可以暴露在用作晶体管的栅极的第二栅极结构330之间的第二有源图案105的上部部分处的源极/漏极层的上表面，并且可以不形成在作为虚设栅极结构的第二栅极结构330之间。
参照图26至图28，可以诸如通过灰化工艺和/或剥离工艺去除第一牺牲层，并且可以在基底100的第一区域I上的第一覆盖图案385、第二覆盖图案480、第八间隔件490、金属硅化物图案500和下接触插塞475、以及第一覆盖层380、第五开口520的侧壁、由第五开口520暴露的第一导电图案140、第一阻挡图案130、第一栅极绝缘图案120和隔离图案结构110、与由第六开口暴露的源极/漏极层上形成第五阻挡层。可以在第五阻挡层530上形成第二金属层540，以填充位线结构395、第五开口520和第六开口之间的空间。
在实施例中，第五阻挡层530可以包括金属氮化物(诸如，氮化钛、氮化钽等)，并且第二金属层540可以包括金属(诸如，钨)。
可以对第二金属层540的上部部分进一步执行平坦化工艺。在实施例中，平坦化工艺可以包括CMP工艺和/或回蚀工艺。
参照图29至图32，可以对第二金属层540和第五阻挡层530进行图案化。
因此，可以在基底100的第一区域I上形成上接触插塞549，可以在基底100的第一区域I与第二区域II之间的边界上形成第一布线600，可以在基底100的第二区域II上形成第一导电垫605，并且可以在基底100的第一区域I的在第一方向D1上与第二区域II相邻的部分上形成第二导电垫607。第一导电垫605可以与基底100电绝缘。可以在上接触插塞549、第一布线600以及第一导电垫605和第二导电垫607之间形成第七开口547。
通过不仅去除第二金属层540和第五阻挡层530，而且去除第一覆盖图案385和第二覆盖图案480、第一覆盖层380、第三间隔件结构460、第八间隔件490、第一蚀刻停止层360、第一蚀刻停止图案365、第一掩模275、第二栅极掩模320以及第一间隔件结构和第二间隔件结构，可以形成第七开口547。
当形成第七开口547时，第二金属层540和第五阻挡层可以转变成第一金属图案545和覆盖第一金属图案545的下表面的第五阻挡图案535，这可以形成上接触插塞549。在实施例中，多个上接触插塞549可以形成为在第一方向D1和第二方向D2中的每个上彼此间隔开，并且可以在平面图中(例如，在第一方向D1和第二方向D2上限定的平面中)以蜂窝图案或网格图案布置。然而，本公开的实施例不必限于此，图案的形状可以变化。每个上接触插塞549在平面图中可以具有圆形、椭圆形或多边形的形状。然而，本公开的实施例不必限于此。
顺序堆叠在基底100的第一区域I上的下接触插塞475、金属硅化物图案500和上接触插塞549可以形成接触插塞结构(在此，称为“接触插塞结构”)。
第一布线600可以包括第四金属图案590和覆盖第四金属图案590的下表面的第八阻挡图案580，并且第一导电垫605可以包括第五金属图案595和覆盖第五金属图案595的下表面的第九阻挡图案585。可以在第五开口520中形成包括第二金属图案560和第六阻挡图案550的第一接触插塞570，并且可以在第六开口中形成包括第三金属图案和第七阻挡图案的第二接触插塞。第二导电垫607可以包括第六金属图案597和覆盖第六金属图案597的下表面的第十阻挡图案587。
在实施例中，第一布线600可以在第一方向D1上从基底100的第一区域I与第二区域II之间的边界朝向基底100的第二区域II延伸，并且多条第一布线600可以在第二方向D2上彼此间隔开。在实施例中，第一布线600可以在竖直方向上与第五开口520叠置，并且第一布线600中的至少一条可以在竖直方向上与第六开口叠置。
因此，第一布线600可以通过第一接触插塞570与第一导电图案140连接，并且可以将电信号施加到第一栅极结构170。另外，第一布线600可以通过第二接触插塞与第二有源图案105的上部部分处的源极/漏极层连接，并且可以将电信号施加到源极/漏极层。
在实施例中，基底100的第二区域II的一部分上的第一导电垫605中的相邻两个第一导电垫605可以形成一对第一导电垫，并且多对第一导电垫可以在第一方向D1和第二方向D2中的每个上彼此间隔开。图29中示出了一对第一导电垫。
第二导电垫607可以在竖直方向上与虚设位线结构叠置。
在一些实施例中，可以去除暴露的第六间隔件430以形成连接到第七开口547的气隙。例如，在实施例中，可以通过湿蚀刻工艺去除第六间隔件430。然而，本公开的实施例不必限于此。
参照图33和图34，可以形成第六绝缘层620以填充第七开口547，并且可以在第六绝缘层620、上接触插塞549、第一布线600以及第一导电垫605和第二导电垫607上形成第二蚀刻停止层630。
在实施例中，第六绝缘层620可以包括氮化物(诸如，氮化硅等)，并且第二蚀刻停止层630可以包括氮化物(诸如，硼氮化硅、碳氮化硅等)。
在形成与第七开口547连接的气隙的实施例中，第六绝缘层620可以形成为包括具有低间隙填充特性的材料，因此气隙可以不被第六绝缘层620填充而是保留。
参照图35至图38，可以在第二蚀刻停止层630上形成模制层640，并且可以对模制层640的一部分及其下方的第二蚀刻停止层630的一部分进行蚀刻以形成分别部分地暴露上接触插塞549和第一导电垫605的第八开口650和第九开口655。
当多个上接触插塞549在平面图中在第一方向D1和第二方向D2中的每个上以蜂窝图案或网格图案彼此间隔开时，分别暴露多个上接触插塞549的多个第八开口650可以在平面图中在第一方向D1和第二方向D2中的每个上以蜂窝图案或网格图案彼此间隔开。
在实施例中，多个第九开口655可以在平面图中在第一导电垫605中的每个上以蜂窝图案或网格图案沿第一方向D1和第二方向D2中的每个方向彼此间隔开。在实施例中，第九开口655中的每个在平面图中可以具有圆形、椭圆形、多边形等的形状。
在实施例中，可以通过使用极紫外(EUV)作为曝光光通过EUV光刻工艺对模制层640进行蚀刻来执行形成第八开口650和第九开口655的工艺。因此，当与使用氟化氩(ArF)作为曝光光的ArF光刻工艺相比时，第八开口650和第九开口655可以通过单个图案化工艺形成为具有小尺寸，而不需要使用双图案化技术(DPT)。
在通过具有相对低分辨率的ArF光刻工艺形成具有期望小尺寸的第八开口650和第九开口655的对比实施例中，必须使用DPT而不是单个蚀刻工艺，并且必须通过原子层沉积(ALD)工艺形成间隔件层以使用用作蚀刻掩模的间隔件。然而，间隔件层会形成为具有均匀的厚度，并且在各个不同部分处形成具有不同厚度的间隔件层是不容易的。因此，如果通过同一蚀刻工艺分别在基底100的第一区域I和第二区域II上形成第八开口650和第九开口655，则第八开口650和第九开口655会具有相同的尺寸。
随着半导体装置已经高度集成，在基底100的第一区域I上形成大量电容器，并且第八开口650需要具有小尺寸以形成尽可能多的电容器。因此，可以与第八开口650通过同一工艺形成的第九开口655也会具有小尺寸。
然而，如果第九开口655具有小尺寸，则第九开口655中的第二下电极665(参照图41)会具有柱形形状(参照图43)而不是中空圆柱形形状或杯形形状，或者第二上电极685(参照图41)会无法完全覆盖具有中空圆柱形形状或杯形形状的第二下电极665的表面。因此，包括第二下电极665的第二电容器705(参照图41)会具有相对小的电容。
然而，在实施例中，可以通过具有相对大的分辨率的EUV光刻工艺对模制层640执行单个蚀刻工艺而不是使用DPT来形成第八开口650和第九开口655，因此，即使第八开口650具有第一宽度W1，第九开口655也可以具有大于第一宽度W1的第二宽度W2。
参照图39至图41，可以在第八开口650的侧壁和第九开口655的侧壁、上接触插塞549的暴露的上表面和第一导电垫605的暴露的上表面以及模制层上形成下电极层，可以在下电极层上形成第二牺牲层以填充第八开口650和第九开口655，并且可以对下电极层和第二牺牲层进行平坦化直到模制层的上表面被暴露以划分下电极层为止。
因此，可以在第八开口650和第九开口655中分别形成具有杯形形状的第一下电极660和第二下电极665。在实施例中，第一下电极660和第二下电极665可以包括金属、金属氮化物、金属硅化物、掺杂多晶硅等。然而，本公开的实施例不必限于此。
在实施例中，可以使用蚀刻溶液(例如LAL)通过湿蚀刻工艺来去除第二牺牲层和模制层640。
可以在第一下电极660、第二下电极665和第二蚀刻停止层630的表面上形成介电层。在实施例中，可以用介电层完全填充具有相对小尺寸的第八开口650，并且可以不用介电层完全填充具有相对大尺寸的第九开口655。在实施例中，介电层可以包括金属氧化物。然而，本公开的实施例不必限于此。
可以在介电层上形成第一上电极层，并且第一上电极层可以不完全填充第九开口655。例如，第一上电极层可以包括形成在基底100的第一区域I上的第一上电极680和形成在基底100的第二区域II上的可以没有完全填充第九开口655的第二上电极685。在实施例中，第一上电极层可以包括金属、金属氮化物、金属硅化物等。然而，本公开的实施例不必限于此。
可以在第一上电极层上形成第二上电极层，并且第二上电极层可以填充第九开口655的剩余部分。例如，第二上电极层可以包括形成在基底100的第一区域I上的第三上电极690和形成在基底100的第二区域II上并填充第九开口655的剩余部分的第四上电极695。在实施例中，第二上电极层可以包括掺杂有p型杂质(诸如硼)的硅锗。然而，本公开的实施例不必限于此。
可以对第二上电极层进行图案化，并且也可以对第一上电极层和介电层进行图案化以暴露第二蚀刻停止层630。
因此，包括第一下电极660、第一介电图案670、第一上电极680和第三上电极690的第一电容器结构可以形成在基底100的第一区域I上，并且多个第一下电极660可以彼此间隔开，例如在平面图中呈蜂窝图案或网格图案。多个第一下电极660中的每个与第一介电图案670、第一上电极680和第三上电极690的部分可以称为第一电容器700。因此，多个第一电容器700可以在基底100的第一区域I上在第一方向D1和第二方向D2中的每个上彼此间隔开。
另外，包括第二下电极665、第二介电图案675、第二上电极685和第四上电极695的第二电容器结构可以形成在基底100的第二区域II上，并且多个第二下电极665可以彼此间隔开，例如在平面图中呈蜂窝图案或网格图案。多个第二下电极665中的每个与第二介电图案675、第二上电极685和第四上电极695的部分可以称为第二电容器705。因此，多个第二电容器705可以布置为在基底100的第二区域II上在第一方向D1和第二方向D2中的每个上彼此间隔开。
在实施例中，多个第二电容器结构可以在基底100的第二区域II上彼此间隔开。在实施例中，多个第二电容器705可以形成在每个第一导电垫605上，并且一对第一导电垫605上的第二电容器705可以共用第二介电图案675、第二上电极685和第四上电极695(参照图42)。包括在基底100的第二区域II上的一对第一导电垫605上的多个第二电容器705的第二电容器结构可以形成去耦电容器。
参照图42，可以分别在基底100的第一区域I和第二区域II上的第一电容器结构和第二电容器结构以及第二蚀刻停止层630上形成第二绝缘夹层710，可以穿过第二绝缘夹层710形成第三接触插塞720和第四接触插塞725以分别接触一对第一导电垫605的上表面，并且可以形成第二布线730和第三布线735以分别接触第三接触插塞720的上表面和第四接触插塞725的上表面。
在实施例中，第二绝缘夹层710可以包括氧化物(诸如，氧化硅或低k介电材料)，并且第三接触插塞720和第四接触插塞725以及第二布线730和第三布线735可以包括金属、金属氮化物、金属硅化物等。然而，本公开的实施例不必限于此。
在实施例中，可以分别将源极电压和接地电压施加到第二布线730和第三布线735。
可以在第二绝缘夹层710以及第二布线730和第三布线735上形成上绝缘夹层和上布线，从而可以制造出半导体装置。
如上所示，可以对模制层640执行具有相对较大分辨率的EUV光刻工艺，以在基底100的第一区域I和第二区域II上分别形成第八开口650和第九开口655，用于形成分别包括在第一电容器700和第二电容器705中的第一下电极660和第二下电极665，因此第八开口650和第九开口655可以具有不同的尺寸而不需要使用DPT。
因此，仅第一下电极660和第一介电图案670可以形成在具有相对小尺寸的第八开口650中，而不只第二下电极665和第二介电图案675而且第二上电极685和第四上电极695可以形成在具有相对大尺寸的第九开口655中。因此，具有杯形形状的第二下电极665的除了其底表面之外的整个表面可以用在电容器的一部分中，使得包括第二下电极665的第二电容器705可以具有大的电容。
包括多个第二电容器705的第二电容器结构可以分别从电连接到彼此间隔开的第一导电垫605的第二布线730和第三布线735接收源极电压和接地电压，并且电荷可以存储在第二电容器结构中或从第二电容器结构发射，从而可以去除基底100的第二区域II上的各种电路图案之间的噪声。
通过上述工艺制造的半导体装置可以具有以下结构特性。
参照图35和图39至图42，半导体装置可以包括：第一栅极结构170，每个第一栅极结构170可以在第一方向D1上延伸，掩埋在包括单元区域I和外围电路区域II的基底100的单元区域I中；位线结构395，每个位线结构395可以在基底100的单元区域I上在第二方向D2上延伸；接触插塞结构475、500和549，在第二方向D2上设置在位线结构395之间；第一电容器700，在接触插塞结构475、500和549上；第一导电垫605，在基底100的外围电路区域II上并与基底100电绝缘；以及第二电容器705，在第一导电垫605上设置在第一方向D1和第二方向D2上。每个第一电容器700可以包括：第一下电极660，具有第一杯形形状；第一介电图案670，在第一下电极660的表面上并填充第一杯形形状的内部空间；第一上电极680，在第一介电图案670的表面上；以及第三上电极690，在第一上电极680的表面上。每个第二电容器705可以包括：第二下电极665，具有第二杯形形状；第二介电图案675，在第二下电极665的表面上；第二上电极685，在第二介电图案675的表面上；以及第四上电极695，在第二上电极685的表面上。在实施例中，第二介电图案675、第二上电极685和第四上电极695可以填充第二杯形形状的内部空间。
在实施例中，第二杯形形状的宽度可以大于第一杯形形状的宽度。
在实施例中，包括在第一电容器700中的第一下电极660可以在平面图中布置成蜂窝图案或网格图案，并且包括在第一电容器700中的第一介电图案670、第一上电极680和第三上电极690可以公共地形成在第一下电极660上。
在实施例中，包括在第二电容器705中的第二下电极665可以在平面图中布置成蜂窝图案或网格图案，并且包括在第二电容器705中的第二介电图案675、第二上电极685和第四上电极695可以公共地形成在第二下电极665上。
在实施例中，多个第一导电垫605可以在基底100的外围电路区域II上彼此间隔开，并且第二介电图案675、第二上电极685和第四上电极695可以公共地形成在多个第一导电垫605之中的彼此相邻的一对第一导电垫605上的第二下电极665上。
在实施例中，第二布线730和第三布线735可以分别形成在一对第一导电垫605上且电连接到该对第一导电垫605，并且源极电压和接地电压可以分别被施加到第二布线730和第三布线735。
图43和图44是示出根据实施例的第一电容器700和第二电容器705的剖视图。
参照图43，包括在第一电容器结构中的第一电容器700可以包括具有柱形形状的第一下电极660，并且可以包括顺序堆叠在第一下电极660上的第一介电图案670、第一上电极680和第三上电极690。
例如，当第八开口650具有小尺寸时，下电极层可以完全填充第八开口650，因此第一下电极660可以具有柱形形状。
参照图44，包括在第二电容器结构中的第二上电极685可以填充第九开口655的剩余部分，因此第四上电极695可以不形成在第九开口655中。
然而，至少第二上电极685可以形成在第九开口655中，并且具有杯形形状的第二下电极665的除了底表面之外的整个表面可以用于第二电容器705的电容。
在实施例中，包括在第一电容器700中的第一下电极660和包括在第二电容器705中的第二下电极665可以具有不同的尺寸，并且可以根据其尺寸具有杯形形状或柱形形状。上电极的一部分或整个部分和介电图案可以形成在具有杯形形状的第一下电极660或第二下电极665中。
例如，如果第一下电极660具有杯形形状，则第一介电图案670和第一上电极680可以填充在第一下电极660的杯形形状的内部空间中，或者第一介电图案670、第一上电极680和第三上电极690可以填充在其中。可选地，例如，如果第二下电极665具有杯形形状，则第二介电图案675和第二上电极685可以填充在第二下电极665的杯形形状的内部空间中，或者第二介电图案675、第二上电极685和第四上电极695可以填充在其中。
如果第一下电极660和/或第二下电极665具有杯形形状，则介电图案和上电极可以不填充其内部空间，并且可以在其中形成接缝。
虽然已经参考本公开的非限制性实施例示出和描述了本公开，但是本领域普通技术人员将理解的是，在不脱离本公开的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
基底，包括单元区域和外围电路区域；
栅极结构，在基底的单元区域上，每个栅极结构在基本平行于基底的上表面的第一方向上延伸；
位线结构，在基底的单元区域上，每个位线结构在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸；
接触插塞结构，在第二方向上设置在基底上的位线结构之间；
第一电容器，分别在接触插塞结构上；
导电垫，在基底的外围电路区域上，导电垫与基底电绝缘；以及
第二电容器，在导电垫上，第二电容器布置在第一方向和第二方向上，
其中：
每个第一电容器包括：第一下电极，具有第一杯形形状；第一介电图案，在第一下电极的表面上，第一介电图案填充第一下电极的第一杯形形状的内部空间；以及第一上电极，在第一介电图案的表面上，并且
每个第二电容器包括：第二下电极，具有第二杯形形状；第二介电图案，在第二下电极的表面上；以及第二上电极，在第二介电图案的表面上，
其中，第二介电图案和第二上电极填充第二下电极的第二杯形形状的内部空间。
2.根据权利要求1所述的半导体装置，其中，第二下电极的第二杯形形状的宽度大于第一下电极的第一杯形形状的宽度。
3.根据权利要求1所述的半导体装置，其中：
每个第一电容器还包括在第一上电极上的第三上电极；并且
每个第二电容器还包括在第二上电极上的第四上电极。
4.根据权利要求3所述的半导体装置，其中：
第一上电极和第二上电极中的每个包括金属氮化物；并且
第三上电极和第四上电极中的每个包括掺杂有杂质的硅锗。
5.根据权利要求3所述的半导体装置，其中：
包括在第一电容器中的第一下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第一电容器中的第一介电图案、第一上电极和第三上电极公共地形成在第一下电极上。
6.根据权利要求3所述的半导体装置，其中：
包括在第二电容器中的第二下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第二电容器中的第二介电图案、第二上电极和第四上电极公共地形成在第二下电极上。
7.根据权利要求6所述的半导体装置，其中：
导电垫包括在基底的外围电路区域上彼此间隔开的多个导电垫，
其中，第二介电图案、第二上电极和第四上电极公共地形成在所述多个导电垫之中彼此相邻的一对导电垫上的第二下电极上。
8.根据权利要求7所述的半导体装置，所述半导体装置还包括分别设置在所述一对导电垫上并电连接到所述一对导电垫的第一布线和第二布线，
其中，源极电压和接地电压分别施加到第一布线和第二布线。
9.一种半导体装置，所述半导体装置包括：
基底，包括单元区域和外围电路区域；
栅极结构，在基底的单元区域上，每个栅极结构在基本平行于基底的上表面的第一方向上延伸；
位线结构，在基底的单元区域上，每个位线结构在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸；
接触插塞结构，在第二方向上设置在基底上的位线结构之间；
第一电容器，分别在接触插塞结构上；
导电垫，在基底的外围电路区域上，导电垫与基底电绝缘；以及
第二电容器，在导电垫上，第二电容器布置在第一方向和第二方向上，
其中：
每个第一电容器包括：第一下电极，具有第一杯形形状；第一介电图案，在第一下电极的表面上；第一上电极，在第一介电图案的表面上；以及第三上电极，在第一上电极的表面上，并且
每个第二电容器包括：第二下电极，具有第二杯形形状；第二介电图案，在第二下电极的表面上；第二上电极，在第二介电图案的表面上；以及第四上电极，在第二上电极的表面上，
其中，第二介电图案、第二上电极和第四上电极填充第二下电极的第二杯形形状的内部空间。
10.根据权利要求9所述的半导体装置，其中，第二下电极的第二杯形形状的宽度大于第一下电极的第一杯形形状的宽度。
11.根据权利要求9所述的半导体装置，其中：
包括在第一电容器中的第一下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第一电容器中的第一介电图案、第一上电极和第三上电极公共地形成在第一下电极上。
12.根据权利要求9所述的半导体装置，其中：
包括在第二电容器中的第二下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第二电容器中的第二介电图案、第二上电极和第四上电极公共地形成在第二下电极上。
13.根据权利要求12所述的半导体装置，其中：
导电垫包括在基底的外围电路区域上彼此间隔开的多个导电垫，
其中，第二介电图案、第二上电极和第四上电极公共地形成在所述多个导电垫之中彼此相邻的一对导电垫上的第二下电极上。
14.根据权利要求13所述的半导体装置，所述半导体装置还包括分别设置在所述一对导电垫上并电连接到所述一对导电垫的第一布线和第二布线，
其中，源极电压和接地电压分别施加到第一布线和第二布线。
15.一种半导体装置，所述半导体装置包括：
基底，包括单元区域和外围电路区域；
栅极结构，在基底的单元区域上，每个栅极结构在基本平行于基底的上表面的第一方向上延伸；
位线结构，在基底的单元区域上，每个位线结构在基本平行于基底的上表面并与第一方向交叉的第二方向上延伸；
接触插塞结构，在第二方向上设置在基底上的位线结构之间；
第一电容器，分别在接触插塞结构上；
导电垫，在基底的外围电路区域上，导电垫与基底电绝缘；以及
第二电容器，在导电垫上，第二电容器布置在第一方向和第二方向上，
其中：
每个第一电容器包括：第一下电极，具有柱形形状；第一介电图案，在第一下电极的表面上；第一上电极，在第一介电图案的表面上；以及第三上电极，在第一上电极的表面上，
每个第二电容器包括：第二下电极，具有杯形形状；第二介电图案，在第二下电极的表面上；第二上电极，在第二介电图案的表面上；以及第四上电极，在第二上电极的表面上，并且
第二介电图案、第二上电极和第四上电极填充第二下电极的杯形形状的内部空间。
16.根据权利要求15所述的半导体装置，所述半导体装置还包括：
有源图案，在基底上，每个有源图案在基本平行于基底的上表面并且相对于第一方向和第二方向具有锐角的第三方向上延伸，
其中，每个位线结构接触对应有源图案的在第三方向上的中心上表面，并且
每个接触插塞结构接触对应有源图案的在第三方向上的端部。
17.根据权利要求15所述的半导体装置，其中：
包括在第一电容器中的第一下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第一电容器中的第一介电图案、第一上电极和第三上电极公共地形成在第一下电极上。
18.根据权利要求15所述的半导体装置，其中：
包括在第二电容器中的第二下电极在平面图中布置为蜂窝图案或网格图案，
其中，包括在第二电容器中的第二介电图案、第二上电极和第四上电极公共地形成在第二下电极上。
19.根据权利要求18所述的半导体装置，其中：
导电垫包括在基底的外围电路区域上彼此间隔开的多个导电垫，
其中，第二介电图案、第二上电极和第四上电极公共地形成在所述多个导电垫中彼此相邻的一对导电垫上的第二下电极上。
20.根据权利要求19所述的半导体装置，所述半导体装置还包括分别设置在所述一对导电垫上并电连接到所述一对导电垫的第一布线和第二布线，
其中，源极电压和接地电压分别施加到第一布线和第二布线。
CN202211285469.5A 2021-11-10 2022-10-20 半导体装置 Pending CN116133425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0154156 2021-11-10
KR1020210154156A KR20230068137A (ko) 2021-11-10 2021-11-10 반도체 장치

Publications (1)

Publication Number Publication Date
CN116133425A true CN116133425A (zh) 2023-05-16

Family

ID=86229443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211285469.5A Pending CN116133425A (zh) 2021-11-10 2022-10-20 半导体装置

Country Status (4)

Country Link
US (1) US20230146151A1 (zh)
KR (1) KR20230068137A (zh)
CN (1) CN116133425A (zh)
TW (1) TWI814592B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587669B1 (ko) * 2003-10-29 2006-06-08 삼성전자주식회사 반도체 장치에서의 저항 소자 형성방법.
KR102076060B1 (ko) * 2013-06-10 2020-02-11 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
TW202320304A (zh) 2023-05-16
TWI814592B (zh) 2023-09-01
KR20230068137A (ko) 2023-05-17
US20230146151A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
CN110634869B (zh) 存储器阵列及其制造方法
US11380700B2 (en) Vertical memory devices
CN109994474B (zh) 半导体器件
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US11264392B2 (en) Semiconductor devices
US11037930B2 (en) Semiconductor devices
US9953985B2 (en) Method of manufacturing integrated circuit device
US11678485B2 (en) Vertical memory devices
US20240008260A1 (en) Semiconductor devices having contact plugs
CN114156268A (zh) 半导体装置
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
KR20210040708A (ko) 집적회로 장치 및 그 제조 방법
CN115513207A (zh) 半导体存储器件
US20230146151A1 (en) Semiconductor devices
CN114068552A (zh) 半导体器件以及制造该半导体器件的方法
TWI843223B (zh) 去耦電容結構和包括其的半導體裝置
US20230035456A1 (en) Method of forming a wiring and method of manufacturing a semiconductor device using the same
US20230006050A1 (en) Gate structures and semiconductor devices including the same
US20240040772A1 (en) Semiconductor devices
CN118057919A (zh) 半导体装置
KR20230059272A (ko) 반도체 장치
CN115497941A (zh) 半导体装置
CN116896862A (zh) 半导体器件
CN116471834A (zh) 半导体装置
CN117377312A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication