CN116131833A - 雪崩二极管控制电路 - Google Patents

Abstract

本发明公开了一种雪崩二极管控制电路，包括：像元组，其包括至少两个带有倍增功能的像元，所述像元为APD或SPAD；信号检出电路，其耦接所述像元组，被配置为检测所述像元组产生的电信号；至少一个复位/淬灭电路，其耦接所述像元组或像元组中的像元，被配置为对像元进行复位和/或淬灭；第一使能电路，其对应所述像元组中的单个或多个像元设置，用于基于使能信号控制像元与信号检出电路之间的电气连接状态。本发明的雪崩二极管控制电路，通过在雪崩二极管和复位电路及信号检出电路之间引入使能电路以实现分时复用，进而节约了芯片面积，提高了集成度。

Description

雪崩二极管控制电路

技术领域

本发明涉及半导体技术领域，具体涉及一种雪崩二极管控制电路。

背景技术

雪崩二极管包括APD和SPAD。其中APD是雪崩光电二极管(Avalanche Photodiode)的缩写，SPAD是单光子雪崩二极管的首字母缩写(Single Photon Avalanche Diode)。其基本工作原理是将APD或SPAD反向偏置于雪崩电压Vbd之上，使其发生雪崩现象。通过该现象实现光信号的迅速放大。

实际工作时，SPAD相当于一个被反向偏置的PN结。反向偏置电压的大小为在雪崩电压Vbd基础上再叠加一个过载电压Vex。于是，这个PN结就会工作于盖革(Geiger)模式。附图1表示的是SPAD的3个工作状态。初期状态1是加了偏置电压后，SPAD进入了OFF状态。当该状态受到触发(Trigger)后产生雪崩击穿，于是SPAD进入了大电流的ON状态2。当SPAD工作于盖革模式时，光增益为无限大。该无限大的增益是由半导体内的碰撞离化现象(impactionization)所产生的。该现象所产生的大电流虽然叫做击穿，但是由于大量的电子并不会破坏晶体结构，所以并没有器件的损伤。最后，这个大电流会降低SPAD的偏置电压，把SPAD带入到状态3。

如附图2所示为SPAD的AFE所包含的电路例。SPAD在发生雪崩之后，二极管两端的电荷随着雪崩电流减小。把SPAD带入到状态3，这个过程是退火过程。退火结束后，需要再次把SPAD加上过电压Vex，这个过程是复位过程。通常，需要一个复位电路把Vex和SPAD进行连接。而这个复位电路可以有主动复位电路和被动复位电路。对于复位电路来说，在设计的时候需要考虑到退火功能。有时候也会根据设计需要加入退火电路。图2(a)和(b)分别显示了SPAD的两种不同接法，信号既可以从负极(Cathode)接出来，也可以从正极(Anode)接出来。

现有的雪崩二极管的控制电路至少包括复位电路和信号检出电路。这些电路占用芯片的面积较大，进而提高了芯片成本，使得复杂功能难以集成。

发明内容

为了解决上述问题，本发明提供了一种雪崩二极管控制电路，通过在雪崩二极管和复位电路及信号检出电路之间引入使能电路以实现分时复用，进而节约芯片面积，提高集成度。具体通过如下方案实现：

一种雪崩二极管控制电路，包括：

像元组，其包括至少两个带有倍增功能的像元，所述像元为APD或SPAD；

信号检出电路，其耦接所述像元组，被配置为检测所述像元组产生的电信号；

至少一个复位/淬灭电路，其耦接所述像元组或像元组中的像元，被配置为对像元进行复位和/或淬灭；

第一使能电路，其对应所述像元组中的单个或多个像元设置，用于基于使能信号控制像元与信号检出电路之间的电气连接状态。

在一些实施例中，所述像元组中的像元设置为n个，n≥2；所述n个像元的正极分别耦接负偏压，负极共同耦接同一信号检出电路，并通过共同或分别配置的复位/淬灭电路耦接正偏压；所述第一使能电路设置为对应像元组中像元的n个，并分别配置于像元负极与信号检出电路之间，或者像元正极与负偏压之间。

在一些实施例中，所述像元组中的像元设置为n个，n≥2；所述n个像元的负极分别耦接正偏压，正极共同耦接同一信号检出电路，并通过共同或分别配置的复位/淬灭电路耦接电源地；所述第一使能电路设置为对应像元组中像元的n个，并分别配置于像元正极与信号检出电路之间，或者像元负极与正偏压之间。

在一些实施例中，所述使能电路包括一场效应管或三极管，所述场效应管或三极管与所述像元串联耦接，并通过栅极或基极耦接使能信号。

在一些实施例中，该雪崩二极管控制电路还包括至少一个控制电路，所述控制电路耦接至少两个所述第一使能电路，用于向与之耦接的第一使能电路输出使能信号，进而控制对应像元与信号检出电路之间的电气连接状态。

在一些实施例中，该雪崩二极管控制电路还包括控制电路，所述控制电路分别耦接对应像元组中每个像元的第一使能电路，用于向所述第一使能电路输出使能信号，使得同一时刻只有一个像元与所述信号检出电路联通。

在一些实施例中，所述像元组中的像元设置为p行q列的像元阵列，p≥2，q≥2；所述第一使能电路对应所述像元阵列中的单行或若干行像元设置，用于基于使能信号控制单行或若干行像元与对应信号检出电路之间的电气连接状态。

在一些实施例中，该雪崩二极管控制电路还包括第二使能电路，所述第二使能电路对应所述像元阵列中的单列或若干列像元设置，用于基于使能信号控制单列或若干列像元与信号检出电路之间的电气连接状态。

在一些实施例中，所述信号检出电路设置为m个，1≤m≤p；每个信号检出电路对应所述像元阵列中的一行像元；所述信号检出电路还被配置为接收对应其它行像元的信号检出电路产生的输入中续信号，并基于所述输入中续信号和检测到的本地电信号产生输出中续信号。

在一些实施例中，所述信号检出电路中同时使用高压MOS和低压MOS，并且存在一条从电源到GND的电路路径，该路径包含至少一个高压MOS和至少一个低压MOS。

在一些实施例中，所述m个信号检出电路包括配置有与非门的第一类信号检出电路和配置有或非门的第二类信号检出电路，所述第一类信号检出电路和第二类信号检出电路交替配置，用于接收前置信号检出电路输出的中续信号，基于所述中续信号和检测到的本地信号产生新的中续信号并输出至后置信号检出电路。

在一些实施例中，所述复位/淬灭电路和信号检出电路使用同一个电源。

在一些实施例中，该雪崩二极管控制电路还包括像元保护电路，所述像元保护电路对应像元组中的每个像元设置，用于保护使能电路和信号检测电路。

在一些实施例中，该雪崩二极管控制电路还包括使能信号生成电路，用于根据多个使能信号基于预设逻辑输出一路使能信号。

在一些实施例中，所述像元组、信号检出电路、复位/淬灭电路和第一使能电路均设置于同一个基板上。

在一些实施例中，所述像元组设置于第一基板上，所述第一使能电路、信号检出电路和复位/淬灭电路设置于第二基板上，所述第一使能电路和像元组中的像元之间通过堆叠式工艺连接。

在一些实施例中，所述像元组和第一使能电路设置于第一基板上，所述信号检出电路和复位/淬灭电路设置于第二基板上，所述第一基板和第二基板上的电路之间通过堆叠式工艺连接。

本发明的有益技术效果如下：

本发明通过在雪崩二极管和复位电路及信号检出电路之间引入使能电路，能够动态调整2个或2个以上的像元与信号检出电路、复位/淬灭电路之间的连接关系，使得上述电路的全部或者部分达到针对多个像元反复使用的效果，实现分时复用。通过电路复用，比起现有技术里每一个像元需要独立的复位电路和信号检出电路的方案来说，能够显著减少芯片面积，提高集成度。

附图说明

图1为SPAD的工作模式及三种状态转换的示意图。

图2为现有技术中SPAD的AFE包含的电路及两种不同接法的示意图。

图3为本发明的雪崩二极管控制电路第一种示出实施例的连接示意图。

图4为本发明的雪崩二极管控制电路第二种示出实施例的连接示意图。

图5为本发明的雪崩二极管控制电路第三种示出实施例的连接示意图。

图6为本发明的雪崩二极管控制电路第四种示出实施例的连接示意图。

图7为本发明的雪崩二极管控制电路第五种示出实施例的连接示意图。

图8为本发明的雪崩二极管控制电路第六种示出实施例的连接示意图。

图9为本发明的雪崩二极管控制电路一种示出性实施例的电路示意图。

图10为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图11为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图12为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图13为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图14为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图15为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图16为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图17为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图18为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图19为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图20为本发明的雪崩二极管控制电路用于像元阵列实施例一的原理示意图。

图21为本发明的雪崩二极管控制电路用于像元阵列实施例二的原理示意图。

图22为本发明的雪崩二极管控制电路进行信号中续实施例一的电路示意图。

图23为本发明的雪崩二极管控制电路进行信号中续实施例二的电路示意图。

图24为本发明的雪崩二极管控制电路进行信号中续实施例二的信号示意图。

图25为本发明的雪崩二极管控制电路进行信号中续实施例三的电路示意图。

图26为本发明的雪崩二极管控制电路进行信号中续实施例三的信号示意图。

图27为本发明的雪崩二极管控制电路进行信号中续实施例四的电路示意图。

图28为本发明的雪崩二极管控制电路进行信号中续实施例四的信号示意图。

图29为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图30为本发明的雪崩二极管控制电路另一种示出性实施例的模式示意图。

图31为本发明的雪崩二极管控制电路另一种示出性实施例的电路示意图。

图32为本发明的雪崩二极管控制电路一种制备工艺实施例的示意图。

图33为本发明的雪崩二极管控制电路另一种制备工艺实施例的示意图。

图34为本发明的雪崩二极管控制电路一种应用实施例的示意图。

图35为本发明的雪崩二极管控制电路另一种应用实施例的示意图。

具体实施方式

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

需要说明的是，在下述的一个或多个实施例中，正偏压表示该偏置电压相对于(芯片的)电源地为正或较高，负偏压表示该偏置电压相对于(芯片的)电源地为负或较低。

另外，为了说明方便，下述一个或多个实施例中，仅给出了包括两个像元的像元组作为示例。本领域技术人员应当理解，本发明的方案中，像元组可以设置为多个，每个像元组中的像元可以为n个，n≥2，像元组和像元组中像元的具体数量不影响本发明技术方案的实施和技术目的的实现，下述实施例也不构成对本发明的限制。

实施例1

如图3所示，本示出实施例示出了一种雪崩二极管控制电路，包括由至少两个带有倍增功能的像元组成的像元组，其中，像元可以为APD或SPAD。两个像元SPAD1、SPAD2的正极分别耦接负偏压-Vbd，负极分别通过使能电路1和使能电路2耦接信号检出电路，并通过复位电路耦接正偏压Vex。

其中，信号检出电路被配置为检测像元组产生的电信号；复位电路，被配置为对像元进行复位和/或淬灭；使能电路1和使能电路2分别用于基于使能信号1和使能信号2控制两个像元与信号检出电路之间的电气连接状态。

通过上述设计，即可通过使能信号1和使能信号2动态调整2个像元与信号检出电路、复位电路之间的连接关系，实现针对多个像元反复使用的效果，实现分时复用。通过电路复用，比起现有技术里每一个像元需要独立的复位电路和信号检出电路的方案来说，能够显著减少芯片面积，提高集成度。下面的其它实施例具有类似技术效果，在说明时将不作赘述。

实施例2

如图4所示，本示出性实施例为本发明中雪崩二极管控制电路的实施方案之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要特征在于：

两个像元SPAD1、SPAD2的负极分别耦接正偏压Vbd+Vex，正极分别通过使能电路1和使能电路2耦接信号检出电路，并通过复位电路耦接电源地CND。

使能电路1和使能电路2分别用于基于使能信号1和使能信号2控制两个像元与信号检出电路之间的电气连接状态。

实施例3

如图5所示，本示出性实施例为本发明中雪崩二极管控制电路的实施方案之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要特征在于：

两个像元SPAD1、SPAD2的负极分别耦接信号检出电路，并通过复位电路耦接正偏压Vex，正极分别通过使能电路1和使能电路2耦接负偏压-Vbd。

使能电路1和使能电路2分别用于基于使能信号1和使能信号2控制两个像元与负偏压-Vbd的耦接，从而控制两个像元的工作状态，改变像元与信号检出电路之间的电气连接状态。

实施例4

如图6所示，本示出性实施例为本发明中雪崩二极管控制电路的实施方案之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要特征在于：

两个像元SPAD1、SPAD2的正极分别耦接负偏压-Vbd，负极分别通过使能电路1和使能电路2耦接信号检出电路，并分别通过复位电路1和复位电路2耦接正偏压Vex。

使能电路1和使能电路2分别用于基于使能信号1和使能信号2控制两个像元与信号检出电路之间的电气连接状态。

实施例5

如图7所示，本示出性实施例为本发明中雪崩二极管控制电路的实施方案之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要特征在于：

两个像元SPAD1、SPAD2的正极分别耦接负偏压-Vbd，负极分别通过使能电路1和使能电路2耦接信号检出电路和淬灭/复位电路3，并分别通过淬灭/复位电路1和淬灭/复位电路2耦接正偏压Vex。

使能电路1和使能电路2分别用于基于使能信号1和使能信号2控制两个像元与信号检出电路之间的电气连接状态。

实施例6

如图8所示，本示出性实施例为本发明中雪崩二极管控制电路的实施方案之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要特征在于：

像元组包括N个像元SPAD1、SPAD2、…、SPAD N，N个像元的正极分别耦接负偏压-Vbd，负极分别通过使能电路1、使能电路2、…、使能电路N耦接信号检出电路，并通过淬灭/复位电路耦接正偏压Vex。…

使能电路1、使能电路2、…、使能电路N分别用于基于使能信号1、使能信号2、…、使能信号N控制N个像元与信号检出电路之间的电气连接状态。

实施例7

如图9所示，本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例中，由一个高压PMOS M3和一个高压NMOS M4连接构成的反相器作为信号检出电路，通过电阻R实现了淬灭/复位功能。两个像元的正极分别耦接负偏压-Vbd，负极分别通过由两个高压PMOS M1、M2构成的使能电路1和使能电路2耦接上述信号检出电路，并通过电阻耦接正偏压Vex。

本实施例中，通过使能信号1和使能信号2控制两个高压PMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例8

如图10所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例7相似，在本实施例中未作解释的特征，采用实施例7中的解释，在此不再进行赘述。本实施例的主要特征在于：

由两组高压PMOS M4、M6和高压NMOSM5、M7连接构成的反相器及一个低压PMOS M8和一个低压NMOS M9连接构成的反相器串接构成信号检出电路(包含电压转换功能(从高压Vex到低压Vdd))，并用一个被偏置的高压PMOS M2实现淬灭/复位功能。两个像元的正极分别耦接负偏压-Vbd，负极分别通过由两个高压PMOS M1、M3构成的使能电路1和使能电路2耦接上述信号检出电路，并通过被偏置的高压PMOS M2耦接正偏压Vex。

本实施例中，通过使能信号1和使能信号2控制两个高压PMOS M1、M3的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例9

如图11所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例7相似，在本实施例中未作解释的特征，采用实施例7中的解释，在此不再进行赘述。本实施例的主要特征在于：

由一个高压PMOS M3和一个高压NMOS M4连接构成的反相器作为信号检出电路，通过电阻R实现了淬灭/复位功能。一个像元的负极通过由高压NMOS M1构成的使能电路1耦接正偏压Vbd+Vex，正极耦接上述信号检出电路，并通过由电阻耦接电源地GND；另一个像元的负极耦接正偏压Vbd+Vex，正极通过由高压NMOS M2构成的使能电路2耦接上述信号检出电路，并通过同一电阻耦接电源地GND。

本实施例中，通过使能信号1和使能信号2控制两个高压NMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例10

如图12所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例8相似，在本实施例中未作解释的特征，采用实施例8中的解释，在此不再进行赘述。本实施例的主要特征在于：

由两组高压PMOS M5、M7和高压NMOS M6、M8连接构成的反相器及一个低压PMOS M9和一个低压NMOS M10连接构成的反相器串接构成信号检出电路(包含电压转换功能(从高压Vex到低压Vdd))，并用两个被偏置的高压NMOS M1、M3实现淬灭/复位功能。两个像元的负极分别耦接正偏压Vbd+Vex，正极分别通过两个高压NMOS M2、M4构成的使能电路1和使能电路2耦接上述信号检出电路，并分别通过两个被偏置的高压NMOS耦接电源地GND。

本实施例中，通过使能信号1和使能信号2控制两个高压NMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例11

如图13所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例10相似，在本实施例中未作解释的特征，采用实施例10中的解释，在此不再进行赘述。本实施例的主要特征在于：

由两组高压PMOS M6、M8和高压NMOS M7、M9连接构成的反相器构成信号检出电路，并由一个延迟电路和高压NMOS M5构成主动复位/淬灭电路102。用两个被偏置的高压NMOSM1、M3实现被动淬灭/复位功能。

两个像元的负极分别耦接正偏压Vbd+Vex，正极分别通过两个高压NMOSM2、M4构成的使能电路1和使能电路2耦接上述信号检出电路及主动复位/淬灭电路102，并分别通过两个被偏置的高压NMOS M1、M3构成的被动复位/淬灭电路101耦接电源地GND。

本实施例中，通过使能信号1和使能信号2控制两个高压NMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例12

如图14所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例11相似，在本实施例中未作解释的特征，采用实施例11中的解释，在此不再进行赘述。本实施例的主要特征在于：

由一组高压PMOS M6和高压NMOS M7连接构成的反相器构成信号检出电路，并由一个延迟电路和高压PMOS M5构成主动复位/淬灭电路102。用两个被偏置的高压NMOS M1、M3构成被动淬灭/复位电路101。

两个像元的负极分别耦接正偏压Vbd+Vex，正极分别通过两个高压NMOS构成的使能电路1和使能电路2耦接上述信号检出电路及主动复位/淬灭电路，并分别通过两个被偏置的高压NMOS耦接电源地GND。

本实施例中，通过使能信号1和使能信号2控制两个高压NMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。

实施例13

如图15所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例7相似，在本实施例中未作解释的特征，采用实施例7中的解释，在此不再进行赘述。本实施例的主要特征在于：

由一个高压PMOS和一个高压NMOS连接构成的反相器构成信号检出电路，并用一个被偏置的高压PMOS M0实现淬灭/复位功能。

像元组包括N个像元，每个像元的正极分别耦接负偏压-Vbd，负极分别通过N个高压PMOS构成的使能电路1、使能电路2、…、使能电路N耦接上述信号检出电路，并共同通过被偏置的高压PMOS耦接正偏压Vex。

本实施例中，通过使能信号1、使能信号2、…、使能信号N可分别控制N个高压PMOS的通断，进而分别控制N个像元与信号检出电路之间的电气连接状态。从而，对于包含多个SPAD的复合像元(Macro-Pixel)，可以通过使能信号控制当前使用的SPAD数量，进而调节光子检测效率(Photon-Detection-Efficiency:PDE)。

实施例14

如图16所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例13相似，在本实施例中未作解释的特征，采用实施例13中的解释，在此不再进行赘述。本实施例的主要特征在于：

由一个高压PMOS和一个高压NMOS连接构成的反相器构成信号检出电路，并用一个被偏置的高压PMOS实现淬灭/复位功能。

像元组包括N个像元，每个像元的正极分别耦接负偏压-Vbd，负极分别通过N个高压PMOS构成的使能电路1、使能电路2、…、使能电路N耦接上述信号检出电路，并共同通过被偏置的高压PMOS耦接正偏压Vex。还包括一个控制电路，该控制电路分别耦接使能电路1、使能电路2、…、使能电路N，通过使能信号1、使能信号2、…、使能信号N可分别控制N个高压PMOS的通断，进而分别控制N个像元与信号检出电路之间的电气连接状态。

本实施例中，通过带有使能电路的多个SPAD/APD共用同一个控制电路，可以节约面积，调节感度。比如说2个SPAD共用的话面积约为原来面积的1/2；5个SPAD共用的话面积约为原来面积的1/5。对于复合像元来说，可以在暗处使用的时候开启所有的SPAD；在亮处使用的时候只开启一个SPAD。

在另外的情形下，也可以将该控制电路配置为同一时刻只有一个像元与信号检出电路联通，实现“信号检出电路”的分时共用效果。

实施例15

如图17所示，本示出性实施例为本发明中雪崩二极管控制电路的示出性电路之一，本实施例的主要技术方案与实施例15相似，在本实施例中未作解释的特征，采用实施例15中的解释，在此不再进行赘述。本实施例的主要特征在于：

由一个高压PMOS和一个高压NMOS连接构成的反相器构成信号检出电路，并用一个被偏置的高压PMOS实现淬灭/复位功能。

像元组包括N个像元，每个像元的正极分别耦接负偏压-Vbd，负极分别通过N个高压PMOS构成的使能电路1、使能电路2、…、使能电路N耦接上述信号检出电路，并共同通过被偏置的高压PMOS耦接正偏压Vex。还包括至少两个控制电路，其中一个控制电路分别耦接使能电路1、使能电路2，另外的一个或两个以上的控制电路分别耦接使能电路3…、使能电路N，并分别通过使能信号1、使能信号2、…、使能信号N分别控制N个高压PMOS的通断，进而分别控制N个像元与信号检出电路之间的电气连接状态。

本实施例中，通过设置两个或两个以上的控制电路，可以更灵活地控制多个像元与信号检出电路的联通，以实现“信号检出电路”的分时共用效果。

实施例16

如图18所示，本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例中，由一个高压PMOS M5和一个高压NMOS M6连接构成的反相器作为信号检出电路，并用一个被偏置的高压PMOS M0实现淬灭/复位功能。

两个像元的正极分别耦接负偏压-Vbd，负极分别通过由两个高压PMOS M2、M3构成的使能电路1和使能电路2共同耦接上述信号检出电路，并通过由一个高压PMOS M1构成的使能电路3及被偏置的高压PMOS耦接正偏压Vex。

本实施例中，通过使能信号1a和使能信号2a控制两个高压PMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。同时，通过使能信号b控制使能电路3的通断，可在竖直方向同时控制两个像元与电源之间的电气连接状态，从而在单个使能电路的基础上添加双重使能电路，增加SPAD/APD控制的灵活度。

实施例17

如图19所示，本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例中，由一个高压PMOS M4和一个高压NMOS M5连接构成的反相器作为信号检出电路，并用一个被偏置的高压PMOS M0实现淬灭/复位功能。

两个像元的正极分别耦接负偏压-Vbd，负极分别通过由两个高压PMOS M2、M3构成的使能电路1和使能电路2共同耦接由一个高压PMOS M1构成的使能电路3，进而通过使能电路3共同耦接上述信号检出电路，并通过被偏置的高压PMOS耦接正偏压Vex。

本实施例中，通过使能信号1a和使能信号2a控制两个高压PMOS的通断，即可控制两个像元与信号检出电路之间的电气连接状态。同时，通过使能信号b控制使能电路3的通断，可在竖直方向同时控制两个像元与信号检出电路之间的电气连接状态，从而在单个使能电路的基础上添加双重使能电路，增加SPAD/APD控制的灵活度。

实施例18

如图20所示，本示出性实施例为本发明中雪崩二极管控制电路用于像元阵列的示例之一。本实施例在实施例1-13的基础上，对于多个像元构成的sensor，配置在某个方向(比如说横方向)上的1行或者几行像元共用一个使能信号。从而节约了面积，并可通过1行或者几行像元的工作状态调节sensor的感度。

实施例19

如图21所示，本示出性实施例为本发明中雪崩二极管控制电路用于像元阵列的示例之一。本实施例在实施例18的基础上，对于多个像元构成的sensor，配置在横方向上的1行或者几行像元共用一个使能信号，并在竖方向上的1列或者几列像元共用一个使能信号。从而节约了面积，并可通过横方向，竖方向，以及横方向和竖方向上使能信号的交叉使用控制对应位置像元的工作状态，进而调节sensor的感度。

实施例20

本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例的主要技术方案与实施例1及实施例7相似，在本实施例中未作解释的特征，采用实施例1和实施例7中的解释，在此不再进行赘述。本实施例的主要特征在于：

如图22(a)所示，在实施例1或实施例7的基础上，信号检出电路收到一个“输入中续信号”，并根据该信号和本地信号产生一个“输出中续信号”，以完成信号在阵列中的传出。

具体的，如图22(b)和图22(c)所示，在一些实施例中，信号检出电路10-40、11-14设置为多个，每个信号检出电路对应像元阵列中的一行像元。同时，位于中间部分的信号检出电路还被配置为接收相邻或间隔几行像元的信号检出电路产生的输入中续信号，并基于该输入中续信号和检测到的本地电信号产生输出中续信号。

实施例21

如图23所示为本发明中雪崩二极管控制电路配置上述具备中续功能的信号检出电路的一个示出性实例。该示例中，信号检出电路包括由一个高压PMOS M3和一个高压NMOSM4连接构成的第一反相器，耦接该第一反相器的或非(NOR)门电路，以及耦接该或非(NOR)门电路的由一个低压PMOS M9和一个低压NMOS M10连接构成的第二反相器。该或非(NOR)门电路包括一组高压PMOS和低压PMOS，以及一组高压NMOS和低压NMOS。其中，高压PMOS M6、低压PMOS M7和低压NMOS M8串接于电源Vdd和电源地GND之间，高压NMOS M5与低压NMOS M8并联连接。高压NMOS M5和高压PMOS M6的栅极共同耦接第一反相器的输出端，而低压PMOS M7和低压NMOS M8的栅极共同耦接输入中续信号，两者的耦接端作为输出端耦接第二反相器的输入端。进而，该或非(NOR)门电路与第二反相器共同构成一个或(OR)门电路，实现对输入中续信号或第一反相器输出信号的“或”逻辑输出。

本实施例中，信号检出电路中同时使用高压MOS和低压MOS，并且存在一条从电源到GND的电路路径，该路径包含至少一个高压MOS和至少一个低压MOS。由于本地信号是高压信号，中续信号是低压信号，所以和本地信号连接的管子需要是高压管。而低压管比高压管占用的芯片面积小，从而本实施例中使用高压管和低压管结合的方案比全部使用高压管的方案占用电路面积更小。

雪崩信号由于其在像元内完成ADC功能，其输出信号可以直接当成数字信号使用。如图24所示，因为或(OR)门可以完成对中续信号和本地信号的叠加，把雪崩信号仍然以高电平的形式传下去，从而对于高电平作为雪崩发生的本地信号这种情况而言，可以用或(OR)门完成信号的中续。

实施例22

如图25所示为本发明中雪崩二极管控制电路配置上述具备中续功能的信号检出电路的另一个示出性实例。该示例中，信号检出电路包括一个与非(NAND)门电路和由一个低压PMOS M7和一个低压NMOS M8连接构成的反相器。该与非(NAND)门电路包括一组高压PMOS和低压PMOS，以及一组高压NMOS和低压NMOS。其中，高压PMOS M3、低压NMOS M4和高压NMOS M5串接于电源Vdd和电源地GND之间，高压PMOS M3和高压NMOS M5的栅极共同耦接像元组输出的本地信号，高压PMOS M3和低压NMOS M4的连接端耦接所述反相器的信号输入端。低压PMOS M6的源极耦接电源Vdd，漏极也耦接所述反相器的信号输入端，且低压NMOSM4和低压PMOS M6的栅极共同耦接输入中续信号。该与非(NAND)门电路与反相器共同构成与(AND)门电路，实现对输入中续信号或本地输出信号的“与”逻辑输出。

本实施例中，信号检出电路中同时使用高压MOS和低压MOS，并且存在一条从电源到GND的电路路径，该路径包含至少一个高压MOS和至少一个低压MOS。由于本地信号是高压信号，中续信号是低压信号，所以和本地信号连接的管子需要是高压管。而低压管比高压管占用的芯片面积小，从而本实施例中使用高压管和低压管结合的方案比全部使用高压管的方案占用电路面积更小。

雪崩信号由于其在像元内完成ADC功能，其输出信号可以直接当成数字信号使用。如图26所示，因为与(AND)门可以完成对中续信号和本地信号的叠加，把雪崩信号仍然以低电平的形式传下去，对于低电平作为雪崩发生的本地信号这种情况而言，可以用与(AND)门完成信号的中续。

实施例23

如图27和28所示为本发明中雪崩二极管控制电路配置上述具备中续功能的信号检出电路的另一个示出性实例。该示例中，多个所述雪崩二极管控制电路对应的信号检出电路包括如图27所示的两类，第一类信号检出电路为由高压PMOS M2、低压PMOS M3、高压NMOS M1和低压NMOS M4构成的或非(NOR)门电路100，第二类信号检出电路为由高压PMOSM5、低压PMOS M8、高压NMOS M7和低压NMOS M6构成的与非(NAND)门电路200。如图28所示，本示例中，多个上述第一类信号检出电路(或非(NOR)门电路)和第二类信号检出电路(与非(NAND)门电路)交替配置，每一个信号检出电路被配置为接收前置信号检出电路输出的中续信号，基于该中续信号和检测到的本地信号产生新的中续信号并输出至后置信号检出电路。

由于NOR门和NAND门只需要4个晶体管，而OR门和AND门需要6个晶体管，从而采用本实施例中的NOR门+NAND门混合的方式可以进一步简化电路，削减电路占用面积。

上述实施例20-23中配置具备中续功能的信号检出电路有减少信号传输时间延迟的分散的作用。其机理如下：

当SPAD阵列较大，包含数百行和数百列的SPAD的时候，存在距离后续处理电路比较远的SPAD。对于这些SPAD的雪崩信号来说，从SPAD附近传出到阵列之外需要经过几毫米距离的传输，在传输过程中有较大寄生电容和电阻。

由于需要对2维SPAD阵列的雪崩信号进行读出，假设对于该阵列在列方向上进行读出。由于配线资源的不足，不同行的SPAD需要共用读出配线。

如果对雪崩信号不进行中续，则SPAD信号被读出的时候有较大的寄生电容和寄生电阻，导致波形的变化比较缓慢。在SPAD阵列之外接受上述SPAD的雪崩信号的晶体管的Vth的分散(该分散由制造工艺决定)所造成的时间精度上的分散会被放大。

通过对雪崩信号进行中续，则较大的寄生电容和寄生电阻被分成复数个较小的寄生电容和寄生电阻。从而每一个中续信号的波形的变化都比较快。同时，由于雪崩信号通过了多个中续电路，每个中续电路都接受上述SPAD的雪崩信号。寄生电容和寄生电阻造成的延迟效果被每个晶体管的Vth的整体效果所平均。从而信号传输时间延迟的分散被减小。

实施例24

如图29所示为本发明中雪崩二极管控制电路配置上述具备中续功能的信号检出电路的另一个示出性实例。本实施例的主要技术方案与实施例22相似，在本实施例中未作解释的特征，采用实施例22中的解释，在此不再进行赘述。本实施例的主要特征在于：

本实施例中，复位电路和信号检出电路中共用一个电源(Vdd)，从而该方案可以节约一个电源的配线，以进一步减小芯片面积。

实施例25

如图30所示，本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例在实施例1-19的基础上，对于2个以上的使能信号，增加了一个使能信号生成电路。

通过该使能信号生成电路，能够把2个使能信号合并成一个使能信号，对于需要2个使能电路控制的SPAD来说，可以只使用一个使能电路，从而减少了一个使能电路。当前述使能信号生成电路所合并的信号被多个SPAD使用的时候，就可以减少多个使能电路，从而达到节约芯片面积的效果。

实施例26

如图31(a)、(b)所示，本示出性实施例为本发明中雪崩二极管控制电路的一种示出性电路之一。本实施例在实施例1-19的基础上，进一步配置了像元保护电路，以保护使能电路和信号检测电路。

具体的，如图31(a)所示，该像元保护电路为反向耦接于像元负极和电源地之间的二极管D1，从而在电源地GND和像元负偏压-Vbd之间建立一个保护通道，避免过高的负偏压-Vbd对使能电路和信号检测电路造成损害。

或者，如图31(b)所示，该像元保护电路为耦接于像元负极和电源地之间的高压管M1，并基于保护电路控制信号控制器开关。当期打开时，同样能在电源地GND和像元负偏压-Vbd之间建立一个保护通道，避免过高的负偏压-Vbd对使能电路和信号检测电路造成损害。

实施例27

本示出性实施例为本发明中雪崩二极管控制电路的一种实施形态。其中，像元组、信号检出电路、复位/淬灭电路和使能电路均设置于同一个基板上。

实施例28

如图32所示，本示出性实施例为本发明中雪崩二极管控制电路的一种3D堆叠实施形态。其中，像元组设置于第一基板上，使能电路、信号检出电路和复位/淬灭电路设置于第二基板上，使能电路和像元组中的像元之间通过堆叠式工艺连接。

实施例29

如图33所示，本示出性实施例为本发明中雪崩二极管控制电路的另一种3D堆叠实施形态。其中，像元组和使能电路设置于第一基板上，信号检出电路和复位/淬灭电路设置于第二基板上，第一基板和第二基板上的电路之间通过堆叠式工艺连接。

实施例30

如图34所示，本示出性实施例为本发明中雪崩二极管控制电路应用于激光雷达的示意图。

实施例31

如图35所示，本示出性实施例为本发明中雪崩二极管控制电路应用于汽车雷达的示意图。

以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (17)

1.一种雪崩二极管控制电路，其特征在于，包括：

像元组，其包括至少两个带有倍增功能的像元，所述像元为APD或SPAD；

信号检出电路，其耦接所述像元组，被配置为检测所述像元组产生的电信号；

至少一个复位/淬灭电路，其耦接所述像元组或像元组中的像元，被配置为对像元进行复位和/或淬灭；

第一使能电路，其对应所述像元组中的单个或多个像元设置，用于基于使能信号控制像元与信号检出电路之间的电气连接状态。

2.如权利要求1所述的雪崩二极管控制电路，其特征在于，所述像元组中的像元设置为n个，n≥2；所述n个像元的正极分别耦接负偏压，负极共同耦接同一信号检出电路，并通过共同或分别配置的复位/淬灭电路耦接正偏压；所述第一使能电路设置为对应像元组中像元的n个，并分别配置于像元负极与信号检出电路之间，或者像元正极与负偏压之间。

3.如权利要求1所述的雪崩二极管控制电路，其特征在于，所述像元组中的像元设置为n个，n≥2；所述n个像元的负极分别耦接正偏压，正极共同耦接同一信号检出电路，并通过共同或分别配置的复位/淬灭电路耦接电源地；所述第一使能电路设置为对应像元组中像元的n个，并分别配置于像元正极与信号检出电路之间，或者像元负极与正偏压之间。

4.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，所述使能电路包括一场效应管或三极管，所述场效应管或三极管与所述像元串联耦接，并通过栅极或基极耦接使能信号。

5.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，还包括至少一个控制电路，所述控制电路耦接至少两个所述第一使能电路，用于向与之耦接的第一使能电路输出使能信号，进而控制对应像元与信号检出电路之间的电气连接状态。

6.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，还包括控制电路，所述控制电路分别耦接对应像元组中每个像元的第一使能电路，用于向所述第一使能电路输出使能信号，使得同一时刻只有一个像元与所述信号检出电路联通。

7.如权利要求1所述的雪崩二极管控制电路，其特征在于，所述像元组中的像元设置为p行q列的像元阵列，p≥2，q≥2；所述第一使能电路对应所述像元阵列中的单行或若干行像元设置，用于基于使能信号控制单行或若干行像元与对应信号检出电路之间的电气连接状态。

8.如权利要求7所述的雪崩二极管控制电路，其特征在于，还包括第二使能电路，所述第二使能电路对应所述像元阵列中的单列或若干列像元设置，用于基于使能信号控制单列或若干列像元与信号检出电路之间的电气连接状态。

9.如权利要求8所述的雪崩二极管控制电路，其特征在于，所述信号检出电路设置为m个，1≤m≤p；每个信号检出电路对应所述像元阵列中的一行像元；所述信号检出电路还被配置为接收对应其它行像元的信号检出电路产生的输入中续信号，并基于所述输入中续信号和检测到的本地电信号产生输出中续信号。

10.如权利要求9所述的雪崩二极管控制电路，其特征在于，所述信号检出电路中同时使用高压MOS和低压MOS，并且存在一条从电源到GND的电路路径，该路径包含至少一个高压MOS和至少一个低压MOS。

11.如权利要求9所述的雪崩二极管控制电路，其特征在于，所述m个信号检出电路包括配置有与非门的第一类信号检出电路和配置有或非门的第二类信号检出电路，所述第一类信号检出电路和第二类信号检出电路交替配置，用于接收前置信号检出电路输出的中续信号，基于所述中续信号和检测到的本地信号产生新的中续信号并输出至后置信号检出电路。

12.如权利要求1所述的雪崩二极管控制电路，其特征在于，所述复位/淬灭电路和信号检出电路使用同一个电源。

13.如权利要求1所述的雪崩二极管控制电路，其特征在于，还包括像元保护电路，所述像元保护电路对应像元组中的每个像元设置，用于保护使能电路和信号检测电路。

14.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，还包括使能信号生成电路，用于根据多个使能信号基于预设逻辑输出一路使能信号。

15.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，所述像元组、信号检出电路、复位/淬灭电路和第一使能电路均设置于同一个基板上。

16.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，所述像元组设置于第一基板上，所述第一使能电路、信号检出电路和复位/淬灭电路设置于第二基板上，所述第一使能电路和像元组中的像元之间通过堆叠式工艺连接。

17.如权利要求1-3任一项所述的雪崩二极管控制电路，其特征在于，所述像元组和第一使能电路设置于第一基板上，所述信号检出电路和复位/淬灭电路设置于第二基板上，所述第一基板和第二基板上的电路之间通过堆叠式工艺连接。

Images