CN116131581B - 集成振荡抑制电路的功率模块及方法 - Google Patents
集成振荡抑制电路的功率模块及方法 Download PDFInfo
- Publication number
- CN116131581B CN116131581B CN202310405174.5A CN202310405174A CN116131581B CN 116131581 B CN116131581 B CN 116131581B CN 202310405174 A CN202310405174 A CN 202310405174A CN 116131581 B CN116131581 B CN 116131581B
- Authority
- CN
- China
- Prior art keywords
- sic mosfet
- terminal
- inductance
- diode
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 104
- 230000010355 oscillation Effects 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000008878 coupling Effects 0.000 claims abstract description 25
- 238000010168 coupling process Methods 0.000 claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 claims abstract description 25
- 230000003071 parasitic effect Effects 0.000 claims abstract description 20
- 230000001965 increasing effect Effects 0.000 claims abstract description 18
- 230000002829 reductive effect Effects 0.000 claims abstract description 14
- 230000005674 electromagnetic induction Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 3
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 47
- 238000004088 simulation Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 230000035699 permeability Effects 0.000 claims description 7
- 229910000859 α-Fe Inorganic materials 0.000 claims description 7
- 229910003962 NiZn Inorganic materials 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 109
- 229910010271 silicon carbide Inorganic materials 0.000 description 108
- 238000013016 damping Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
- H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种集成振荡抑制电路的功率模块及方法，所述功率模块包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC‑端子以及DC+端子；耦合电路是由电阻Rc与电感Lc构成的回路，电感Lc包括磁芯以及绕制在磁芯上的线圈，磁芯还与DC+端子、或DC+端子和DC‑端子通过电磁感应产生虚拟电感Lv。本发明通过引入的虚拟电感增加直流母线的寄生电感，实现了SiC MOSFET管的零电压开通，降低了开关损耗，提高了振荡抑制效果；同时，利用过压抑制单元有效抑制了SiC MOSFET管关断过程中的过电压。
Description
技术领域
本发明属于电力电子器件技术领域，尤其涉及一种集成振荡抑制电路的功率模块及方法。
背景技术
以碳化硅(silicon carbide，SiC) MOSFET为代表的宽禁带半导体功率器件为电力电子技术的发展注入强大的活力。由于SiC MOSFET具有开关速度快、导通电阻低、工作温度高等优势，已逐渐代替Si IGBT，被广泛运用于电力牵引、光伏发电、智能电网等领域。然而，功率回路的杂散电感和负载的寄生电容将会为SiC MOSFET的高速特性造成极大的阻碍，由此会导致器件电压和电流发生超调和振荡，降低了电力系统的稳定性，剧烈的开关振荡会增加额外的功率损耗，这大大限制了其应用前景。因此，针对SiC MOSFET研究一种最优的方式来抑制开关振荡十分有必要。
当前，SiC MOSFET中不必要的开关振荡受到了广泛的关注。众多研究人员对SiCMOSFET产生的原理进行了详尽的分析，并提出了相应的办法来抑制开关振荡以及过电压；同时，针对解决方案对器件开关损耗也进行了分析。抑制SiC MOSFET开关振荡的方法主要分为以下几类：
（1）通过优化电路板布局和器件的封装结构来最小化功率环杂散电感，以缓解开关振荡持续时间和电压超调；
（2）通过增大门极电阻或者有源门极驱动的方式来降低开关速度，从而降低振荡、抑制电磁干扰，但无疑令SiC MOSFET失去自身优势，也会增大开关的开通、关断时间，进而增加开关损耗；
（3）采用外加缓冲电路的方式来抑制开关振荡和电压、电流的超调。
第（3）种方式是当前最为常用的方式。根据外加缓冲电路的位置，可将其分为主回路缓冲电路和耦合缓冲电路。主回路缓冲电路主要包括在功率回路中串联铁氧体磁珠、解耦电容，并联RC和C-RC缓冲电路方式，这些方式均能够通过缓冲电路的作用来抑制开关振荡，但是功率回路中插入额外的功率电感，将增加传导损耗和体积，而解耦电容会引起低频振荡，同时以上主回路缓冲电路均会增加开关的开通损耗和关断损耗。
耦合缓冲电路利用感应耦合原理来抑制主功率回路中的开关振荡，在抑制振荡的同时将缓冲损耗完全转移至二次侧，可以降低耦合缓冲电路的开关损耗，但是，耦合缓冲电路虽然十分具有优势，但其会造成一定的电压、电流过冲，易对器件造成一定的损伤，并且针对耦合线圈的设计仍有待商榷。
发明内容
本发明的目的在于提供一种集成振荡抑制电路的功率模块及方法，以解决传统功率模块振荡抑制效果不佳，开关损耗大，以及开关过程中存在电压过冲问题。
本发明是通过如下的技术方案来解决上述技术问题的：一种集成振荡抑制电路的功率模块，包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC-端子以及DC+端子；
所述SiC MOSFET管Q1的漏极与所述DC+端子、第一过压抑制单元中电容C1的第一端、第二过压抑制单元中电感L2的第一端、第二过压抑制单元中电阻R2的第一端连接，其源极与所述负载端子、第一过压抑制单元中的二极管D1阴极、SiC MOSFET管Q2的漏极以及第二过压抑制单元中二极管D2的阳极连接；所述SiC MOSFET管Q2的源极与所述DC-端子、第二过压抑制单元中电容C2的第一端、第一过压抑制单元中电感L1的第一端、第一过压抑制单元中电阻R1的第一端连接；
所述耦合电路是由电阻Rc与电感Lc构成的回路，所述电感Lc包括磁芯以及绕制在所述磁芯上的线圈；所述电感Lc的磁芯与DC+端子通过电磁感应产生虚拟电感Lv，或者所述电感Lc的磁芯与DC+端子和DC-端子通过电磁感应产生虚拟电感Lv。
进一步地，所述第一过压抑制单元包括二极管D1、电容C1、二极管D3、电感L1以及电阻R1；所述二极管D1的阳极与所述电容C1第二端、二极管D3的第一端、电阻R1的第二端连接；所述二极管D3的第二端与所述电感L1的第二端连接；
所述第二过压抑制单元包括二极管D2、电容C2、二极管D4、电感L2以及电阻R2；所述二极管D2的阴极与电容C2的第二端、二极管D4的第一端、电阻R2的第二端连接；所述二极管D4的第二端与所述电感L2的第二端连接。
进一步地，在所述SiC MOSFET管Q1的漏极与源极并联有二极管D5；在所述SiCMOSFET管Q2的漏极与源极并联有二极管D6。
进一步地，所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、负载端子、DC-端子以及DC+端子均设于DBC基板上；所述DBC基板沿长度方向依次划分第一区、第二区以及第三区；所述第一过压抑制单元、第二过压抑制单元设于第一区，所述SiC MOSFET管Q1、DC+端子设于第二区，所述SiC MOSFET管Q2、负载端子和DC-端子设于第三区；所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元之间通过铜层和/或键合线连接；
所述负载端子位于SiC MOSFET管Q2的漏极所在铜层，所述DC-端子位于SiCMOSFET管Q2的源极通过键合线所连接的铜层，所述DC+端子位于SiC MOSFET管Q1漏极所在铜层。
进一步地，所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元以及DBC基板均设于封装外壳内；所述电阻Rc、电感Lc设于所述封装外壳上，且所述电感Lc套设于穿过封装外壳的DC+端子、或DC+端子和DC-端子上。
进一步地，所述磁芯采用NiZn铁氧体磁芯，所述线圈采用利兹线。
进一步地，所述电感Lc的尺寸由所述虚拟电感Lv的感值来确定，具体确定过程为：
通过仿真得到SiC MOSFET管的开关损耗与回路寄生电感之间的关系曲线，进而得到总开关损耗与回路寄生电感之间的关系曲线；
以所述总开关损耗与回路寄生电感之间的关系曲线的最低点所对应的电感值作为虚拟电感Lv的最小感值；
根据所述虚拟电感Lv的最小感值确定电感Lc的尺寸，具体关系表达式为：
其中，u r 为电感Lc的磁性材料磁导率，u 0为空气磁导率，h为电感Lc的磁芯高度，r 2为电感Lc的磁芯内环半径或直径，r 1为电感Lc的磁芯外环半径或直径，L v 为虚拟电感Lv的感值。
基于同一构思，本发明还提供一种利用如上所述的功率模块进行振荡抑制的方法，包括以下步骤：
当所述功率模块通电后，直流母线电压升高，电阻R1对电容C1充电至直流母线电压Vdc，电阻R2对电容C2充电至直流母线电压Vdc；
当SiC MOSFET管Q1接收到关断信号后，SiC MOSFET管Q1的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D1导通，漏源电压Vds为电容C1充电，实现SiCMOSFET管Q1的漏源极关断过电压抑制；当SiC MOSFET管Q2接收到关断信号后，SiC MOSFET管Q2的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D2导通，漏源电压Vds为电容C2充电，实现SiC MOSFET管Q2的漏源极关断过电压抑制；
当SiC MOSFET管Q1关断后，电容C1获取的过电压通过二极管D3和电感L1回馈至直流母线，直到电容C1的电压降至直流母线电压；当SiC MOSFET管Q2关断后，电容C2获取的过电压通过二极管D4和电感L2回馈至直流母线，直到电容C2的电压降至直流母线电压；
当SiC MOSFET管Q1或SiC MOSFET管Q2接收到开通信号后，虚拟电感Lv的引入使直流母线的寄生电感增大，SiC MOSFET管Q1或SiC MOSFET管Q2的漏源电压的变化量增大，当SiC MOSFET管Q1或SiC MOSFET管Q2的漏源电压的变化量接近SiC MOSFET管Q1或SiCMOSFET管Q2的漏源电压时，实现零电压开通。
有益效果
与现有技术相比，本发明的优点在于：
本发明耦合电路中电感Lc的磁芯与DC端子通过电磁感应方式引入虚拟电感，通过虚拟电感增加直流母线的寄生电感来实现了SiC MOSFET管的零电压开通，降低了开关损耗，通过耦合电路中的电阻Rc引入的虚拟阻尼达到了很好的振荡抑制效果；同时，利用过压抑制单元有效抑制了SiC MOSFET管关断过程中的过电压，有效减少了开关过程中的电压过冲。
本发明的元器件集成在DBC基板上，提高了功率模块的稳定性，节省了空间。本发明不仅适用于半桥模块，引入虚拟阻尼和过压抑制方式使其能够用于并联模块和三相模块。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中集成振荡抑制电路的功率模块底板结构图；
图2是本发明实施例中集成振荡抑制电路的功率模块电路原理图；
图3是本发明实施例中集成振荡抑制电路的功率模块外部结构图；
图4是本发明实施例中集成振荡抑制电路的功率模块剖视图；
图5是本发明实施例中集成振荡抑制电路的功率模块结构简图；
图6是本发明实施例中开关损耗与回路寄生电感关系曲线图；
图7（a）是本发明实施例中未使用振荡抑制电路的关断波形仿真结果；
图7（b）是本发明实施例中采用RC缓冲器作为振荡抑制电路的关断波形仿真结果；
图7（c）是本发明实施例中采用RLC耦合阻尼电路作为振荡抑制电路的关断波形仿真结果；
图7（d）是本发明实施例中采用本发明功率模块作为振荡抑制电路的关断波形仿真结果；
图8（a）是本发明实施例中未使用振荡抑制电路的开通波形仿真结果；
图8（b）是本发明实施例中采用RC缓冲器作为振荡抑制电路的开通波形仿真结果；
图8（c）是本发明实施例中采用RLC耦合阻尼电路作为振荡抑制电路的开通波形仿真结果；
图8（d）是本发明实施例中采用本发明功率模块作为振荡抑制电路的开通波形仿真结果；
图9是本发明实施例中SiC MOSFET半桥电路使用不同的振荡抑制电路时的开关损耗与工况电流之间的关系曲线图。
其中，1-第一区，2-第二区，21-DC+端子，3-第三区，31-负载端子，32-DC-端子，4-电感Lc的磁芯，5-PCB板。
具体实施方式
下面结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如图1所示，本发明实施例所提供的一种集成振荡抑制电路的功率模块包括：SiCMOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC-端子以及DC+端子；第一过压抑制单元包括二极管D1、电容C1、二极管D3、电感L1以及电阻R1；二极管D1的阳极与电容C1第二端、二极管D3的第一端、电阻R1的第二端连接；二极管D3的第二端与所述电感L1的第二端连接；第二过压抑制单元包括二极管D2、电容C2、二极管D4、电感L2以及电阻R2；二极管D2的阴极与电容C2的第二端、二极管D4的第一端、电阻R2的第二端连接；二极管D4的第二端与电感L2的第二端连接。
SiC MOSFET管Q1的漏极与DC+端子、电容C1的第一端、电感L2的第一端、电阻R2的第一端连接，其源极与负载端子、二极管D1阴极、SiC MOSFET管Q2的漏极以及二极管D2的阳极连接；SiC MOSFET管Q2的源极与DC-端子、电容C2的第一端、电感L1的第一端、电阻R1的第一端连接。耦合电路是由电阻Rc与电感Lc构成的回路，电感Lc包括磁芯以及绕制在磁芯上的线圈，磁芯套设于DC+端子、或DC+端子和DC-端子上，磁性与DC+端子、或DC+端子和DC-端子通过电磁感应产生虚拟电感Lv。
在SiC MOSFET管Q1或SiC MOSFET管Q2的开关过程中，电容C1和电容C2作为钳位电容，二极管D1和二极管D2作为钳位二极管，电阻R1和电阻R2作为开启电阻，电感L1和电感L2作为续流电感，二极管D3和二极管D4作为续流二极管。
负载端子用于与外部负载连接，DC+端子、DC-端子分别用于与直流母线的正负极连接，负载端子、DC-端子以及DC+端子便于功率模块与外部连接。
在本发明的一个具体实施方式中，在SiC MOSFET管Q1的漏极与源极并联有二极管D5；在SiC MOSFET管Q2的漏极与源极并联有二极管D6，二极管D5和D6有利于防止SiCMOSFET管反向击穿。本实施例中二极管D5和D6选用SiC SBD（即碳化硅肖特基二极管），SiCSBD可以工作在更高的结温下，且能够明显减小反向恢复损耗和开关噪声。
在本发明的一个具体实施方式中，如图2所示，SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、负载端子、DC-端子以及DC+端子均设于DBC基板上；DBC基板沿长度方向依次划分第一区1、第二区2以及第三区3；第一过压抑制单元、第二过压抑制单元设于第一区1，SiC MOSFET管Q1、DC+端子21设于第二区2，SiC MOSFET管Q2、负载端子31和DC-端子32设于第三区3；各电子器件之间通过铜层和/或键合线连接。
负载端子31位于SiC MOSFET管Q2的漏极所在铜层，DC-端子32位于SiC MOSFET管Q2的源极通过键合线所连接的铜层，DC+端子21位于SiC MOSFET管Q1漏极所在铜层。
本发明功率模块通过集成的DC+端子、DC-端子实现电感Lc与直流母线的电磁感应。为了增强电磁感应效果，在电感Lc的线圈中加入电阻率大、矫顽力小、饱和磁化强度高的NiZn铁氧体磁芯；为了能够实现磁集成化，对于NiZn铁氧体磁芯的形状进行设计，使铁氧体磁芯轻量化，集成化。同时，引入虚拟电感的电感值也由NiZn铁氧体磁芯的磁导率和尺寸参数共同决定。为了满足线圈的高频特性，选择利兹线作为绕制线圈的匝线，进而构成耦合电路的电感Lc，通过改变匝数调整耦合电路电感Lc的电感值来满足振荡抑制电路要求。
可以采用根轨迹法绘制特征方程极点运动轨迹随电阻Rc与电感Lc的演化规律，通过根轨迹法，研究电阻Rc与电感Lc的取值对系统极点分布的影响，从而量化了虚拟阻尼对SiC MOSFET高频振荡的影响，为耦合电路的设计提供依据。
如图3~5所示，SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元以及DBC基板均设于封装外壳内；电阻Rc、电感Lc通过PCB板5设于封装外壳上，且电感Lc套设于穿过封装外壳的DC+端子21、或DC+端子21和DC-端子32上，以产生虚拟电感。当电感Lc为单磁芯时，磁芯4套设在DC+端子21上；当电感Lc为双磁芯时，双磁芯4分别套设在DC+端子21、DC-端子32上。这种集成结构极大地缩小了功率模块的空间，增强了稳定性。
本发明将过压抑制单元与SiC MOSFET管集成在封装外壳内，同时又利用DC+端子和DC-端子与耦合电路实现磁集成，利用引入的虚拟电感实现SiC MOSFET管的零电压开通，不但能够提高振荡抑制效果，还能够有效限制了SiC MOSFET管的关断过电压。
当功率模块通电后，直流母线电压升高，电阻R1对电容C1充电至直流母线电压Vdc，电阻R2对电容C2充电至直流母线电压Vdc。
当SiC MOSFET管Q1接收到关断信号后，SiC MOSFET管Q1的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D1导通，使得漏源电压Vds为电容C1充电，SiC MOSFET管Q1的漏源极关断过电压被抑制；当SiC MOSFET管Q2接收到关断信号后，SiCMOSFET管Q2的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D2导通，使得漏源电压Vds为电容C2充电， SiC MOSFET管Q2的漏源极关断过电压被抑制。
当SiC MOSFET管Q1关断过程结束后，由于二极管D1的单向导通特性，电容C1获取的过电压通过二极管D3和电感L1回馈至直流母线，直到电容C1的电压降至直流母线电压；当SiC MOSFET管Q2关断后，由于二极管D2的单向导通特性，电容C2获取的过电压通过二极管D4和电感L2回馈至直流母线，直到电容C2的电压降至直流母线电压。
功率模块的耦合电路包括电阻Rc与电感Lc，电感Lc的磁芯还与DC+端子、或DC+端子和DC-端子通过电磁感应产生虚拟电感Lv，引入的虚拟电感Lv能够提高直流母线的寄生电感，而随着寄生电感的增大，开通过程中SiC MOSFET管的漏源电压Vds的变化量也会随之增大，当开通过程SiC MOSFET管的漏源电压的变化量足够大，且接近于SiC MOSFET管的漏源电压时，实现零电压开通，降低了开关损耗。
虚拟电感Lv由电感Lc的磁芯还与DC+端子、或DC+端子和DC-端子通过电磁感应产生虚拟电感Lv产生，因此合理设计电感线圈可以得到SiC MOSFET管零电压开通时所需的虚拟电感的感值Lv，虚拟电感的感值Lv可以通过开关损耗曲线来确定。
利用LTspice仿真软件探究SiC MOSFET管的开关损耗与功率模块的回路寄生电感Lloop之间的关系，如图6所示，通过仿真结果可以得出，回路寄生电感Lloop对SiC MOSFET管的关断损耗（E_off）的影响不大，但SiC MOSFET管的导通损耗（E_on）会随着回路寄生电感Lloop的增大而逐渐降低。由于SiC MOSFET管的导通损耗（E_on）占据SiC MOSFET管的总开关损耗（E_tot）的很大分量，因此SiC MOSFET管的总开关损耗（E_tot）也会随着回路寄生电感Lloop的增大而降低，但当回路寄生电感Lloop达到250nH时，此时SiC MOSFET管趋近零电压开通，使得SiC MOSFET管的总开关损耗（E_tot）达到最低值。通过仿真验证，得到引入的虚拟电感的感值范围，即对于本发明功率模块，只要使得引入虚拟电感Lv与回路寄生电感Lloop之和大于250nH，即可实现SiC MOSFET管的零电压开通。
确定虚拟电感Lv的感值后，可以根据以下关系表达式确定电感Lc的尺寸：
其中，u r 为电感Lc的磁性材料磁导率，u 0为空气磁导率，h为电感Lc的磁芯高度，r 2为电感Lc的磁芯内环半径或直径，r 1为电感Lc的磁芯外环半径或直径，L v 为虚拟电感Lv的感值。
电感Lc的感值，电感Lc与虚拟电感之间的互感值可以通过以下公式来计算：
其中，M为互感值，N为电感Lc的匝数，Lc为电感Lc的感值。
本发明通过设计电感Lc的尺寸来确保引入的虚拟电感能够实现SiC MOSFET管的零电压开通，在不增加SiC MOSFET管的开关振荡的情况下，降低了SiC MOSFET管的开关损耗；同时，由于电阻Rc的存在，功率模块中引入了虚拟阻尼，能够实现SiC MOSFET管的振荡抑制，进一步降低了SiC MOSFET管的开关振荡。相对于传统电路在振荡抑制时会增加SiCMOSFET管的开关损耗，本发明通过零电压开通不仅不会增加开关损耗，还进一步降低了开关损耗。
本发明利用LTspice仿真软件进一步验证其有效性，图7（a）～图7（d）所示为SiCMOSFET半桥电路采用不同的振荡抑制方式的关断波形仿真结果，其中图7（a）表示未使用振荡抑制电路，图7（b）表示采用RC缓冲器，图7（c）表示采用RLC耦合阻尼电路，图7（d）表示采用本发明的功率模块。可以明显看出，图7（b）～图7（d）三种振荡抑制方式均能够有效抑制SiC MOSFET管的开关振荡，值得说明的是本发明相对于另外两种振荡抑制方式，能够极大地限制SiC MOSFET管的关断过电压。
本发明利用LTspice仿真软件进一步验证其有效性，图8（a）～图8（d）所示为SiCMOSFET半桥电路采用不同的振荡抑制方式的开通波形仿真结果，其中图8（a）表示未使用振荡抑制电路，图8（b）表示采用RC缓冲器，图8（c）表示采用RLC耦合阻尼电路，图8（d）表示采用本发明的功率模块。可以明显看出，图8（b）～8（d）三种振荡抑制的方式均能够有效抑制SiC MOSFET管的开关振荡，通过比较电压波形可以看出，本发明能够实现SiC MOSFET管的零电压开通，即引入的虚拟电感能够在功率模块中发挥作用。
本发明利用LTspice仿真软件针对SiC MOSFET半桥电路在不同工况下的开关损耗变化进行研究，主要方式是令SiC MOSFET半桥电路的母线电压保持不变，改变SiC MOSFET管开通时间的占空比来改变SiC MOSFET管的工作电流，从而实现工况的变化。图9给出了SiC MOSFET半桥电路使用不同的振荡抑制电路时的开关损耗与工况电流之间的关系。通过图9能够明显的看出，本发明具有十分低的开关损耗，达到了本发明设计的目标，在节省开关损耗方面，相比于其他的振荡抑制电路具有明显优势。
以上所揭露的仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或变形，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种集成振荡抑制电路的功率模块，其特征在于：所述功率模块包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC-端子以及DC+端子；
所述SiC MOSFET管Q1的漏极与所述DC+端子、第一过压抑制单元中电容C1的第一端、第二过压抑制单元中电感L2的第一端、第二过压抑制单元中电阻R2的第一端连接，其源极与所述负载端子、第一过压抑制单元中的二极管D1阴极、SiC MOSFET管Q2的漏极以及第二过压抑制单元中二极管D2的阳极连接；所述SiC MOSFET管Q2的源极与所述DC-端子、第二过压抑制单元中电容C2的第一端、第一过压抑制单元中电感L1的第一端、第一过压抑制单元中电阻R1的第一端连接；
所述耦合电路是由电阻Rc与电感Lc构成的回路，所述电感Lc包括磁芯以及绕制在所述磁芯上的线圈；所述电感Lc的磁芯与DC+端子通过电磁感应产生虚拟电感Lv，或者所述电感Lc的磁芯与DC+端子和DC-端子通过电磁感应产生虚拟电感Lv；
所述电感Lc的尺寸由所述虚拟电感Lv的感值来确定，具体确定过程为：
通过仿真得到SiC MOSFET管的开关损耗与回路寄生电感之间的关系曲线，进而得到总开关损耗与回路寄生电感之间的关系曲线；
以所述总开关损耗与回路寄生电感之间的关系曲线的最低点所对应的电感值作为虚拟电感Lv的最小感值；
根据所述虚拟电感Lv的最小感值确定电感Lc的尺寸，具体关系表达式为：
其中，u r 为电感Lc的磁性材料磁导率，u 0为空气磁导率，h为电感Lc的磁芯高度，r 2为电感Lc的磁芯内环半径或直径，r 1为电感Lc的磁芯外环半径或直径，L v 为虚拟电感Lv的感值。
2.根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：所述第一过压抑制单元包括二极管D1、电容C1、二极管D3、电感L1以及电阻R1；所述二极管D1的阳极与所述电容C1第二端、二极管D3的第一端、电阻R1的第二端连接；所述二极管D3的第二端与所述电感L1的第二端连接；
所述第二过压抑制单元包括二极管D2、电容C2、二极管D4、电感L2以及电阻R2；所述二极管D2的阴极与电容C2的第二端、二极管D4的第一端、电阻R2的第二端连接；所述二极管D4的第二端与所述电感L2的第二端连接。
3.根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：在所述SiCMOSFET管Q1的漏极与源极并联有二极管D5；在所述SiC MOSFET管Q2的漏极与源极并联有二极管D6。
4.根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、负载端子、DC-端子以及DC+端子均设于DBC基板上；所述DBC基板沿长度方向依次划分第一区、第二区以及第三区；所述第一过压抑制单元、第二过压抑制单元设于第一区，所述SiC MOSFET管Q1、DC+端子设于第二区，所述SiC MOSFET管Q2、负载端子和DC-端子设于第三区；所述SiC MOSFET管Q1、SiCMOSFET管Q2、第一过压抑制单元、第二过压抑制单元之间通过铜层和/或键合线连接；
所述负载端子位于SiC MOSFET管Q2的漏极所在铜层，所述DC-端子位于SiC MOSFET管Q2的源极通过键合线所连接的铜层，所述DC+端子位于SiC MOSFET管Q1漏极所在铜层。
5.根据权利要求4所述的集成振荡抑制电路的功率模块，其特征在于：所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元以及DBC基板均设于封装外壳内；所述电阻Rc、电感Lc设于所述封装外壳上，且所述电感Lc套设于穿过封装外壳的DC+端子、或DC+端子和DC-端子上。
6.根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：所述电感Lc包括磁芯和绕制在所述磁芯上的匝线，所述磁芯采用NiZn铁氧体磁芯，所述匝线线圈采用利兹线。
7.一种利用如权利要求1~6中任一项所述的功率模块进行振荡抑制的方法，其特征在于，所述方法包括以下步骤：
当所述功率模块通电后，直流母线电压升高，电阻R1对电容C1充电至直流母线电压Vdc，电阻R2对电容C2充电至直流母线电压Vdc；
当SiC MOSFET管Q1接收到关断信号后，SiC MOSFET管Q1的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D1导通，漏源电压Vds为电容C1充电，实现SiCMOSFET管Q1的漏源极关断过电压抑制；当SiC MOSFET管Q2接收到关断信号后，SiC MOSFET管Q2的漏源电压Vds逐渐升高，当漏源电压Vds大于直流母线电压Vdc时，二极管D2导通，漏源电压Vds为电容C2充电，实现SiC MOSFET管Q2的漏源极关断过电压抑制；
当SiC MOSFET管Q1关断后，电容C1获取的过电压通过二极管D3和电感L1回馈至直流母线，直到电容C1的电压降至直流母线电压；当SiC MOSFET管Q2关断后，电容C2获取的过电压通过二极管D4和电感L2回馈至直流母线，直到电容C2的电压降至直流母线电压；
当SiC MOSFET管Q1或SiC MOSFET管Q2接收到开通信号后，虚拟电感Lv的引入使直流母线的寄生电感增大，SiC MOSFET管Q1或SiC MOSFET管Q2的漏源电压的变化量增大，当SiCMOSFET管Q1或SiC MOSFET管Q2的漏源电压的变化量接近SiC MOSFET管Q1或SiC MOSFET管Q2的漏源电压时，实现零电压开通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310405174.5A CN116131581B (zh) | 2023-04-17 | 2023-04-17 | 集成振荡抑制电路的功率模块及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310405174.5A CN116131581B (zh) | 2023-04-17 | 2023-04-17 | 集成振荡抑制电路的功率模块及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116131581A CN116131581A (zh) | 2023-05-16 |
| CN116131581B true CN116131581B (zh) | 2023-07-04 |
Family
ID=86299483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310405174.5A Active CN116131581B (zh) | 2023-04-17 | 2023-04-17 | 集成振荡抑制电路的功率模块及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116131581B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3598933B2 (ja) * | 2000-02-28 | 2004-12-08 | 株式会社日立製作所 | 電力変換装置 |
| JP6328002B2 (ja) * | 2013-09-20 | 2018-05-23 | 株式会社東芝 | 電力変換装置 |
| CN103607108A (zh) * | 2013-12-04 | 2014-02-26 | 哈尔滨工业大学 | 全桥单级功率因数校正器变压器原边多级无源箝位电路 |
| US9621058B2 (en) * | 2015-01-20 | 2017-04-11 | Infineon Technologies Austria Ag | Reducing switching losses associated with a synchronous rectification MOSFET |
| CN112234810B (zh) * | 2020-09-04 | 2022-07-12 | 西安交通大学 | 一种应用于半桥电路的新型SiC MOSFET振荡抑制电路 |
| CN113991987B (zh) * | 2021-11-03 | 2024-02-13 | 国网陕西省电力公司电力科学研究院 | 一种共模电流检测与抑制系统及其工作方法 |
| CN114818572A (zh) * | 2022-03-30 | 2022-07-29 | 西北工业大学 | 高频等效电路、高频等效电路的建模方法及建模装置 |
| CN115765399A (zh) * | 2022-12-08 | 2023-03-07 | 湖南大学 | 集成耦合阻尼线圈和碳化硅mosfet芯片的功率模块 |
-
2023
- 2023-04-17 CN CN202310405174.5A patent/CN116131581B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN116131581A (zh) | 2023-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Application of GaN devices for 1 kW server power supply with integrated magnetics | |
| US9621044B2 (en) | Zero voltage soft switching scheme for power converters | |
| Mishima et al. | High-frequency bridgeless rectifier based ZVS multiresonant converter for inductive power transfer featuring high-voltage GaN-HFET | |
| US7551462B2 (en) | Soft switching DC-DC converter including a buck converter and a boost converter sharing a common transformer | |
| US7557546B2 (en) | Unidirectional DC-DC converter | |
| CN110401365B (zh) | 用于大功率充电机的GaN无桥PFC电源模块 | |
| US11527354B2 (en) | Magnetic integrated device, power conversion circuit, charger, and electric vehicle | |
| TW201424230A (zh) | 電源系統及其中的功率模塊以及製作功率模塊的方法 | |
| Kollman et al. | 10 MHz PWM Converters with GaAs VFETs | |
| KR101734641B1 (ko) | 차량용 충전 장치 | |
| Shi et al. | A review of silicon carbide MOSFETs in electrified vehicles: Application, challenges, and future development | |
| US20130214842A1 (en) | Power system, power module therein and method for fabricating power module | |
| Sha et al. | ZVS-interleaved synchronous buck DC–DC converter with a coupled inductor by varying switching frequency and deadtime | |
| US20180019676A1 (en) | Soft Switching Auxiliary Circuit, Three-Level Three-Phase Zero-Voltage Conversion Circuit | |
| CN116131581B (zh) | 集成振荡抑制电路的功率模块及方法 | |
| CN115347779A (zh) | 同步耦合Boost电路、Boost电路及电源装置 | |
| CN110429838B (zh) | 高功率密度GaN同步整流负载点电源模块 | |
| TWI302053B (en) | Driving method and circuit of power mos | |
| Liu et al. | A compact inductively-coupled SiC MOSFET snubber for quasi-zero-voltage turn-on, switching oscillation, and voltage spike suppression | |
| CN101242145B (zh) | 适用于返驰式电源转换器的主动箝位电路 | |
| CN218274589U (zh) | 一种基于cdfn封装形态的反激式开关电源结构 | |
| CN220915158U (zh) | 一种可降扰的散热装置、单级功率变换模块、多级功率变换模块及充电设备 | |
| CN215896409U (zh) | 一种vdmos芯片及其电路应用结构 | |
| CN219420594U (zh) | 一种基于GaN器件的磁集成双频DC-DC变换器 | |
| CN221575141U (zh) | 开关器件的驱动电路、开关电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |