CN115347779A - 同步耦合Boost电路、Boost电路及电源装置 - Google Patents

同步耦合Boost电路、Boost电路及电源装置 Download PDF

Info

Publication number
CN115347779A
CN115347779A CN202210997288.9A CN202210997288A CN115347779A CN 115347779 A CN115347779 A CN 115347779A CN 202210997288 A CN202210997288 A CN 202210997288A CN 115347779 A CN115347779 A CN 115347779A
Authority
CN
China
Prior art keywords
transistor
circuit
winding
boost
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210997288.9A
Other languages
English (en)
Inventor
吴臻员
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinsi Electric Energy Technology Co ltd
Original Assignee
Shenzhen Xinsi Electric Energy Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinsi Electric Energy Technology Co ltd filed Critical Shenzhen Xinsi Electric Energy Technology Co ltd
Publication of CN115347779A publication Critical patent/CN115347779A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开一种同步耦合Boost电路、Boost电路及电源装置，该同步耦合Boost电路包括：第一上晶体管体二极管的阳极端与耦合电感的第一绕组异名端、第一下晶体管体二极管的阴极端连接，第一上晶体管体二极管的阴极端与电源输出端连接；第二上晶体管体二极管的阳极端与耦合电感的第二绕组异名端、第二下晶体管体二极管的阴极端连接，第二上晶体管体二极管的阴极端与电源输出端连接；第一下晶体管体二极管的阳极端接地；第二下晶体管体二极管的阳极端接地。本发明可以解决整流二极管的压降损耗、整流晶体管体二极管的反向恢复电荷损耗、在电感电流断续时电感与寄生电容谐振导致功率因素和谐波因素差，以及下桥晶体管的开通损耗问题。

Description

同步耦合Boost电路、Boost电路及电源装置
技术领域
本发明涉及电子电路技术领域，特别涉及一种同步耦合Boost电路、Boost电路及电源装置。
背景技术
Boost电路是一种最简单的升压式转换器电路，在电力电子技术领域得到广泛应用。传统高压Boost电路为了高效率一般均采用Qrr(反向恢复电荷)比较小的器件做整流。可以只是整流，如SiC二极管或者超快恢复二极管；也可以是整流加同步，如GanFET或者SicFET。因为一般的Si晶体管具有很大Qrr，一般不会直接用Si MOSFET做同步整流。现有的高压Boost电路具有以下问题：整流二极管的压降损耗问题，整流晶体管体二极管的Qrr损耗问题，在电感电流断续时电感和寄生电容谐振导致PF(功率因素)和THD(谐波因素)差的问题，以及下桥晶体管的开通损耗问题。
发明内容
本发明的主要目的是提出一种同步耦合Boost电路、Boost电路及电源装置，旨在解决上述的问题。
为实现上述目的，本发明提出一种同步耦合Boost电路，所述同步耦合Boost电路包括：
电源输入端及电源输出端；
耦合电感，所述耦合电感包括第一绕组和第二绕组，所述第一绕组和所述第二绕组的同名端共接作为公共端，所述公共端与所述电源输入端连接；
第一上晶体管，第一上晶体管体二极管的阳极端与所述耦合电感的第一绕组异名端连接，所述第一上晶体管体二极管的阴极端与所述电源输出端连接；
第一下晶体管，第一下晶体管体二极管的阴极端与所述耦合电感的第一绕组异名端连接，所述第一下晶体管体二极管的阳极端接地；
第二上晶体管，第二上晶体管体二极管的阳极端与所述耦合电感的第二绕组异名端连接，所述第二上晶体管体二极管的阴极端与所述电源输出端连接；
第二下晶体管，第二下晶体管体二极管的阴极端与所述耦合电感的第二绕组异名端连接，所述第二下晶体管体二极管的阳极端接地。
所述第一绕组、第一上晶体管及第一下晶体管组合成第一Boost支路；
所述第二绕组、第二上晶体管及第二下晶体管组合成第二Boost支路；
第一Boost支路和第二Boost支路轮流作为主功率电路工作；其中，
在所述第二Boost支路作为主功率电路工作，且所述第二上晶体管导通主要电流时，控制所述第一上晶体管的开通，使得所述第一上晶体管电流在所述第一Boost支路作为主功率电路开始工作前为负；
在所述第一Boost支路作为主功率电路工作，且所述第一上晶体管导通主要电流时，控制所述第二上晶体管的开通，使得所述第二上晶体管电流在所述第二Boost支路作为主功率电路开始工作前为负。
可选地，在控制所述第一下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％；
在控制所述第二下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％。
可选地，在控制所述第一下晶体管的开关频率时，使得所述开关频率不小于预设频率值；
在控制所述第二下晶体管的开关频率时，使得所述开关频率不小于所述预设频率值。
可选地，所述耦合电感还包括第三绕组，在所述电源输入端与所述公共端之间插入第三绕组，所述第三绕组的同名端与所述电源输入端连接，所述第三绕组的异名端与所述第一绕组和所述第二绕组的公共端连接。
可选地，所述同步耦合Boost电路还包括一第三电感，在所述电源输入端与所述公共端之间插入第三电感，所述第三电感的输入端与所述电源输入端连接，所述第三电感的输出端与所述第一绕组和所述第二绕组的公共端连接。
可选地，所述同步耦合Boost电路的耦合电感第一绕组由第一电感代替，第二绕组由第二电感代替。
可选地，第一绕组和第二绕组在同一磁芯上，且具有相同的圈数和相同的绕法。
可选地，所述第一绕组和所述第二绕组均采用多股绞线的方式绕设于同一磁芯上。
可选地，所述第一绕组和所述第二绕组均具有多个由多股绞线组成的线饼，所述第一绕组的多个线饼和所述第二绕组的多个线饼交替绕设于同一磁芯上。
可选地，在所述耦合电感电流流经的地回路串接一采样电阻；
所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
可选地，在所述第一下晶体管体二极管阳极端和所述第二下晶体管体二极管阳极端与地之间串接一采样电阻；
所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
可选地，所述耦合电感的第一绕组异名端与所述第一下晶体管体二极管的阴极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二下晶体管体二极管的阴极端之间串接一电流变压器。
可选地，所述耦合电感的第一绕组异名端与所述第一上晶体管体二极管的阳极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二上晶体管体二极管的阳极端之间串接一电流变压器。
可选地，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，控制所述第一下晶体管的开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000041
中的任一值为中心往两边逐渐减小；
控制所述第二下晶体管的开关频率，使所述开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000042
中的任一值为中心往两边逐渐减小。
可选地，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压大于
Figure BDA0003805893510000043
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大；
当所述电源输入电压大于
Figure BDA0003805893510000044
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大。
可选地，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压小于
Figure BDA0003805893510000045
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小；
当所述电源输入电压小于
Figure BDA0003805893510000046
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小。
可选地，在所述第一Boost支路作为主功率电路开始工作前，且在所述第一上晶体管电流为负时，控制所述第一上晶体管先于所述第二上晶体管关断；在所述第一上晶体管关断一个死区时间后，控制所述第一下晶体管再开通；
在所述第二Boost支路作为主功率电路开始工作前，且在所述第二上晶体管电流为负时，控制所述第二上晶体管先于所述第一上晶体管关断；在所述第二上晶体管关断一个死区时间后，控制所述第二下晶体管再开通。
可选地，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管开通后所述第二下晶体管再开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管开通后所述第一下晶体管再开通。
可选地，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管工作预设时长后，不早于第二下晶体管关断；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管工作预设时长后，不早于第一下晶体管关断。
可选地，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管关断后所述第一上晶体管先于所述第二上晶体管开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管关断后所述第二上晶体管先于所述第一上晶体管开通。
可选地，在控制所述第一Boost支路和所述第二Boost支路轮流作为主功率电路工作时，在一个控制周期的上半周期内，所述第一Boost支路作为主功率电路，晶体管的工作时序为：
在第一时刻，所述第一上晶体管关断；
在第二时刻，所述第一下晶体管开通；
在第三时刻，所述第二上晶体管关断；
在第四时刻，所述第一下晶体管关断；
在第五时刻，所述第一上晶体管开通；
在第六时刻，所述第二上晶体管开通；
在一个控制周期的下半周期内，所述第二Boost支路作为主功率电路，晶体管的工作时序为：
在第七时刻，所述第二上晶体管关断；
在第八时刻，所述第二下晶体管开通；
在第九时刻，所述第一上晶体管关断；
在第十时刻，所述第二下晶体管关断；
在第十一时刻，所述第二上晶体管开通；
在第十二时刻，所述第一上晶体管开通。
本发明还提出一种Boost电路，包括：
电源输入端及电源输出端；
电感，所述电感的输入端与所述电源输入端连接；
二极管，所述二极管的阳极端与所述电感输出端连接，所述二极管的阴极端与所述电源输出端连接；
晶体管，所述晶体管体二极管的阴极端与所述电感的输出端连接，所述晶体管体二极管的阳极端接地；
在电感电流处于连续模式下，以及输入电压不断变化的情况下，以较小的磁耗增加为代价实现减小更多的开关损耗为原则，控制所述晶体管的开关频率变化。
可选地，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，在控制所述晶体管的开关频率时，使所述开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000061
中的任一值为中心往两边逐渐减小。
较佳地，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
可选地，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，在控制所述晶体管的开关频率时，当电源输入电压大于
Figure BDA0003805893510000062
中的任一个预设电压值时，使所述开关频率随着电压增大而不断减小，随着电压减小而不断增大。
较佳地，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
可选地，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，在控制所述晶体管的开关频率时，当电源输入电压小于
Figure BDA0003805893510000071
中的任一个预设电压值时，使所述开关频率随着电压增大而不断增大，随着电压减小而不断减小。
较佳地，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
本发明还提出一种电源装置，包括如上所述的同步耦合Boost电路或者如上Boost电路。
本发明同步耦合Boost电路通过控制耦合电感第一绕组、第一上晶体管及第一下晶体管组成的第一Boost支路的充电放电时序，以及，耦合电感第二绕组、第二上晶体管及第二下晶体管组成的第二Boost支路充电放电时序，解决传统整流二极管的压降损耗问题，整流晶体管体二极管的Qrr损耗问题，在传统PFC电感电流断续时电感和寄生电容谐振导致PF和THD差的问题，以及第一下晶体管和第二下晶体管的开通损耗问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明同步耦合Boost电路一实施例的电路结构示意图；
图2为本发明同步耦合Boost电路另一实施例的电路结构示意图；
图3为耦合电感一实施例的电路结构示意图；
图4为图1或图2中同步耦合Boost电路一实施例的等效电路结构示意图；
图5为本发明同步耦合Boost电路中各个开关的时序控制图；
图6为本发明Boost电路一实施例的电路结构示意图。
附图标号说明：
标号 名称 标号 名称
Q<sub>1up</sub> 第一上晶体管 Q<sub>1dn</sub> 第一下晶体管
Q<sub>2up</sub> 第二上晶体管 Q<sub>2dn</sub> 第二下晶体管
Lm 耦合电感 Q1 晶体管
L1 电感 D1 二极管
VIN 电源输入端 VOUT 电源输出端
本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明提出一种同步耦合Boost电路。
参照图1至图4，在本发明一实施例中，该同步耦合Boost电路包括：
电源输入端VIN及电源输出端VOUT；
耦合电感Lm，所述耦合电感Lm包括第一绕组和第二绕组，所述第一绕组和所述第二绕组的同名端共接作为公共端；
第一上晶体管Q1up，第一上晶体管Q1up体二极管的阳极端与所述耦合电感Lm的第一绕组异名端连接，所述第一上晶体管Q1up体二极管的阴极端与所述电源输出端VOUT连接；
第一下晶体管Q1dn，第一下晶体管Q1dn体二极管的阴极端与所述耦合电感Lm的第一绕组异名端连接，所述第一下晶体管Q1dn体二极管的阳极端接地；
第二上晶体管Q2up，第二上晶体管Q2up体二极管的阳极端与所述耦合电感Lm的第二绕组异名端连接，所述第二上晶体管Q2up体二极管的阴极端与所述电源输出端VOUT连接；
第二下晶体管Q2dn，第二下晶体管Q2dn体二极管的阴极端与所述耦合电感Lm的第二绕组异名端连接，所述第二下晶体管Q2dn体二极管的阳极端接地。
其中，第一下晶体管Q1up及第二下晶体管Q2dn可以采用IGBT、MOSFET、SicFET、GanFET等带有体二极管的晶体管来实现，第一上晶体管Q1up和第二上晶体管Q2up可以采用MOSFET、SicFET、GanFET等带有体二极管并且导通电阻较小的晶体管来实现。
在此实例中，所述第一绕组和所述第二绕组的公共端与所述电源输入端VIN连接，图4中的Leff为耦合电感Lm的等效自感，Lk1、Lk2为耦合电感Lm第一绕组和第二绕组的漏感；
本实施例中，所述耦合电感Lm的第一绕组、第一上晶体管Q1up及第一下晶体管Q1dn组合成第一Boost支路；所述耦合电感Lm的第二绕组、第二上晶体管Q2up及第二下晶体管Q2dn组合成第二Boost支路。
第一Boost支路和第二Boost支路可以轮流作为主功率电路，具体而言，第一Boost支路作为主功率电路时，第一绕组承担主要电流。第一下晶体管Q1dn导通时，耦合电感Lm通过第一绕组储能，第一下晶体管Q1dn截止一个死区时间后，第一上晶体管Q1up导通，耦合电感Lm上的电流通过第一绕组经第一上晶体管Q1up输出至电源输出端VOUT，实现电源升压。
第二Boost支路作为主功率电路时，第二绕组承担主要电流。第二下晶体管Q2dn导通时，耦合电感Lm通过第二绕组储能，第二下晶体管Q2dn截止一个死区时间后，第二上晶体管Q2up导通，耦合电感Lm上的电流通过第二绕组经第二上晶体管Q2up输出至电源输出端VOUT，实现电源升压。
在所述第二Boost支路作为主功率电路工作，且所述第二上晶体管导通主要电流时，控制所述第一上晶体管的开通，并且使得所述第一上晶体管电流在所述第一Boost支路作为主功率电路开始工作前为负。
在所述第二Boost支路作为主功率电路，所述第二上晶体管导通主要电流并且第一上晶体管刚开通时，第一上晶体管Q1up中主要是漏感和VA点寄生电容的谐振电流，数值取决于Vout，漏感值和寄生电容容量，相比于主要电流非常小。因为电源输入端VIN接入的电压Vin小于电源输出端VOUT的电压Vout，在漏感Lk1和漏感Lk2值大致相同的情况下，漏感Lk1和漏感Lk2的电流都会以大致相同的速率减少。因为漏感Lk1和第一上晶体管Q1up这一通路初始电流(主要是谐振电流)比较小，在足够的电流波动下，第一Boost支路上的电流I1会逐渐变成负值，此负电流又被用于下一阶段第一下晶体管Q1dn的软开通。
在所述第一Boost支路作为主功率电路工作，且所述第一上晶体管导通主要电流时，控制所述第二上晶体管的开通，并且使得所述第二上晶体管电流在所述第二Boost支路作为主功率电路开始工作前为负。
在所述第一Boost支路作为主功率电路，所述第一上晶体管导通主要电流并且第二上晶体管刚开通时，第二上晶体管Q2up中主要是漏感和VB点寄生电容的谐振电流，数值取决于Vout，漏感值和寄生电容容量，相比于主要电流非常小。因为电源输入端VIN接入的电压Vin小于电源输出端VOUT的电压Vout，在漏感Lk1和漏感Lk2值大致相同的情况下，漏感Lk1和漏感Lk2的电流都会以大致相同的速率减少。因为漏感Lk2和第二上晶体管Q2up这一通路初始电流(主要是谐振电流)比较小，在足够的电流波动下，第二Boost支路上的电流I2会逐渐变成负值，此负电流又被用于下一阶段第二下晶体管Q2dn的软开通。
在一实施例中，在控制所述第一下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％；同样的，在控制所述第二下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％。
纹波电流下降值基本稳定后，可以使得在所述第一Boost支路作为主功率电路开始工作前，关断第一上晶体管时有精准的负电流和精准的谐振能量，因此第一下晶体管软开通时有精准的时序控制，最大程度的减少第一下晶体管的开通损耗。
纹波电流下降值基本稳定后，可以使得在所述第二Boost支路作为主功率电路开始工作前，关断第二上晶体管时有精准的负电流和精准的谐振能量，因此第二下晶体管软开通时有精准的时序控制，最大程度的减少第二下晶体管的开通损耗。
在一实施例中，在控制所述第一下晶体管的开关频率时，使得所述开关频率不小于一个预设频率值。同样的，在控制所述第二下晶体管的开关频率时，使得所述开关频率不小于所述预设频率值。通过控制开关频率的最小值，可以防止出现音频噪音，以及防止系统的过慢响应。
参照图3，本实施例中，同步耦合Boost电路中的耦合电感还可以包括第三绕组，在所述电源输入端与所述公共端之间插入第三绕组，第三绕组的同名端与电源输入端连接，异名端与所述第一绕组和所述第二绕组的公共端连接。在此实例中，图4中的Leff为耦合电感Lm包含了第三绕组的等效自感，Lk1、Lk2为耦合电感Lm第一绕组和第二绕组的漏感。
在绕制第一绕组、第二绕组和第三绕组时，可以采用以下方法进行绕制，先从A点出发沿一个方向绕P圈形成一个独立绕组即第三绕组AN，再从N点出发沿之前方向绕Q圈形成一个独立绕组即第一绕组NB，最后再从N点出发沿之前方向绕Q圈形成一个独立绕组即第二绕组NC。这三个绕组的线圈通过合理的空间安排获得合适的第一绕组和第二绕组漏感(即漏感Lk1和Lk2)。
在一实例中，所述同步耦合Boost电路还包括一第三电感，在所述电源输入端与所述公共端之间插入第三电感，所述第三电感的输入端与所述电源输入端连接，所述第三电感的输出端与所述第一绕组和所述第二绕组的公共端连接。在此实例中，图4中的Leff为第三电感电感值加耦合电感Lm的等效自感，Lk1、Lk2分别为耦合电感Lm第一绕组和第二绕组的漏感。
在一实例中，所述同步耦合Boost电路的耦合电感第一绕组由第一电感代替，第二绕组由第二电感代替，所述第三电感的输入端与所述电源输入端连接，所述第三电感的输出端与所述第一电感和所述第二电感的输入端连接，所述第一电感的输出端与第一上晶体管体二极管的阳极端连接，所述第二电感的输出端与第二上晶体管体二极管的阳极端连接。在此实例中，图4中的Leff为第三电感的电感值，Lk1、Lk2分别为第一电感和第二电感的电感值。
在一实施例中，第一绕组和第二绕组在同一磁芯上，且具有相同的圈数和相同的绕法。第一绕组和第二绕组相同的圈数和相同的绕法可以在最大程度上保证第一绕组和第二绕组的对称性，以及具有相同的漏感。
在一实施例中，所述第一绕组和所述第二绕组均采用多股绞线的方式绕设于同一磁芯上。电流从第一绕组转向第二绕组或者从第二绕组转向第一绕组的时候转换速率由Lk1，Lk2和输出电压共同决定，当Lk1和Lk2很小的时候，转换速率很快，第一绕组或者第二绕组均具有很大的高频成分。采用多股绞线的方式可以最大程度减少第一绕组和第二绕组的高频损耗。
为了进一步的减少绕组的高频损耗，在另一实施例中，所述第一绕组和所述第二绕组均具有多个由多股绞线组成的线饼，所述第一绕组的多个线饼和所述第二绕组的多个线饼交替绕设于同一磁芯上。
在一实施例中，在所述耦合电感电流流经的地回路串接一采样电阻；所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
在此实例中，采样电阻在任何时刻都可以表现耦合电感的电流，采样电阻电压经过高速运算放大器差分放大后就可以被控制器读取。
在一实施例中，在所述第一下晶体管体二极管阳极端和所述第二下晶体管体二极管阳极端与地之间串接一采样电阻；所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
在此实例中，采样电阻只有在第一下晶体管和第二下晶体管都开通的时候才可以表现耦合电感的电流，采样电阻电压经过高速运算放大器差分放大后就可以被控制器读取。
在一实施例中，所述耦合电感的第一绕组异名端与所述第一下晶体管体二极管的阴极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二下晶体管体二极管的阴极端之间串接一电流变压器。
较佳地，进一步将所述耦合电感的第一绕组异名端与所述第一上晶体管体二极管的阳极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二上晶体管体二极管的阳极端之间串接一电流变压器。
在此实例例中，使用电流变压器获得耦合电感各绕组或者总的电流值，使用电流变压器虽然体积偏大，但可以有初级次级隔离和更快的频率响应。
参照图1至图5，在一实施例中，设定所述同步耦合Boost电路的电源输入端VIN接入的电源电压为Vin，所述同步耦合Boost电路的电源输出电压为Vout，控制所述第一下晶体管Q1dn的开关频率，使所述开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000141
中的任一值为中心逐渐减小。控制所述第二下晶体管的开关频率，使所述开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000142
中的任一值为中心往两边逐渐减小。
在另一实施例中，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压大于
Figure BDA0003805893510000143
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大；
当所述电源输入电压大于
Figure BDA0003805893510000144
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大。
在另一实施例中，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压小于
Figure BDA0003805893510000145
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小；
当所述电源输入电压小于
Figure BDA0003805893510000146
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小。
以其中一实施例为例，进一步来说，第一Boost支路和第二Boost支路轮流作为主功率电路工作，同一时间有且只有一个支路作为主功率支路在工作。对于耦合电感的磁通变化而言，在第一支路和第二支路参数一致的情况下，可以看做是同一个支路在工作，以下的分析基于等效一个支路的情况。
本示例中，考虑耦合电感磁平衡，同步耦合Boost电路的开关占空比D可以采用以下公式(1)来表示：
Figure BDA0003805893510000147
对应磁通量变化的耦合电感纹波电流大小Iripple采用以下公式(2)来表示(Lk1和Lk2相对于Leff很小，此处忽略不计)：
Figure BDA0003805893510000151
将公式(1)计算的占空比，代入至公式(2)可以得到：
Figure BDA0003805893510000152
其中，Vin为电源输入端VIN接入的实时电压，Vout为输出电压，Leff为耦合电感Lm的等效自感，T为第一下晶体管Q1dn和第二下晶体管Q2dn看成一体的等效开关周期。
根据上述计算公式可以获得，当
Figure BDA0003805893510000153
时，纹波电流达到抛物线的顶点范围，尤其是
Figure BDA0003805893510000154
时最大。纹波电流随着电源输入端VIN接入的电压Vin而变化，以
Figure BDA0003805893510000155
为中心，不断往两边减小。在PFC中当Vin远离
Figure BDA0003805893510000156
的时候纹波电流很小，此时可以适度地减小开关频率，以增大纹波电流，即以较小的磁耗增加为代价，减小更多的开关损耗。具体可以适度的改变第一下晶体管Q1dn和第二下晶体管Q2dn的开关频率而实现，例如，在输入电源电压逐渐增大至
Figure BDA0003805893510000157
的过程中，第一下晶体管Q1dn和第二下晶体管Q2dn的开关频率以一定速率逐渐增大，直至输入电源电压达到
Figure BDA0003805893510000158
后，第一下晶体管Q1dn和第二下晶体管Q2dn的开关频率再逐渐减小。在本实例中，开关损耗还表现在大电流从漏感Lk1(漏感Lk2)切换到漏感Lk2(漏感Lk1)的磁切换损耗。相较于传统PFC的CrCM(临界导通)模式中，纹波电流Iripple随着Vin的增大而增大，本发明通过主动变化第一下晶体管Q1dn和第二下晶体管Q2dn的开关频率，从而可以保证Iripple恒定或者在某个范围内。
参照图1至图5，在一实施例中，在所述第一Boost支路作为主功率电路开始工作前，且在所述第一上晶体管电流为负时，控制所述第一上晶体管Q1up先于所述第二上晶体管Q2up关断；在所述第一上晶体管Q1up关断一个死区时间后，控制所述第一下晶体管Q1dn再开通；
在所述第二Boost支路作为主功率电路开始工作前，且在所述第二上晶体管电流为负时，控制所述第二上晶体管Q2up先于所述第一上晶体管Q1up关断；在所述第二上晶体管Q2up关断一个死区时间后，控制所述第二下晶体管Q2dn再开通。
在第一Boost支路作为主功率电路开始工作前，第一上晶体管Q1up处于导通状态，第一绕组电流I1为负，漏感Lk1和第一上晶体管Q1up在同一个通路上。第一上晶体管Q1up关断，VA点被电流I1放电，VA点电压不断降低，在Lk1漏感能量足够的情况下，第一下晶体管Q1dn的体二极管导通，将第一下晶体管Q1dn的漏源极电压VDS箝位。此时开通第一下晶体管Q1dn，可以实现完全软开通。
在第二Boost支路作为主功率电路开始工作前，第二上晶体管Q2up处于导通状态，第二绕组电流I2为负，漏感Lk2和第二上晶体管Q2up在同一个通路上。第二上晶体管Q2up关断，VB点被电流I2放电，VB点电压不断降低，在Lk2漏感能量足够的情况下，第二下晶体管Q2dn的体二极管导通，将第二下晶体管Q2dn的漏源极电压VDS箝位。此时开通第二下晶体管Q2dn，可以实现完全软开通。
在第一上晶体管Q1up(或者第二上晶体管Q2up)关断的时刻，漏感Lk1的负电流经VA点(或者漏感Lk2的负电流经VB点)放电，开始谐振。当VA点(或者VB点)不能降为零电压，但漏感能量用尽的时候，VA点(或者VB点)电压为最低，此时开通第一下晶体管Q1dn(或者第二下晶体管Q2dn)损耗最小，也即部分软开通。
第一下晶体管Q1dn(或者第二下晶体管Q2dn)开通后，因为Lk1和Lk2与Leff相比很小，可以忽略此时Leff对第二上晶体管Q2up(或者第一上晶体管Q1up)电流变化速率的影响，当第二上晶体管Q2up(或者第一上晶体管Q1up)的电流大于0时，电流以Vout/(Lk1+Lk2)的速率减小。因为漏感限制了第二上晶体管Q2up(或者第一上晶体管Q1up)电流的变化速率，可以大大的减少第二上晶体管Q2up(或者第一上晶体管Q1up)体二极管的Qrr损耗。此电路结构简单，无需设计额外的辅助器件或电路，也不需要复杂的控制方式，仅使用一个磁性元件、四个晶体管即可实现晶体管及其体二极管的软开关特性，使转换器的效率得到提升，有利于高频化高功率密度设计。
传统的Boost电路使用整流二极管，在Boost电感电流降为0时，因为二极管的截止，Boost电感会和端点寄生电容产生谐振，此时电流非线性变化，电流处于一种失控状态，导致PFC的PF值(功率因素)以及THD值(谐波因素)非常差。
参照图1至图5，在一实施例中，利用整流晶体管的可控导通性，整流晶体管可以实现双向导通电流。第一上晶体管Q1up和第二上晶体管Q2up两者采用并不完全是同步的整流，而是允许第一上晶体管Q1up和第二上晶体管Q2up中电流均为负，从而使Boost电路获得连续的线性电流，避免了传统整流二极管电流不能为负而产生的LC谐振。当第一Boost支路作为主功率支路前，第一上晶体管Q1up和第二上晶体管Q2up一直保持开通，即使晶体管内电流降至0以下，直到第一上晶体管Q1up关断。当第二Boost支路作为主功率支路前，第一上晶体管Q1up和第二上晶体管Q2up一直保持开通，即使晶体管内电流降至0以下，直到第二上晶体管Q2up关断。第一下晶体管Q1dn或者第二下晶体管Q2dn开通后，耦合电感电流一直线性增加，不会产生LC谐振。综上，耦合电感的电流始终处于线性连续状态，是完全可控的，因此可以有效改善PFC的PF值(功率因素)以及THD值(谐波因素)。
参照图1至图5，在一实施例中，如图5虚线，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管开通后所述第二下晶体管再开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管开通后所述第一下晶体管再开通。
在第一Boost支路作为主功率电路，并且第一下晶体管Q1dn处于导通状态时，VB点最终会因为谐振导致电压被Q2dn体二极管钳位，此时开通第二下晶体管Q2dn，并且在第一下晶体管Q1dn关断前及时关断第二下晶体管Q2dn；
在第二Boost支路作为主功率电路，并且第二下晶体管Q2dn处于导通状态时，VA点最终会因为谐振导致电压被Q1dn体二极管钳位，此时开通第一下晶体管Q1dn，并且在第二下晶体管Q2dn关断前及时关断第一下晶体管Q1dn。
参照图1至图5，在一实施例中，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管工作预设时长后，不早于第二下晶体管关断。第一下晶体管不早于第二下晶体管关断，可以保证主要电流均在第一下晶体管，之后第一下晶体管关断，第一上晶体管开通后，第二上晶体管中只有有限的电流。
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管工作预设时长后，不早于第一下晶体管关断。第二下晶体管不早于第一下晶体管关断，可以保证主要电流均在第二下晶体管，之后第二下晶体管关断，第二上晶体管开通后，第一上晶体管中只有有限的电流。
参照图1至图5，在一实施例中，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管关断后所述第一上晶体管先于所述第二上晶体管开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管关断后所述第二上晶体管先于所述第一上晶体管开通。
第一下晶体管Q1dn关断之后，第一绕组的电流充电VA点，最终使得VA点电压超过VOUT点电压，第一上晶体管Q1up体二极管导通，此时开通第一上晶体管Q1up。VA点电压升高的过程中，VB点电压也会因为漏感的谐振而跟随VA点电压升高，但是时间上落后于VA点，VB点电压最终超过VOUT点电压，第二上晶体管Q2up体二极管导通，此时开通第二上晶体管Q2up。第一上晶体管Q1up和第二上晶体管Q2up的开通，以晶体管阻性损耗取代了二极管的压降损耗，如果选择阻值很小的晶体管就可以最大幅度减小此处损耗。
第二下晶体管Q2dn关断之后，第二绕组的电流充电VB点，最终使得VB点电压超过VOUT点电压，第二上晶体管Q2up体二极管导通，此时开通第二上晶体管Q2up。VB点电压升高的过程中，VA点电压也会因为漏感的谐振而跟随VB点电压升高，但是时间上落后于VB点，VA点电压最终超过VOUT点电压，第一上晶体管Q1up体二极管导通，此时开通第一上晶体管Q1up。第一上晶体管Q1up和第二上晶体管Q2up的开通，以晶体管阻性损耗取代了二极管的压降损耗，如果选择阻值很小的晶体管就可以最大幅度减小此处损耗。
参照图5，其中图5为第一Boost支路和所述第二Boost支路中各个开关的时序控制图，在一实施例中，在控制所述第一Boost支路和所述第二Boost支路轮流作为主功率电路工作时，在一个控制周期的上半周期内，所述第一Boost支路作为主功率电路，晶体管的工作时序为：
在第一时刻t1之前，漏感Lk1和第一上晶体管Q1up在同一个通路上，电流I1为负。
在第一时刻t1，所述第一上晶体管Q1up关断，VA点被负的电流I1放电，VA点的电压会不断降低。
在第二时刻t2，VA点电压降低到最低点，所述第一下晶体管Q1dn导通，此时第一下晶体管Q1dn开通损耗最小。
在第三时刻t3，所述第二上晶体管Q2up关断。如果关断前第二上晶体管Q2up电流为正，则电流开始从第二上晶体管Q2up流过转向从其体二极管流过，Lk2上的电流以一定速率减小，最终到0，第二上晶体管Q2up体二极管被软关断，这样使得第二上晶体管Q2up体二极管反向恢复电荷引起的损耗很小，从而解决了整流晶体管体二极管的Qrr损耗问题。随后Lk2和VB点寄生电容发生谐振，最终VB点电压被Q2dn体二极管钳位。如果关断前第二上晶体管Q2up电流为负，VB点会立马发生谐振，最终被Q2dn体二极管钳位，整流晶体管体二极管的Qrr损耗很小。VB点电压被钳位后，Lk2电流会从负向零变化，控制合理的纹波电流并且使其大于漏感和寄生电容的谐振电流，可以使得Lk2电流在0附近震荡，并逐渐归0。
在第四时刻t4，等效自感Leff上的电流完成增长，此时第一下晶体管Q1dn关断。随着第一下晶体管Q1dn的关断，耦合电感Lm通过第一绕组充电VA点，使得VA点电压升高。VB点电压因为VA点的升高，漏感Lk1、漏感Lk2和VB点寄生电容谐振，也会被不断抬高。
在第五时刻t5，VA点电压超过Vout，第一上晶体管Q1up体二极管导通，此时第一上晶体管Q1up软开通；
在第六时刻t6，VB点电压最终也会超过Vout，第二上晶体管Q2up体二极管导通，此时第二上晶体管Q2up软开通；
在第二上晶体管Q2up软开通至第二上晶体管Q2up关断期间(第六时刻t6～第七时刻t7)，第二上晶体管Q2up中主要是漏感和VB点寄生电容的谐振电流，数值取决于Vout，漏感值和寄生电容容量，相比于主要电流非常小。因为电源输入端VIN接入的电压Vin小于电源输出端VOUT的电压Vout，在漏感Lk1和漏感Lk2值相同或者基本相同的情况下，漏感Lk1和漏感Lk2的电流都会以相同或者基本相同的速率减少。因为漏感Lk2和第二上晶体管Q2up这一通路初始电流(主要是谐振电流)比较小，第二Boost支路上的电流I2会逐渐变成负值，此负电流又被用于下一阶段第二下晶体管Q2dn的软开通。
在一个控制周期的下半周期内，所述第二Boost支路作为主功率电路，晶体管的工作时序为：
在第七时刻t7之前，漏感Lk2和第二上晶体管Q2up在同一个通路上，电流I2为负。
在第七时刻t7，所述第二上晶体管Q2up关断，VB点被负的电流I2放电，VB点的电压会不断降低。
在第八时刻t8，VB点电压降低到最低点，所述第二下晶体管Q2dn导通，此时第二下晶体管Q2dn开通损耗最小。
在第九时刻t9，所述第一上晶体管Q1up关断。如果关断前第一上晶体管Q1up电流为正，则电流开始从第一上晶体管Q1up流过转向从其体二极管流过。Lk1上的电流以一定速率减小，最终到0，第一上晶体管Q1up体二极管被软关断，这样使得第一上晶体管Q1up体二极管反向恢复电荷引起的损耗很小，从而解决了整流晶体管体二极管的Qrr损耗问题。随后Lk1和VA点寄生电容发生谐振，最终VA点电压被Q1dn体二极管钳位。如果关断前第一上晶体管Q1up电流为负，VA点会立马发生谐振，最终被Q1dn体二极管钳位，整流晶体管体二极管的Qrr损耗很小。VA点电压被钳位后，Lk1电流会从负向零变化，控制合理的纹波电流并且使其大于漏感和寄生电容的谐振电流，可以使得Lk1电流在0附近震荡，并逐渐归0。
在第十时刻t10，等效自感Leff上的电流完成增长，此时第二下晶体管Q2dn关断。随着第二下晶体管Q2dn的关断，耦合电感Lm通过第二绕组充电VB点，使得VB点电压升高。VA点电压因为VB点的升高，漏感Lk1、漏感Lk2和VA点寄生电容谐振，也会被不断抬高。
在第十一时刻t11，VB点电压超过Vout，第二上晶体管Q2up体二极管导通，此时第二上晶体管Q2up软开通。
在第十二时刻t12，VA点电压最终也会超过Vout，第一上晶体管Q1up体二极管导通，此时第一上晶体管Q1up软开通。
在第一上晶体管Q1up软开通至第一上晶体管Q1up关断期间(第十二时刻t12～第一时刻t1)，第一上晶体管Q1up中主要是漏感和VA点寄生电容的谐振电流，数值取决于Vout，漏感值和寄生电容容量，相比于主要电流非常小。因为电源输入端VIN接入的电压Vin小于电源输出端VOUT的电压Vout，在漏感Lk1和漏感Lk2值大致相同的情况下，漏感Lk1和漏感Lk2的电流都会以大致相同的速率减少。因为漏感Lk1和第一上晶体管Q1up这一通路初始电流(主要是谐振电流)比较小，第一Boost支路上的电流I1会逐渐变成负值，此负电流又被用于下一阶段第一下晶体管Q1dn的软开通。
参照图1至图4，在一实施例中，所述的同步耦合Boost电路工作于同步并联模式，第一Boost支路和第二Boost支路作为并联支路，同步工作，分摊电流。
当第一上晶体管Q1up、第二上晶体管Q2up使用Qrr很小的晶体管时(GanFet或者SicFet，但不限于此)，第一上晶体管Q1up、第二上晶体管Q2up同时开通关断，第一下晶体管Q1dn、第二下晶体管Q2dn也同时开通关断，工作模式如同两个传统Boost电路的并联。在此模式下，耦合电感Lm的线圈被完全利用起来，达到减小电感阻性损耗的效果。此模式区别于传统Boost电路在于第一下晶体管Q1dn、第二下晶体管Q2dn由漏感隔离开，开通时是独立的晶体管开通，不会有第一下晶体管Q1dn、第二下晶体管Q2dn的并联震荡。第一上晶体管Q1up、第二上晶体管Q2up也是被漏感分开使用，不会产生并联震荡。
本发明通过控制耦合电感第一绕组、第一上晶体管Q1up及第一下晶体管Q1dn组合成第一Boost支路的充电放电时序，以及，所述耦合电感第二绕组、第二上晶体管Q2up及第二下晶体管Q2dn组合成第二Boost支路充电放电时序，解决整流二极管的压降损耗问题、整流晶体管体二极管的Qrr损耗问题、在电感电流断续时和寄生电容震荡导致PF和THD差的问题，以及下桥晶体管(第一下晶体管Q1dn及第二下晶体管Q2dn)的开通损耗问题。
本发明还提出一种电源装置，包括如上所述的同步耦合Boost电路。
所述电源装置包括如上所述的同步耦合Boost电路。该同步耦合Boost电路的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明电源装置中使用了上述同步耦合Boost电路，因此，本发明电源装置的实施例包括上述同步耦合Boost电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
本发明还提出一种Boost电路，参照图6，该Boost电路包括：
电源输入端VIN及电源输出端VOUT；
电感L1，所述电感L1的输入端与所述电源输入端Vin连接；
二极管D1，所述二极管D1的阳极与所述电感L1输出端连接，所述二极管D1的阴极与所述电源输出端Vout连接；
晶体管Q1，所述晶体管Q1体二极管的阴极端与所述电感L1的输出端连接，所述晶体管Q1体二极管的阳极端接地；
在电感电流处于连续模式下，以及输入电压不断变化的情况下，以较小的磁耗增加为代价实现减小更多的开关损耗为原则，控制所述晶体管的开关频率变化。
在一实施例中，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，电感L1的值为Leff，在控制所述晶体管Q1的开关频率时，使所述开关频率跟随电源输入电压Vin变化，以
Figure BDA0003805893510000221
中的任一值为中心往两边逐渐减小。较佳地，在控制所述晶体管Q1的开关频率时，使所述开关频率不小于一个预设频率值。
在另一实施例中，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，在控制所述晶体管的开关频率时，当电源输入电压大于
Figure BDA0003805893510000222
中的任一个预设电压值时，使所述开关频率随着电压增大而不断减小，随着电压减小而不断增大。较佳地，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
在另一实施例中，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout，在控制所述晶体管的开关频率时，当电源输入电压小于
Figure BDA0003805893510000223
中的任一个预设电压值时，使所述开关频率随着电压增大而不断增大，随着电压减小而不断减小。较佳地，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
以其中一实施例为例，进一步来说，本实施例中，在电感电流处于连续模式下，考虑电感磁平衡，Boost电路的开关占空比D可以采用以下公式(4)来表示：
Figure BDA0003805893510000231
纹波电流大小Iripple采用以下公式(5)来表示：
Figure BDA0003805893510000232
将公式(4)计算的占空比，代入至公式(5)可以得到：
Figure BDA0003805893510000233
其中，Vin为电源输入端VIN接入的输入电压，Vout为电源输出端VOUT的输出电压，Leff为电感L1的电感值，T为晶体管Q1的开关周期。
根据上述计算公式可以获得，当
Figure BDA0003805893510000234
时，纹波电流达到抛物线的顶点范围，尤其是
Figure BDA0003805893510000235
时最大。纹波电流随着电源输入端VIN接入的电压Vin而变化，以
Figure BDA0003805893510000236
为中心，往两边不断减小。在PFC中当Vin远离
Figure BDA0003805893510000237
的时候纹波电流很小，此时可以适度地减小开关频率，适度地增大纹波电流，即以较小的磁耗增加为代价，减小更多的开关损耗。具体可以适度的改变晶体管Q1的开关频率而实现，例如，在输入电源电压逐渐增大至
Figure BDA0003805893510000238
的过程中，晶体管Q1的开关频率以一定速率逐渐增大，直至输入电源电压达到
Figure BDA0003805893510000239
后，晶体管Q1的开关频率再逐渐减小。相较于传统PFC的CrCM(临界导通)模式中，纹波电流Iripple随着Vin的增大而增大，本发明通过主动变化晶体管Q1的开关频率，从而可以保证Iripple恒定或者在某个范围内。
本发明还提出一种电源装置，包括如上所述的Boost电路。
所述电源装置包括如上所述的Boost电路。该Boost电路的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明电源装置中使用了上述Boost电路，因此，本发明电源装置的实施例包括上述Boost电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (30)

1.一种同步耦合Boost电路，其特征在于，所述同步耦合Boost电路包括：
电源输入端及电源输出端；
耦合电感，所述耦合电感包括第一绕组和第二绕组，所述第一绕组和所述第二绕组的同名端共接作为公共端，所述公共端与所述电源输入端连接；
第一上晶体管，第一上晶体管体二极管的阳极端与所述耦合电感的第一绕组异名端连接，所述第一上晶体管体二极管的阴极端与所述电源输出端连接；
第一下晶体管，第一下晶体管体二极管的阴极端与所述耦合电感的第一绕组异名端连接，所述第一下晶体管体二极管的阳极端接地；
第二上晶体管，第二上晶体管体二极管的阳极端与所述耦合电感的第二绕组异名端连接，所述第二上晶体管体二极管的阴极端与所述电源输出端连接；
第二下晶体管，第二下晶体管体二极管的阴极端与所述耦合电感的第二绕组异名端连接，所述第二下晶体管体二极管的阳极端接地。
所述第一绕组、第一上晶体管及第一下晶体管组合成第一Boost支路；
所述第二绕组、第二上晶体管及第二下晶体管组合成第二Boost支路；
第一Boost支路和第二Boost支路轮流作为主功率电路工作；其中，
在所述第二Boost支路作为主功率电路工作，且所述第二上晶体管导通主要电流时，控制所述第一上晶体管的开通，使得所述第一上晶体管电流在所述第一Boost支路作为主功率电路开始工作前为负；
在所述第一Boost支路作为主功率电路工作，且所述第一上晶体管导通主要电流时，控制所述第二上晶体管的开通，使得所述第二上晶体管电流在所述第二Boost支路作为主功率电路开始工作前为负。
2.如权利要求1所述的同步耦合Boost电路，其特征在于，在控制所述第一下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％；
在控制所述第二下晶体管的开关频率时，使得所述耦合电感等效电流的纹波电流下降值波动范围不超过50％。
3.如权利要求1所述的同步耦合Boost电路，其特征在于，在控制所述第一下晶体管的开关频率时，使得所述开关频率不小于预设频率值；
在控制所述第二下晶体管的开关频率时，使得所述开关频率不小于所述预设频率值。
4.如权利要求1所述的同步耦合Boost电路，其特征在于，所述耦合电感还包括第三绕组，在所述电源输入端与所述公共端之间插入第三绕组，所述第三绕组的同名端与所述电源输入端连接，所述第三绕组的异名端与所述第一绕组和所述第二绕组的公共端连接。
5.如权利要求1所述的同步耦合Boost电路，其特征在于，所述同步耦合Boost电路还包括一第三电感，在所述电源输入端与所述公共端之间插入第三电感，所述第三电感的输入端与所述电源输入端连接，所述第三电感的输出端与所述第一绕组和所述第二绕组的公共端连接。
6.如权利要求5所述的同步耦合Boost电路，其特征在于，所述同步耦合Boost电路的耦合电感第一绕组由第一电感代替，第二绕组由第二电感代替。
7.如权利要求1所述的同步耦合Boost电路，其特征在于，第一绕组和第二绕组在同一磁芯上，且具有相同的圈数和相同的绕法。
8.如权利要求7所述的同步耦合Boost电路，其特征在于，所述第一绕组和所述第二绕组均采用多股绞线的方式绕设于同一磁芯上。
9.如权利要求8所述的同步耦合Boost电路，其特征在于，所述第一绕组和所述第二绕组均具有多个由多股绞线组成的线饼，所述第一绕组的多个线饼和所述第二绕组的多个线饼交替绕设于同一磁芯上。
10.如权利要求1所述的同步耦合Boost电路，其特征在于，在所述耦合电感电流流经的地回路串接一采样电阻；
所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
11.如权利要求1所述的同步耦合Boost电路，其特征在于，在所述第一下晶体管体二极管阳极端和所述第二下晶体管体二极管阳极端与地之间串接一采样电阻；
所述同步耦合Boost电路还包括运算放大器，所述运算放大器使用差分的方式放大采样电阻的电压；其中，所述运算放大器的单位增益带宽不小于20MHz。
12.如权利要求1所述的同步耦合Boost电路，其特征在于，
所述耦合电感的第一绕组异名端与所述第一下晶体管体二极管的阴极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二下晶体管体二极管的阴极端之间串接一电流变压器。
13.如权利要求12所述的同步耦合Boost电路，其特征在于，所述耦合电感的第一绕组异名端与所述第一上晶体管体二极管的阳极端之间串接一电流变压器；
所述耦合电感的第二绕组异名端与所述第二上晶体管体二极管的阳极端之间串接一电流变压器。
14.如权利要求1所述的同步耦合Boost电路，其特征在于，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，控制所述第一下晶体管的开关频率，使所述开关频率跟随电源输入电压Vin变化，以
Figure FDA0003805893500000041
中的任一值为中心往两边逐渐减小；
控制所述第二下晶体管的开关频率，使所述开关频率跟随电源输入电压Vin变化，以
Figure FDA0003805893500000042
中的任一值为中心往两边逐渐减小。
15.如权利要求1所述的同步耦合Boost电路，其特征在于，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压大于
Figure FDA0003805893500000043
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大；
当所述电源输入电压大于
Figure FDA0003805893500000044
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断减小，随着所述电源输入电压减小而不断增大。
16.如权利要求1所述的同步耦合Boost电路，其特征在于，设定所述同步耦合Boost电路的电源输入电压为Vin，电源输出电压为Vout，当所述电源输入电压小于
Figure FDA0003805893500000045
中的任一个预设电压值时，控制所述第一下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小；
当所述电源输入电压小于
Figure FDA0003805893500000046
中的任一个预设电压值时，控制所述第二下晶体管的开关频率，使所述开关频率随着所述电源输入电压增大而不断增大，随着所述电源输入电压减小而不断减小。
17.如权利要求1所述的同步耦合Boost电路，其特征在于，在所述第一Boost支路作为主功率电路开始工作前，且在所述第一上晶体管电流为负时，控制所述第一上晶体管先于所述第二上晶体管关断；在所述第一上晶体管关断一个死区时间后，控制所述第一下晶体管再开通；
在所述第二Boost支路作为主功率电路开始工作前，且在所述第二上晶体管电流为负时，控制所述第二上晶体管先于所述第一上晶体管关断；在所述第二上晶体管关断一个死区时间后，控制所述第二下晶体管再开通。
18.如权利要求1所述的同步耦合Boost电路，其特征在于，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管开通后所述第二下晶体管再开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管开通后所述第一下晶体管再开通。
19.如权利要求18所述的同步耦合Boost电路，其特征在于，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管工作预设时长后，不早于第二下晶体管关断；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管工作预设时长后，不早于第一下晶体管关断。
20.如权利要求1所述的同步耦合Boost电路，其特征在于，在所述第一Boost支路作为主功率电路工作时，控制所述第一下晶体管关断后所述第一上晶体管先于所述第二上晶体管开通；
在所述第二Boost支路作为主功率电路工作时，控制所述第二下晶体管关断后所述第二上晶体管先于所述第一上晶体管开通。
21.如权利要求1所述的同步耦合Boost电路，其特征在于，在控制所述第一Boost支路和所述第二Boost支路轮流作为主功率电路工作时，在一个控制周期的上半周期内，所述第一Boost支路作为主功率电路，晶体管的工作时序为：
在第一时刻，所述第一上晶体管关断；
在第二时刻，所述第一下晶体管开通；
在第三时刻，所述第二上晶体管关断；
在第四时刻，所述第一下晶体管关断；
在第五时刻，所述第一上晶体管开通；
在第六时刻，所述第二上晶体管开通；
在一个控制周期的下半周期内，所述第二Boost支路作为主功率电路，晶体管的工作时序为：
在第七时刻，所述第二上晶体管关断；
在第八时刻，所述第二下晶体管开通；
在第九时刻，所述第一上晶体管关断；
在第十时刻，所述第二下晶体管关断；
在第十一时刻，所述第二上晶体管开通；
在第十二时刻，所述第一上晶体管开通。
22.一种Boost电路，其特征在于，包括：
电源输入端及电源输出端；
电感，所述电感的输入端与所述电源输入端连接；
二极管，所述二极管的阳极端与所述电感输出端连接，所述二极管的阴极端与所述电源输出端连接；
晶体管，所述晶体管体二极管的阴极端与所述电感的输出端连接，所述晶体管体二极管的阳极端接地；
在电感电流处于连续模式下，以及输入电压不断变化的情况下，以较小的磁耗增加为代价实现减小更多的开关损耗为原则，控制所述晶体管的开关频率变化。
23.如权利要求22所述的Boost电路，其特征在于，设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout；
在控制所述晶体管的开关频率时，使所述开关频率跟随电源输入电压Vin变化，以
Figure FDA0003805893500000061
中的任一值为中心往两边逐渐减小。
24.如权利要求23所述的Boost电路，其特征在于，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
25.如权利要求22所述的Boost电路，其特征在于：
设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout；
在控制所述晶体管的开关频率时，当电源输入电压大于
Figure FDA0003805893500000071
中的任一个预设电压值时，使所述开关频率随着电压增大而不断减小，随着电压减小而不断增大。
26.如权利要求25所述的Boost电路，其特征在于，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
27.如权利要求22所述的Boost电路，其特征在于：
设定所述Boost电路的电源输入电压为Vin，电源输出电压为Vout；
在控制所述晶体管的开关频率时，当电源输入电压小于
Figure FDA0003805893500000072
中的任一个预设电压值时，使所述开关频率随着电压增大而不断增大，随着电压减小而不断减小。
28.如权利要求27所述的Boost电路，其特征在于，在控制所述晶体管的开关频率时，使所述开关频率不小于一个预设频率值。
29.一种电源装置，其特征在于，包括如权利要求1至21任意一项所述的同步耦合Boost电路。
30.一种电源装置，其特征在于，包括如权利要求22至28任意一项所述的Boost电路。
CN202210997288.9A 2021-08-20 2022-08-19 同步耦合Boost电路、Boost电路及电源装置 Withdrawn CN115347779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110964772 2021-08-20
CN2021109647727 2021-08-20

Publications (1)

Publication Number Publication Date
CN115347779A true CN115347779A (zh) 2022-11-15

Family

ID=78842880

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111067107.4A Withdrawn CN113783426A (zh) 2021-08-20 2021-09-10 同步耦合Boost电路、Boost电路及电源装置
CN202210997288.9A Withdrawn CN115347779A (zh) 2021-08-20 2022-08-19 同步耦合Boost电路、Boost电路及电源装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111067107.4A Withdrawn CN113783426A (zh) 2021-08-20 2021-09-10 同步耦合Boost电路、Boost电路及电源装置

Country Status (2)

Country Link
CN (2) CN113783426A (zh)
WO (1) WO2023020607A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783426A (zh) * 2021-08-20 2021-12-10 深圳市新思电能科技有限责任公司 同步耦合Boost电路、Boost电路及电源装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2449856A (en) * 2007-06-04 2008-12-10 Coutant Lambda Ltd Power conversion circuit
CN103840646B (zh) * 2012-11-23 2017-03-01 南京博兰得电子科技有限公司 一种谐振变换装置
CN106130344B (zh) * 2016-04-26 2019-04-19 哈尔滨工业大学（威海） 用于双管Buck-Boost变换器的自适应滞环滑模控制方法
CN107769556B (zh) * 2017-11-01 2019-09-10 广州金升阳科技有限公司 同步整流boost变换器、同步整流控制电路
CN111541373B (zh) * 2020-05-18 2021-10-15 哈尔滨工业大学 一种基于正向耦合电感的两相并联同步整流Boost变换器的控制方法
CN113783426A (zh) * 2021-08-20 2021-12-10 深圳市新思电能科技有限责任公司 同步耦合Boost电路、Boost电路及电源装置

Also Published As

Publication number Publication date
CN113783426A (zh) 2021-12-10
WO2023020607A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
US6483723B2 (en) Switching power supply
US7218534B2 (en) Switching power supply circuit
CN100588095C (zh) 单向dc-dc变换器
US7551462B2 (en) Soft switching DC-DC converter including a buck converter and a boost converter sharing a common transformer
US10686387B2 (en) Multi-transformer LLC resonant converter circuit
CN107147292B (zh) 一种导通时间受控的降压变换器
US20140022826A1 (en) Quasi resonant push-pull converter and control method thereof
JPH0213262A (ja) Ｄｃ／ｄｃコンバータ
CN105322798B (zh) 多路输出反激变换器
US10530265B2 (en) Apparatus having a DC-DC converter
CN110165872A (zh) 一种开关控制电路及其控制方法
CN106487226B (zh) IPOP三电平Buck变换器、级联系统及其控制方法
CN104660040A (zh) 一种通过自耦线圈实现辅助输出的buck电源
US11581818B2 (en) DC voltage conversion circuit and power supply device
CN115347779A (zh) 同步耦合Boost电路、Boost电路及电源装置
US20070047267A1 (en) Electric power converter
Li et al. An efficiency-oriented two-stage structure employing partial power regulation
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
US20210288573A1 (en) Snubber circuit and power supply apparatus
JPWO2014141371A1 (ja) 電圧変換回路
CN113659836B (zh) 同步耦合Buck电路及电源装置
JP2000262054A (ja) スイッチング電源装置
CN201757867U (zh) 一种磁饱和变压器调节的大功率电路
CN206585782U (zh) 一种微波炉电源电路及微波炉
CN211579880U (zh) 一种用于燃料电池直流变换器的电感模型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: D09, 6th Floor, No. 1-2 Taohua Road, Futian Free Trade Zone, Shenzhen, Guangdong Province, 518045

Applicant after: Shenzhen Xinsi Electric Energy Technology Co.,Ltd.

Address before: 518,000 A06, Axis A and 14-21, 7th Floor, Building 4, Saige Science Park, Licun Community, Huaqiang North Street, Futian District, Shenzhen, Guangdong

Applicant before: Shenzhen Xinsi Electric Energy Technology Co.,Ltd.

CB02 Change of applicant information
WW01 Invention patent application withdrawn after publication

Application publication date: 20221115

WW01 Invention patent application withdrawn after publication