CN113659836B - 同步耦合Buck电路及电源装置 - Google Patents

同步耦合Buck电路及电源装置 Download PDF

Info

Publication number
CN113659836B
CN113659836B CN202111224341.3A CN202111224341A CN113659836B CN 113659836 B CN113659836 B CN 113659836B CN 202111224341 A CN202111224341 A CN 202111224341A CN 113659836 B CN113659836 B CN 113659836B
Authority
CN
China
Prior art keywords
transistor
winding
turned
buck
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111224341.3A
Other languages
English (en)
Other versions
CN113659836A (zh
Inventor
吴臻员
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinsi Electric Energy Technology Co ltd
Original Assignee
Shenzhen Xinsi Electric Energy Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinsi Electric Energy Technology Co ltd filed Critical Shenzhen Xinsi Electric Energy Technology Co ltd
Priority to CN202111224341.3A priority Critical patent/CN113659836B/zh
Publication of CN113659836A publication Critical patent/CN113659836A/zh
Application granted granted Critical
Publication of CN113659836B publication Critical patent/CN113659836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开一种同步耦合Buck电路及电源装置，该电路包括：电源输入端及电源输出端；耦合电感的输出端与电源输出端连接；第一上晶体管体二极管阳极端与耦合电感的第一绕组同名端、第一下晶体管体二极管阴极端连接，第一上晶体管体二极管阴极端与电源输入端连接；第二上晶体管体二极管阳极端与耦合电感的第二绕组同名端、第二下晶体管体二极管阴极端连接，第二上晶体管体二极管阴极端与电源输入端连接；第一下晶体管体二极管阳极端接地；第二下晶体管体二极管阳极端接地。本发明可以解决Buck电路整流二极管压降损耗问题，整流晶体管体二极管Qrr（反向恢复电荷）损耗问题，整流晶体管尖峰电压问题，以及Buck开关晶体管开通损耗问题。

Description

同步耦合Buck电路及电源装置
技术领域
本发明涉及开关电源技术领域，特别涉及一种同步耦合Buck电路及电源装置。
背景技术
Buck电路是一种最简单的降压式转换器电路，在电力电子技术领域得到广泛应用。传统Buck电路为了高效率一般均采用Qrr（反向恢复电荷）比较小的器件做整流。可以只是整流，如SiC二极管或者超快恢复二极管；也可以是整流加同步，如GanFET或者SicFET。因为一般的Si 晶体管具有很大Qrr，直接用Si 晶体管做同步整流会有很大的Qrr损耗，同时导致整流晶体管承受很大的尖峰电压。现有的Buck电路具有以下问题：整流二极管的压降损耗问题，整流晶体管体二极管的Qrr损耗问题，整流晶体管的尖峰电压问题，以及Buck开关晶体管的开通损耗问题。
发明内容
本发明的主要目的是提出一种同步耦合Buck电路及电源装置，旨在解决上述的问题。
为实现上述目的，本发明提出一种同步耦合Buck电路，所述同步耦合Buck电路包括：
电源输入端及电源输出端；
耦合电感，所述耦合电感包括第一绕组和第二绕组，所述第一绕组和所述第二绕组具有相同的线圈匝数，所述第一绕组和所述第二绕组的异名端共接作为公共端；
第一上晶体管，所述第一上晶体管体二极管的阳极端与所述耦合电感的第一绕组同名端连接，所述第一上晶体管体二极管的阴极端与所述电源输入端连接；
第一下晶体管，所述第一下晶体管体二极管的阴极端与所述耦合电感的第一绕组同名端连接，所述第一下晶体管体二极管的阳极端接地；
第二上晶体管，所述第二上晶体管体二极管的阳极端与所述耦合电感的第二绕组同名端连接，所述第二上晶体管体二极管的阴极端与所述电源输入端连接；
第二下晶体管，所述第二下晶体管体二极管的阴极端与所述耦合电感的第二绕组同名端连接，所述第二下晶体管体二极管的阳极端接地。
可选地，所述第一绕组和所述第二绕组的公共端与所述电源输出端连接。
可选地，所述耦合电感还包括第三绕组，所述第三绕组的异名端与所述电源输出端连接，所述第三绕组的同名端与所述第一绕组和所述第二绕组的公共端连接。
可选地，所述第一上晶体管、第一下晶体管及第一绕组组合成第一Buck支路；
所述第二上晶体管、第二下晶体管及第二绕组组合成第二Buck支路；
第一Buck支路和第二Buck支路轮流作为主功率电路工作。
可选地，控制开关周期，在所述第一Buck支路作为主功率电路工作时，使得所述第二上晶体管体二极管在所述第一上晶体管关断前截止；
控制开关周期，在所述第二Buck支路作为主功率电路工作时，使得所述第一上晶体管体二极管在所述第二上晶体管关断前截止。
可选地，控制开关周期，使得所述第一绕组电流在所述第一Buck支路作为主功率电路开始工作前为负；
控制开关周期，使得所述第二绕组电流在所述第二Buck支路作为主功率电路开始工作前为负。
可选地，在所述第一Buck支路作为主功率电路开始工作前，所述第一下晶体管先于所述第二下晶体管关断；所述第一下晶体管关断一个死区时间后，所述第一上晶体管再开通；
在所述第二Buck支路作为主功率电路开始工作前，所述第二下晶体管先于所述第一下晶体管关断；所述第二下晶体管关断一个死区时间后，所述第二上晶体管再开通。
可选地，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管开通后所述第二上晶体管再开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管开通后所述第一上晶体管再开通。
可选地，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管关断后所述第一下晶体管先于所述第二下晶体管开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管关断后所述第二下晶体管先于所述第一下晶体管开通。
可选地，在一个控制周期的上半周期内，所述第一Buck支路作为主功率电路，晶体管的工作时序为：
在第一时刻，所述第一下晶体管关断；
在第二时刻，所述第一上晶体管开通；
在第三时刻，所述第二下晶体管关断；
在第四时刻，所述第一上晶体管关断；
在第五时刻，所述第一下晶体管开通；
在第六时刻，所述第二下晶体管开通；
在一个控制周期的下半周期内，所述第二Buck支路作为主功率电路，晶体管的工作时序为：
在第七时刻，所述第二下晶体管关断；
在第八时刻，所述第二上晶体管开通；
在第九时刻，所述第一下晶体管关断；
在第十时刻，所述第二上晶体管关断；
在第十一时刻，所述第二下晶体管开通；
在第十二时刻，所述第一下晶体管开通。
可选地，所述的同步耦合Buck电路工作于同步并联模式，第一Buck支路和第二Buck支路作为并联支路，同步工作，分摊电流。
本发明还提出一种电源装置，包括如上所述的同步耦合Buck电路。
本发明同步耦合Buck电路通过控制第一上晶体管、第一下晶体管及耦合电感第一绕组组成的第一Buck支路的充电放电时序，以及，第二上晶体管、第二下晶体管及耦合电感第二绕组组成的第二Buck支路充电放电时序，解决传统整流二极管的压降损耗问题，整流晶体管体二极管的Qrr损耗问题，整流晶体管的尖峰电压问题，以及Buck开关晶体管的开通损耗问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明同步耦合Buck电路一实施例的功能模块示意图；
图2为本发明同步耦合Buck电路一实施例的电路结构示意图；
图3为本发明同步耦合Buck电路另一实施例的电路结构示意图；
图4为图3中耦合电感一实施例的电路结构示意图；
图5为图2或图3中同步耦合Buck电路一实施例的等效电路结构示意图；
图6为本发明同步耦合Buck电路中各个开关的时序控制图；
附图标号说明：
标号 名称 标号 名称
VIN 电源输入端 VOUT 电源输出端
Q1up 第一上晶体管 Q1dn 第一下晶体管
Q2up 第二上晶体管 Q2dn 第二下晶体管
Lm 耦合电感
本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A 和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明提出一种同步耦合Buck电路。
参照图1至图6，在本发明一实施例中，该同步耦合Buck电路包括：
电源输入端VIN及电源输出端VOUT；
耦合电感Lm，所述耦合电感Lm包括第一绕组和第二绕组，所述第一绕组和所述第二绕组具有相同的线圈匝数，所述第一绕组和所述第二绕组的异名端共接作为公共端；
第一上晶体管Q1up，所述第一上晶体管Q1up体二极管的阳极端与所述耦合电感Lm的第一绕组同名端连接，所述第一上晶体管Q1up体二极管的阴极端与所述电源输入端VIN连接；
第一下晶体管Q1dn，所述第一下晶体管Q1dn体二极管的阴极端与所述耦合电感Lm的第一绕组同名端连接，所述第一下晶体管Q1dn体二极管的阳极端接地；
第二上晶体管Q2up，所述第二上晶体管Q2up体二极管的阳极端与所述耦合电感Lm的第二绕组同名端连接，所述第二上晶体管Q2up体二极管的阴极端与所述电源输入端VIN连接；
第二下晶体管Q2dn，所述第二下晶体管Q2dn体二极管的阴极端与所述耦合电感Lm的第二绕组同名端连接，所述第二下晶体管Q2dn体二极管的阳极端接地。
其中，第一上晶体管Q1up、第一下晶体管Q1dn、第二上晶体管Q2up及第二下晶体管Q2dn可以采用IGBT、MOSFET、SicFET、GanFET等带有体二极管的晶体管来实现。
在一实例中，所述第一绕组和所述第二绕组的公共端与所述电源输出端VOUT连接；
在一实例中，所述耦合电感还包括第三绕组，所述第三绕组的异名端与所述电源输出端VOUT连接，所述第三绕组的同名端与所述第一绕组和所述第二绕组的公共端连接。
本实施例中，所述第一上晶体管Q1up、第一下晶体管Q1dn及耦合电感Lm的第一绕组组合成第一Buck支路；所述第二上晶体管Q2up、第二下晶体管Q2dn及耦合电感Lm的第二绕组组合成第二Buck支路。
第一Buck支路和第二Buck支路可以轮流作为主功率电路，具体而言，第一Buck支路作为主功率电路时，第一绕组承担主要电流。第一上晶体管Q1up开通时，耦合电感Lm通过第一绕组储能，第一上晶体管Q1up关断一个死区时间后，第一下晶体管Q1dn开通，耦合电感Lm上的电流通过第一下晶体管Q1dn续流。
第二Buck支路作为主功率电路时，第二绕组承担主要电流。第二上晶体管Q2up开通时，耦合电感Lm通过第二绕组储能，第二上晶体管Q2up关断一个死区时间后，第二下晶体管Q2dn开通，耦合电感Lm上的电流通过第二下晶体管Q2dn续流。
参照图4，本实施例中，同步耦合Buck电路中的耦合电感还可以包括第三绕组，第三绕组的异名端与电源输出端连接，同名端与所述第一绕组和所述第二绕组的公共端连接。
在绕制第一绕组、第二绕组和第三绕组时，可以采用以下方法进行绕制，先从C点出发沿一个方向绕P圈形成一个独立绕组即第三绕组CN，再从N点出发沿之前方向绕Q圈形成一个独立绕组即第一绕组NA，最后再从N点出发沿之前方向绕Q圈形成一个独立绕组即第二绕组NB。这三个绕组的线圈通过合理的空间安排获得合适的第一绕组和第二绕组漏感（即漏感Lk1和漏感Lk2）。
所述第一绕组和所述第二绕组组成一个变压器，此变压器可以等效为一个两边线圈匝数相同的理想变压器，一个磁化电感，第一绕组漏感Lk1以及第二绕组漏感Lk2。此变压器两边线圈的一端共接，两边线圈匝数相同，因此此变压器两边线圈的另一端电压也完全相同，此两端可以认为等效的共接在一起，也即第一绕组漏感Lk1的一端和第二绕组漏感Lk2的一端等效共接在一起。因此在等效电路分析中可以省去第一绕组和第二绕组之间的理想变压器，而不对电路产生实质影响。参照图5，图5为图2或者图3等效电路。其中，Leff为耦合电感Lm的等效自感，Lk1、Lk2为耦合电感Lm第一绕组和第二绕组的漏感。图2和图3的等效电路结构相同，区别在于Leff的值。在图2中，Leff等于所述第一绕组和所述第二绕组组成的变压器的磁化电感。在图3中，Leff等于所述第一绕组和所述第二绕组组成的变压器的磁化电感再加第三绕组的电感。漏感Lk1电流即为第一绕组电流I1，漏感Lk2电流即为第二绕组电流I2。
参照图1至图6，在一实施例中，控制开关周期，在所述第一Buck支路作为主功率电路工作时，使得所述第二上晶体管Q2up体二极管在所述第一上晶体管Q1up关断前截止；
控制开关周期，在所述第二Buck支路作为主功率电路工作时，使得所述第一上晶体管Q1up体二极管在所述第二上晶体管Q2up关断前截止。
所述第二Buck支路刚开始作为主功率电路工作时，第二上晶体管Q2up处于开通状态，第一下晶体管Q1dnQ1dn体二极管处于导通状态，第一上晶体管Q1up、第一下晶体管Q1dn以及第二下晶体管Q2dn处于关断状态。第二绕组电流迅速增加，第一绕组电流迅速减小，直到第一绕组电流全都转至第二绕组。随后第一下晶体管Q1dn体二极管Qrr、漏感Lk1、漏感Lk2以及VA点寄生电容一起作用，发生谐振，最终VA点电压被第一上晶体管Q1up体二极管钳位。第一绕组通过负的漏感谐振电流。Buck电路输入电压高于输出电压，忽略第一上晶体管Q1up体二极管压降的影响，在漏感Lk1和漏感Lk2相同或者基本相同的情况下，第一绕组和第二绕组电流以相同或者基本相同的速度增加，只要控制合理的开关周期，使得第一绕组电流从负至零这个过程有充足的时间，再加上第一上晶体管Q1up体二极管反向恢复时间就可以使得第一上晶体管Q1up体二极管截止。第一上晶体管Q1up体二极管截止后，VA点电压降低就不会引入反向恢复电荷。
同理，控制开关周期，在所述第一Buck支路作为主功率电路工作时，可以使得所述第二上晶体管Q2up体二极管在所述第一上晶体管Q1up关断前截止。
参照图1至图6，在一实施例中，控制开关周期，使得所述第一绕组电流在所述第一Buck支路作为主功率电路开始工作前为负；
控制开关周期，使得所述第二绕组电流在所述第二Buck支路作为主功率电路开始工作前为负。
所述第二Buck支路作为主功率电路工作，第二上晶体管Q2up处于开通状态，第一上晶体管Q1up、第一下晶体管Q1dn以及第二下晶体管Q2dn处于关断状态。第二Buck支路以上述状态工作一段时间后，第二上晶体管Q2up关断，VB点电压不断降低，直至被第二下晶体管Q2dn体二极管钳位，随后第二下晶体管Q2dn开通。
如果在第二上晶体管Q2up关断前，第一上晶体管Q1up体二极管还有电流，从第一上晶体管Q1up二极管阳极至阴极的电流会因为漏感两端电压的原因，以一定的di/dt降至零以下，同时还会引入反向恢复电荷。第一上晶体管Q1up体二极管阳极至阴极的电流降为零后，第一上晶体管Q1up体二极管Qrr、漏感Lk1、漏感Lk2以及VA点寄生电容一起作用，发生谐振。如果在第二上晶体管Q2up关断前，第一上晶体管Q1up体二极管截止，则反向恢复电荷为零。漏感Lk1、漏感Lk2以及VA点寄生电容一起作用，发生谐振。
上述两种情况下，最终VA点电压因为谐振被第一下晶体管Q1dn体二极管钳位，此时第一下晶体管Q1dn开通，第一绕组电流为正的谐振电流。
第一下晶体管Q1dn和第二下晶体管Q2dn均导通后，在漏感Lk1和漏感Lk2相同或者基本相同的情况下，第一绕组和第二绕组电流以相同或者基本相同的速度下降，只要控制合理的开关周期，就可以使得第一绕组电流有足够的时间降为负电流，并且此负电流值的漏感能量足够用于第一上晶体管Q1up的软开通。
同理控制开关周期可以使得所述第二绕组电流在所述第二Buck支路作为主功率电路开始工作前为负。
参照图1至图6，在一实施例中，在所述第一Buck支路作为主功率电路开始工作前，所述第一下晶体管Q1dn先于所述第二下晶体管Q2dn关断；所述第一下晶体管Q1dn关断一个死区时间后，所述第一上晶体管Q1up再开通；
在所述第二Buck支路作为主功率电路开始工作前，所述第二下晶体管Q2dn先于所述第一下晶体管Q1dn关断；所述第二下晶体管Q2dn关断一个死区时间后，所述第二上晶体管Q2up再开通。
在第一Buck支路作为主功率电路开始工作前，第二Buck支路作为主功率电路，第一下晶体管Q1dn以及第二下晶体管Q2dn处于开通状态，第一上晶体管Q1up以及第二上晶体管Q2up处于关断状态。第一绕组电流I1为负，漏感Lk1和第一下晶体管Q1dn在同一个通路上。第一下晶体管Q1dn关断，VA点被电流I1充电，VA点电压不断升高，在漏感Lk1和漏感Lk2能量足够的情况下，第一上晶体管Q1up的体二极管导通，此时开通第一上晶体管Q1up，可以实现完全软开通。在漏感Lk1和漏感Lk2能量不足的情况下，漏感能量用尽的时候，VA点瞬间电压为最高，此时开通第一上晶体管Q1up损耗最小，也即部分软开通。在第二下晶体管Q2dn电流大的时候可以适当晚一些关断第二下晶体管Q2dn，以减小第二下晶体管Q2dn体二极管续流损耗和提升效率。
第一上晶体管Q1up开通后，因为Lk1和Lk2与Leff相比很小，可以忽略此时Leff对第二下晶体管Q2dn体二极管电流变化速率的影响，当第二下晶体管Q2dn体二极管的电流大于零时，电流以Vin/(Lk1+Lk2)的速率减小。因为漏感限制了第二下晶体管Q2dn体二极管电流的变化速率，可以大大的减少第二下晶体管Q2dn体二极管的Qrr损耗。Qrr减少后，整流晶体管第二下晶体管Q2dn的尖峰电压也会随之减少。
在第二Buck支路作为主功率电路开始工作前，第一Buck支路作为主功率电路，第一下晶体管Q1dn以及第二下晶体管Q2dn处于开通状态，第一上晶体管Q1up以及第二上晶体管Q2up处于关断状态。第二绕组电流I2为负，漏感Lk2和第二下晶体管Q2dn在同一个通路上。第二下晶体管Q2dn关断，VB点被电流I2充电，VB点电压不断升高，在漏感Lk1和漏感Lk2能量足够的情况下，第二上晶体管Q2up的体二极管导通，此时开通第二上晶体管Q2up，可以实现完全软开通。在漏感Lk1和漏感Lk2能量不足的情况下，漏感能量用尽的时候，VB点瞬间电压为最高，此时开通第二上晶体管Q2up损耗最小，也即部分软开通。在第一下晶体管Q1dn电流大的时候可以适当晚一些关断第一下晶体管Q1dn，以减小第一下晶体管Q1dn体二极管续流损耗和提升效率。
第二上晶体管Q2up开通后，因为Lk1和Lk2与Leff相比很小，可以忽略此时Leff对第一下晶体管Q1dn体二极管电流变化速率的影响，当第一下晶体管Q1dn体二极管的电流大于零时，电流以Vin/(Lk1+Lk2)的速率减小。因为漏感限制了第一下晶体管Q1dn体二极管电流的变化速率，可以大大的减少第一下晶体管Q1dn体二极管的Qrr损耗。Qrr减少后，整流晶体管第一下晶体管Q1dn的尖峰电压也会随之减少。
传统的Buck电路使用整流二极管，在Buck电感电流降为零时，因为二极管的截止，Buck电感会和连接端点寄生电容产生谐振，此时电流非线性变化，电流处于一种失控状态。
参照图1至图6，在一实施例中，利用整流晶体管的可控导通性，整流晶体管可以实现双向导通电流。第一下晶体管Q1dn和第二下晶体管Q2dn两者采用并不完全是同步的整流，而是允许第一下晶体管Q1dn和第二下晶体管Q2dn中电流均为负，从而使Buck电路获得连续的线性电流，避免了传统整流二极管电流不能为负而产生的LC谐振。当第一Buck支路作为主功率支路前，第一下晶体管Q1dn和第二下晶体管Q2dn一直保持开通，即使晶体管内电流降至零以下，直到第一下晶体管Q1dn关断。当第二Buck支路作为主功率支路前，第一下晶体管Q1dn和第二下晶体管Q2dn一直保持开通，即使晶体管内电流降至零以下，直到第二下晶体管Q2dn关断。第一上晶体管Q1up或者第二上晶体管Q2up开通后，耦合电感电流一直线性增加，不会产生LC谐振。综上，耦合电感的电流始终处于线性连续状态，是完全可控的。
参照图1至图6，在一实施例中，如图6虚线部分所示，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管Q1up开通后所述第二上晶体管Q2up再开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管Q2up开通后所述第一上晶体管Q1up再开通。
第一Buck支路作为主功率电路，第一上晶体管Q1up处于开通状态，第一下晶体管Q1dn、第二上晶体管Q2up以及第二下晶体管Q2dn处于关断状态。VB点最终会因为谐振导致电压被第二上晶体管Q2up体二极管钳位，此时开通第二上晶体管Q2up，并且在第一上晶体管Q1up关断前及时关断第二上晶体管Q2up；
第二Buck支路作为主功率电路，第二上晶体管Q2up处于开通状态，第一上晶体管Q1up、第一下晶体管Q1dn、以及第二下晶体管Q2dn处于关断状态。VA点最终会因为谐振导致电压被第一上晶体管Q1up体二极管钳位，此时开通第一上晶体管Q1up，并且在第二上晶体管Q2up关断前及时关断第一上晶体管Q1up。
参照图1至图6，在一实施例中，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管Q1up关断后所述第一下晶体管Q1dn先于所述第二下晶体管Q2dn开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管Q2up关断后所述第二下晶体管Q2dn先于所述第一下晶体管Q1dn开通。
所述第一Buck支路作为主功率电路工作，第一上晶体管Q1up处于开通状态，第一下晶体管Q1dn、第二上晶体管Q2up以及第二下晶体管Q2dn处于关断状态。第一上晶体管Q1up关断之后，第一绕组的电流放电VA点，最终使得VA点电压低于零，第一下晶体管Q1dn体二极管导通，此时开通第一下晶体管Q1dn。VA点电压降低的过程中，VB点电压也会在第二上晶体管Q2up体二极管阳极至阴极的电流降为零后因为漏感的谐振和第二上晶体管Q2up体二极管反向恢复电荷共同作用而跟随VA点电压降低，但是时间上落后于VA点，VB点电压最终低于零，第二下晶体管Q2dn体二极管导通，此时开通第二下晶体管Q2dn。第一下晶体管Q1dn和第二下晶体管Q2dn的开通，以晶体管阻性损耗取代了二极管的压降损耗，如果选择阻值很小的晶体管就可以最大幅度减小此处损耗。
所述第二Buck支路作为主功率电路工作，第二上晶体管Q2up处于开通状态，第一上晶体管Q1up、第一下晶体管Q1dn、以及第二下晶体管Q2dn处于关断状态。第二上晶体管Q2up关断之后，第二绕组的电流放电VB点，最终使得VB点电压低于零，第二下晶体管Q2dn体二极管导通，此时开通第二下晶体管Q2dn。VB点电压降低的过程中，VA点电压也会在第一上晶体管Q1up体二极管阳极至阴极的电流降为零后因为漏感的谐振和第一上晶体管Q1up体二极管反向恢复电荷共同作用而跟随VB点电压降低，但是时间上落后于VB点，VA点电压最终低于零，第一下晶体管Q1dn体二极管导通，此时开通第一下晶体管Q1dn。第一下晶体管Q1dn和第二下晶体管Q2dn的开通，以晶体管阻性损耗取代了二极管的压降损耗，如果选择阻值很小的晶体管就可以最大幅度减小此处损耗。
参照图6，其中图6为第一Buck支路和所述第二Buck支路中各个开关的时序控制图，在一实施例中，在一个控制周期的上半周期内，所述第一Buck支路作为主功率电路，晶体管的工作时序为：
在第一时刻t1之前，第一上晶体管Q1up、第二上晶体管Q2up处于关断状态，第一下晶体管Q1dn、第二下晶体管Q2dn处于开通状态。第一绕组和第一下晶体管Q1dn在同一个通路上，而且电流I1为负。
在第一时刻t1，所述第一下晶体管Q1dn关断，VA点被负的电流I1充电，VA点的电压会不断升高。
在第二时刻t2，VA点电压升高到最高点，所述第一上晶体管Q1up开通，此时第一上晶体管Q1up开通损耗最小。
在第三时刻t3，所述第二下晶体管Q2dn关断。如果关断前第二下晶体管Q2dn电流为正，则电流开始从第二下晶体管Q2dn通道流过转向从其体二极管流过，漏感Lk2上的电流以一定速率减小，直至第二下晶体管Q2dn体二极管被软关断，这样使得第二下晶体管Q2dn体二极管反向恢复电荷引起的损耗很小，从而解决了整流晶体管体二极管的Qrr损耗问题，以及整流晶体管过高的尖峰电压问题。第二下晶体管Q2dn体二极管Qrr、漏感Lk1、漏感Lk2以及VB点寄生电容一起作用，发生谐振，最终VB点电压被第二上晶体管Q2up体二极管钳位。如果关断前第二下晶体管Q2dn电流为负，VB点会立马发生谐振，最终被第二上晶体管Q2up体二极管钳位，整流晶体管体二极管的Qrr损耗可以忽略不计，整流晶体管的尖峰电压也基本没有。VB点电压被钳位后，第二绕组电流I2会从负向零变化。在等效自感固定的情况下，控制合理的开关周期可以使得第二上晶体管Q2up体二极管在第一上晶体管Q1up关断前截止。
在第四时刻t4，等效自感Leff上的电流完成增长，此时第一上晶体管Q1up关断。随着第一上晶体管Q1up的关断，耦合电感Lm通过第一绕组放电VA点，使得VA点电压降低。如果此时第二上晶体管Q2up体二极管阳极至阴极电流大于零，在VA、VB两点压差和漏感作用下，第二上晶体管Q2up体二极管阳极至阴极电流快速减小，在第二上晶体管Q2up体二极管阳极至阴极电流降为零后，第二上晶体管Q2up体二极管Qrr、漏感Lk1、漏感Lk2以及VB点寄生电容一起作用，发生谐振；如果此时第二上晶体管Q2up体二极管截止，漏感Lk1、漏感Lk2以及VB点寄生电容一起谐振。VB点电压也会被不断降低。
在第五时刻t5，VA点电压低于零，第一下晶体管Q1dn体二极管导通，此时第一下晶体管Q1dn软开通。
在第六时刻t6，VB点电压最终也会低于零，第二下晶体管Q2dn体二极管导通，此时第二下晶体管Q2dn软开通。
在第二下晶体管Q2dn软开通至第二下晶体管Q2dn关断期间（第六时刻t6~第七时刻t7），第一下晶体管Q1dn、第二下晶体管Q2dn均处于开通状态，在漏感Lk1和漏感Lk2值相同或者基本相同的情况下，第一绕组和第二绕组的电流都会以相同或者基本相同的速率减少。因为第二绕组和第二下晶体管Q2dn这一通路初始电流（即谐振电流）比较小，第二绕组上的电流I2会逐渐变成负值，此负电流又被用于下一阶段第二上晶体管Q2up的软开通。
在一个控制周期的下半周期内，所述第二Buck支路作为主功率电路，晶体管的工作时序为：
在第七时刻t7之前，第一上晶体管Q1up、第二上晶体管Q2up处于关断状态，第一下晶体管Q1dn、第二下晶体管Q2dn处于开通状态。第二绕组和第二下晶体管Q2dn在同一个通路上，而且电流I2为负。
在第七时刻t7，所述第二下晶体管Q2dn关断，VB点被负的电流I2充电，VB点的电压会不断升高。
在第八时刻t8，VB点电压升高到最高点，所述第二上晶体管Q2up开通，此时第二上晶体管Q2up开通损耗最小。
在第九时刻t9，所述第一下晶体管Q1dn关断。如果关断前第一下晶体管Q1dn电流为正，则电流开始从第一下晶体管Q1dn通道流过转向从其体二极管流过。漏感Lk1上的电流以一定速率减小，直至第一下晶体管Q1dn体二极管被软关断，这样使得第一下晶体管Q1dn体二极管反向恢复电荷引起的损耗很小，从而解决了整流晶体管体二极管的Qrr损耗问题，以及整流晶体管过高的尖峰电压问题。第一下晶体管Q1dn体二极管Qrr、漏感Lk1、漏感Lk2以及VA点寄生电容一起作用，发生谐振，最终VA点电压被第一上晶体管Q1up体二极管钳位。如果关断前第一下晶体管Q1dn电流为负，VA点会立马发生谐振，最终被第一上晶体管Q1up体二极管钳位，整流晶体管体二极管的Qrr损耗可以忽略不计，整流晶体管的尖峰电压也基本没有。VA点电压被钳位后，第一绕组电流I1会从负向零变化。在等效自感固定的情况下，控制合理的开关周期可以使得第一上晶体管Q1up体二极管在第二上晶体管Q2up关断前截止。
在第十时刻t10，等效自感Leff上的电流完成增长，此时第二上晶体管Q2up关断。随着第二上晶体管Q2up的关断，耦合电感Lm通过第二绕组放电VB点，使得VB点电压降低。如果此时第一上晶体管Q1up体二极管阳极至阴极电流大于零，在VA、VB两点压差和漏感作用下，第一上晶体管Q1up体二极管阳极至阴极电流快速减小，在第一上晶体管Q1up体二极管阳极至阴极电流降为零后，第一上晶体管Q1up体二极管Qrr、漏感Lk1、漏感Lk2以及VA点寄生电容一起作用，发生谐振；如果此时第一上晶体管Q1up体二极管截止，漏感Lk1、漏感Lk2以及VA点寄生电容一起谐振。VA点电压也会被不断降低。
在第十一时刻t11，VB点电压低于零，第二下晶体管Q2dn体二极管导通，此时第二下晶体管Q2dn软开通。
在第十二时刻t12，VA点电压最终也会低于零，第一下晶体管Q1dn体二极管导通，此时第一下晶体管Q1dn软开通。
在第一下晶体管Q1dn软开通至第一下晶体管Q1dn关断期间（第十二时刻t12~第一时刻t1），第一下晶体管Q1dn、第二下晶体管Q2dn均处于开通状态，在漏感Lk1和漏感Lk2值大致相同的情况下，第一绕组和第二绕组的电流都会以大致相同的速率减少。因为第一绕组和第一下晶体管Q1dn这一通路初始电流（即谐振电流）比较小，第一绕组上的电流I1会逐渐变成负值，此负电流又被用于下一阶段第一上晶体管Q1up的软开通。
参照图1至图6，在一实施例中，所述的同步耦合Buck电路工作于同步并联模式，第一Buck支路和第二Buck支路作为并联支路，同步工作，分摊电流。
当第一下晶体管Q1dn、第二下晶体管Q2dn使用Qrr很小的晶体管时（GanFet或者SicFet，但不限于此），第一上晶体管Q1up和第二上晶体管Q2up同时开通关断，第一下晶体管Q1dn和第二下晶体管Q2dn也同时开通关断，工作模式如同两个传统Buck电路的并联。在此模式下，耦合电感Lm的线圈被完全利用起来，达到减小电感阻性损耗的效果。此模式区别于传统Buck电路在于第一上晶体管Q1up、第二上晶体管Q2up由漏感隔离开，开通时是独立的晶体管开通，不会有第一上晶体管Q1up、第二上晶体管Q2up的并联震荡。第一下晶体管Q1dn、第二下晶体管Q2dn也是被漏感分开使用，不会产生并联震荡。
本发明通过控制第一上晶体管Q1up、第一下晶体管Q1dn及耦合电感第一绕组组合成第一Buck支路的充电放电时序，以及，第二上晶体管Q2up、第二下晶体管Q2dn及所述耦合电感第二绕组组合成第二Buck支路充电放电时序，解决整流二极管的压降损耗问题，整流晶体管体二极管的Qrr损耗问题，整流晶体管的尖峰电压问题，以及Buck开关晶体管的开通损耗问题。
本发明还提出一种电源装置，包括如上所述的同步耦合Buck电路。
所述电源装置包括如上所述的同步耦合Buck电路。该同步耦合Buck电路的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明电源装置中使用了上述同步耦合Buck电路，因此，本发明电源装置的实施例包括上述同步耦合Buck电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种同步耦合Buck电路，其特征在于，所述同步耦合Buck电路包括：
电源输入端及电源输出端；
耦合电感，所述耦合电感包括第一绕组和第二绕组，所述第一绕组和所述第二绕组具有相同的线圈匝数，所述第一绕组和所述第二绕组的异名端共接作为公共端；
第一上晶体管，所述第一上晶体管体二极管的阳极端与所述耦合电感的第一绕组同名端连接，所述第一上晶体管体二极管的阴极端与所述电源输入端连接；
第一下晶体管，所述第一下晶体管体二极管的阴极端与所述耦合电感的第一绕组同名端连接，所述第一下晶体管体二极管的阳极端接地；
第二上晶体管，所述第二上晶体管体二极管的阳极端与所述耦合电感的第二绕组同名端连接，所述第二上晶体管体二极管的阴极端与所述电源输入端连接；
第二下晶体管，所述第二下晶体管体二极管的阴极端与所述耦合电感的第二绕组同名端连接，所述第二下晶体管体二极管的阳极端接地；
所述第一上晶体管、第一下晶体管及第一绕组组合成第一Buck支路；
所述第二上晶体管、第二下晶体管及第二绕组组合成第二Buck支路；
第一Buck支路和第二Buck支路轮流作为主功率电路工作；
控制开关周期和所述第一下晶体管开通，使得所述第一绕组电流在所述第一Buck支路作为主功率电路开始工作前为负；
控制开关周期和所述第二下晶体管开通，使得所述第二绕组电流在所述第二Buck支路作为主功率电路开始工作前为负；
在所述第一Buck支路作为主功率电路开始工作前，所述第一下晶体管先于所述第二下晶体管关断；所述第一下晶体管关断一个死区时间后，所述第一上晶体管再开通；
在所述第二Buck支路作为主功率电路开始工作前，所述第二下晶体管先于所述第一下晶体管关断；所述第二下晶体管关断一个死区时间后，所述第二上晶体管再开通。
2.如权利要求1所述的同步耦合Buck电路，其特征在于，所述第一绕组和所述第二绕组的公共端与所述电源输出端连接。
3.如权利要求1所述的同步耦合Buck电路，其特征在于，所述耦合电感还包括第三绕组，所述第三绕组的异名端与所述电源输出端连接，所述第三绕组的同名端与所述第一绕组和所述第二绕组的公共端连接。
4.如权利要求1所述的同步耦合Buck电路，其特征在于，控制开关周期，在所述第一Buck支路作为主功率电路工作时，使得所述第二上晶体管体二极管在所述第一上晶体管关断前截止；
控制开关周期，在所述第二Buck支路作为主功率电路工作时，使得所述第一上晶体管体二极管在所述第二上晶体管关断前截止。
5.如权利要求1所述的同步耦合Buck电路，其特征在于，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管开通后所述第二上晶体管再开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管开通后所述第一上晶体管再开通。
6.如权利要求1所述的同步耦合Buck电路，其特征在于，在所述第一Buck支路作为主功率电路工作时，所述第一上晶体管关断后所述第一下晶体管先于所述第二下晶体管开通；
在所述第二Buck支路作为主功率电路工作时，所述第二上晶体管关断后所述第二下晶体管先于所述第一下晶体管开通。
7.如权利要求1所述的同步耦合Buck电路，其特征在于，在一个控制周期的上半周期内，所述第一Buck支路作为主功率电路，晶体管的工作时序为：
在第一时刻，所述第一下晶体管关断；
在第二时刻，所述第一上晶体管开通；
在第三时刻，所述第二下晶体管关断；
在第四时刻，所述第一上晶体管关断；
在第五时刻，所述第一下晶体管开通；
在第六时刻，所述第二下晶体管开通；
在一个控制周期的下半周期内，所述第二Buck支路作为主功率电路，晶体管的工作时序为：
在第七时刻，所述第二下晶体管关断；
在第八时刻，所述第二上晶体管开通；
在第九时刻，所述第一下晶体管关断；
在第十时刻，所述第二上晶体管关断；
在第十一时刻，所述第二下晶体管开通；
在第十二时刻，所述第一下晶体管开通。
8.一种电源装置，其特征在于，包括如权利要求1至7任意一项所述的同步耦合Buck电路。
CN202111224341.3A 2021-10-21 2021-10-21 同步耦合Buck电路及电源装置 Active CN113659836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111224341.3A CN113659836B (zh) 2021-10-21 2021-10-21 同步耦合Buck电路及电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111224341.3A CN113659836B (zh) 2021-10-21 2021-10-21 同步耦合Buck电路及电源装置

Publications (2)

Publication Number Publication Date
CN113659836A CN113659836A (zh) 2021-11-16
CN113659836B true CN113659836B (zh) 2022-02-11

Family

ID=78484359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111224341.3A Active CN113659836B (zh) 2021-10-21 2021-10-21 同步耦合Buck电路及电源装置

Country Status (1)

Country Link
CN (1) CN113659836B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317305B1 (en) * 2005-05-18 2008-01-08 Volterra Semiconductor Corporation Method and apparatus for multi-phase DC-DC converters using coupled inductors in discontinuous conduction mode
US9755520B2 (en) * 2006-05-23 2017-09-05 Intersil Americas LLC Coupled-inductor power-supply controller for operating a power supply in a reduced-power-dissipation mode
CN103607118A (zh) * 2013-11-01 2014-02-26 辽宁工程技术大学 一种电感逐相耦合的交错并联直流降压变换器
CN109951081A (zh) * 2019-04-15 2019-06-28 江苏工程职业技术学院 一种Buck端耦合电感式升降压变换电路及控制方法
CN111277138B (zh) * 2019-12-31 2022-08-16 南京理工大学 针对腰鼓问题加工用中走丝线切割脉冲电源及其加工方法
CN111313657B (zh) * 2020-03-05 2021-03-02 中车株洲电力机车研究所有限公司 一种降低变流器输出电压变化率的电路及控制方法

Also Published As

Publication number Publication date
CN113659836A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US9954456B2 (en) Flyback converter
Das et al. A comparative study of zero-current-transition PWM converters
Wang A novel ZCS-PWM flyback converter with a simple ZCS-PWM commutation cell
US9484821B2 (en) Adjustable resonant apparatus for power converters
US6525513B1 (en) Soft switching topological circuit in boost or buck converter
US10686387B2 (en) Multi-transformer LLC resonant converter circuit
CN103066855B (zh) 用于电源变换系统中的零电压开关的系统和方法
US20020021575A1 (en) Switching power supply apparatus with active clamp circuit
JPH0984337A (ja) 同期整流回路
US20010022732A1 (en) Switching power circuit
US6317341B1 (en) Switching circuit, method of operation thereof and single stage power factor corrector employing the same
CN102684506B (zh) 一种提高自激推挽式变换器工作效率的方法及自激推挽式变换器
US10523127B1 (en) Output clamped flyback converter
WO2019019928A1 (zh) 一种三电平 Boost 电路
US20240171079A1 (en) Synchronous coupled boost circuit, boost circuit and power supply apparatus
CN113014097A (zh) 一种无源无损软开关的Boost变换器和控制方法
EP3324707B1 (en) Isolated single-ended primary inductor converter with voltage clamp circuit
JP4830408B2 (ja) 電力変換装置
CN110994982A (zh) 一种软开关方式的buck变换器及其控制方法
US6477064B1 (en) High efficiency DC-DC power converter with turn-off snubber
CN113659836B (zh) 同步耦合Buck电路及电源装置
CN217240596U (zh) Buck-Boost软开关电路
TWI501527B (zh) 單輔助開關之交錯式高升壓比柔切式轉換器
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
CN111555624B (zh) 双输出软开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant