CN116129954A - 存储器封装件、存储器装置及其操作方法 - Google Patents
存储器封装件、存储器装置及其操作方法 Download PDFInfo
- Publication number
- CN116129954A CN116129954A CN202211389817.3A CN202211389817A CN116129954A CN 116129954 A CN116129954 A CN 116129954A CN 202211389817 A CN202211389817 A CN 202211389817A CN 116129954 A CN116129954 A CN 116129954A
- Authority
- CN
- China
- Prior art keywords
- block
- otp
- time programmable
- memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2206/00—Indexing scheme related to dedicated interfaces for computers
- G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
- G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
提供了存储器封装件、存储器装置及其操作方法。所述存储器封装件包括:印制电路板;第一存储器装置,堆叠在印制电路板上;以及第二存储器装置,堆叠在第一存储器装置上。第一存储器装置包括第一一次性可编程(OTP)块,第二存储器装置包括与第一OTP块不同的第二OTP块,并且从第一存储器装置的一侧到第一OTP块的水平距离不同于从第二存储器装置的一侧到第二OTP块的水平距离。
Description
本专利申请要求于2021年11月12日提交到韩国知识产权局的第10-2021-0156057号韩国专利申请的优先权和于2022年5月6日提交到韩国知识产权局的第10-2022-0056017号韩国专利申请的优先权,所述韩国专利申请的公开通过引用全部包含于此。
技术领域
在此描述的本公开的实施例涉及一种存储器装置,并且更具体地,涉及一种包括一次性可编程(OTP)块的存储器装置。
背景技术
存储器装置可包括多个存储器块。存储器块可被分类为用于存储用户数据的用户块、用于替换有缺陷的用户块的冗余块、用于存储重要数据的OTP块、和用于替换有缺陷的OTP块的OTP冗余块。
一旦被编程,OTP块就不能被改变。当OTP块和OTP冗余块都发生故障时,对应的存储器装置被认为是有缺陷的芯片并被丢弃。因此,半导体良率降低。可设置多个OTP冗余块以减少存储器装置作为有缺陷的芯片被丢弃的可能性。然而,当存在大量OTP冗余块时,用户可用的存储空间较少。
发明内容
本公开的实施例提供一种能够高效地使用数据存储装置并稳定地保护存储在OTP块中的数据的存储器装置。
根据实施例,一种存储器封装件包括:印制电路板;第一存储器装置,堆叠在印制电路板上;以及第二存储器装置,堆叠在第一存储器装置上。第一存储器装置包括第一一次性可编程(OTP)块,第二存储器装置包括与第一OTP块不同的第二OTP块,并且从第一存储器装置的一侧到第一OTP块的水平距离不同于从第二存储器装置的一侧到第二OTP块的水平距离。
根据实施例,一种存储器装置包括:存储器单元阵列,包括多个用户块和至少一个一次性可编程(OTP)块;以及地址寄存器,存储与所述至少一个OTP块对应的地址信息和OTP命令信息。所述至少一个OTP块被随机地设置在存储器单元阵列中。
根据实施例,一种存储器装置的操作方法包括:从存储器装置的多个用户块之中选择错误位的数量等于或小于参考值的用户块;将所选择的用户块分配为一次性可编程(OTP)块;将数据存储在OTP块中;以及将与OTP块对应的OTP地址和与OTP地址相关联的OTP命令存储在存储器装置的地址寄存器中。
附图说明
通过参照附图详细描述本公开的实施例,本公开的以上目的和特征以及其他目的和特征将变得清楚。
图1是示出根据本公开的实施例的数据存储装置的框图。
图2是示出图1的存储器装置的示例的框图。
图3A是示出存储器单元阵列的示图。
图3B是示出图2的存储器单元阵列的示例的示图。
图4是示出图2的控制逻辑的示例的框图。
图5是示出根据本公开的实施例的图1的数据存储装置的OTP块分配操作的示例的流程图。
图6是示出根据本公开的实施例的OTP映射表的示例的示图。
图7是示出根据本公开的实施例的坏块表的示例的示图。
图8是示出当从主机接收到擦除请求时图1的数据存储装置的操作的示例的流程图。
图9是示出当从主机接收到编程请求时图1的数据存储装置的操作的示例的流程图。
图10是示出当从主机接收到读取请求时图1的数据存储装置的操作的示例的流程图。
图11是示出根据本公开的实施例的OTP块的读取操作的示例的示图。
图12A是示出存储器单元阵列的示图。
图12B是示出根据本公开的实施例的存储器单元阵列的示图。
图13是示出包括在图12B的存储器单元阵列中的OTP块的示例的示图。
图14A是示出当图13的存储器块基于字线被划分为多个OTP子块时建立的OTP映射表的示例的示图。
图14B是示出当图13的存储器块基于串选择线被划分为多个OTP子块时建立的OTP映射表的示例的示图。
图15是示出根据本公开的实施例的数据存储装置的框图。
图16是示出根据本公开的实施例的图15的OTP块重新分配操作的示例的流程图。
图17和图18是示出根据本公开的实施例的更新的OTP映射表和更新的坏块表的示例的示图。
图19是示出根据本公开的实施例的数据存储装置的框图。
图20是示出存储在图19的工作存储器中的映射表的示例的示图。
图21A是示出存储器封装件的示图。
图21B是示出根据本公开的实施例的存储器封装件的示例的示图。
具体实施方式
下面,将详细且清楚地描述本公开的实施例,以达到本领域普通技术人员可实现发明的程度。
图1是示出根据本公开的实施例的数据存储装置1000A的框图。
根据本公开的实施例的数据存储装置1000A从多个用户块之中选择不存在缺陷或错误位的数量等于或小于参考值的用户块,并将选择的用户块分配为OTP块。因此,数据存储装置1000A不包括用于应对OTP块的故障的OTP冗余块,并因此可有效地管理数据存储空间。
另外,根据本公开的实施例的数据存储装置1000A将被分配为OTP块的用户块作为坏块管理。当从主机接收到不满足启用选项的擦除请求、编程请求或读取请求时,数据存储装置1000A可向主机回复与该请求相关联的块是坏块。因此,除了满足启用选项的读取请求之外,可防止对被分配为OTP块的用户块的访问。因此,可稳定地保护存储在OTP块中的数据。例如,如果接收到具有被分配为OTP块的用户块的地址的编程请求,则即使用户块能够被编程有数据,数据存储装置1000A也可通知主机该用户块是坏块。
参照图1,数据存储装置1000A可包括存储器装置1100和存储器控制器1200。
存储器装置1100从存储器控制器1200接收地址信号ADDR、命令信号CMD和用户数据“DATA”。存储器装置1100基于地址信号ADDR和命令信号CMD来将用户数据“DATA”存储在存储器单元阵列1110的用户块中。
存储器装置1100从存储器控制器1200接收特殊数据SDATA。在此,特殊数据SDATA可表示一旦存储在存储器装置1100中就不能被改变的数据。例如,特殊数据SDATA可包括与存储器装置1100相关联的安全数据、作为测试存储器装置1100的结果而获得的特性数据和/或存储器装置1100的产品规格。然而,本公开不限于此。例如,特殊数据SDATA可表示存储器装置1100的操作所必需的设置数据。
存储器装置1100从多个用户块之中选择不存在缺陷或错误位的数量小于参考值的用户块,并将选择的用户块“User BLK i”分配为一次性可编程(OTP)块。存储器装置1100将特殊数据SDATA存储在被分配为OTP块的用户块中。
存储器装置1100从存储器控制器1200接收OTP命令信号OTP_CMD。在此,OTP命令信号OTP_CMD可用作用于取决于读取请求来访问OTP块的启用选项。即,仅在接收到OTP命令信号OTP_CMD时,存储器装置1100才可访问OTP块以执行读取操作。
用于访问OTP块的启用选项信息和OTP块的地址信息可被存储在地址寄存器1160中。例如,地址寄存器1160可存储OTP映射表,并且启用选项和存储器地址MA可被包括在OTP映射表中。
继续参照图1,存储器控制器1200包括坏块管理器1210(例如,逻辑电路)。坏块管理器1210将被分配为OTP块的用户块作为坏块单独地管理。为此,坏块管理器1210从存储器装置1100接收关于被分配为OTP块的用户块的信息,并通过使用接收到的信息来建立坏块表。
当从主机请求对被分配为OTP块的用户块的访问时,存储器控制器1200可参照坏块管理器1210的坏块表来操作。
例如,当从主机接收到对被分配为OTP块的用户块的擦除请求或编程请求时,或当从主机接收到不满足启用选项的读取请求时,存储器控制器1200可参照坏块表向主机回复与该请求相关联的块是坏块。
在另一示例中,当从主机接收到满足启用选项的读取请求时,存储器控制器1200可参照坏块表来确定与读取请求相对应的块是OTP块,并可将OTP命令信号OTP_CMD发送到存储器装置1100。在这种情况下,存储器装置1100可访问与OTP命令信号OTP_CMD对应的OTP块。也就是说,存储器装置1100可对OTP块执行读取操作,并可读取存储在其中的特殊数据SDATA。
如上所述,由于根据本公开的实施例的数据存储装置1000A将不存在缺陷或者错误位的数量等于或小于参考值的用户块分配为OTP块,因此不需要包括用于应对OTP块的故障的OTP冗余块。因此,数据存储装置1000A可有效地管理数据存储空间。另外,除了满足启用选项的读取请求之外,根据本公开的实施例的数据存储装置1000A防止对OTP块的访问。因此,可稳定地保护存储在OTP块中的数据。
图2是示出图1的存储器装置1100的示例的框图。参照图2,存储器装置1100包括存储器单元阵列1110和外围电路1120,并且外围电路1120包括地址解码器1125(例如,解码器电路)、页缓冲器电路1130、输入/输出电路(I/O电路)1140、控制逻辑1150、地址寄存器1160和熔丝块1170。
存储器单元阵列1110包括多个存储器块。存储器块中的每个可具有二维结构或三维结构。具有二维结构(或平面结构)的存储器块的存储器单元在与基底平行的方向上形成。然而,具有三维结构(或水平结构)的存储器块的存储器单元在与基底垂直的方向上形成。
存储器单元阵列1110可被划分为用户区域和冗余区域。用户区域表示被分配为存储由用户请求编程的数据的区域。因此,包括在用户区域中的存储器块可被称为“用户块”。冗余区域表示被分配为替换发生故障的用户块的区域。因此,包括在冗余区域中的存储器块可被称为“冗余块”。
根据本公开的实施例的存储器单元阵列1110不包括在固定位置处分配的OTP块。也就是说,在存储器单元阵列1110中,OTP块和OTP冗余块不被分配在固定位置处。代替具有分配在固定位置处的OTP块,根据本公开的实施例的存储器单元阵列1110包括被分配为用户区域的存储器块之中的不存在缺陷或者错误位的数量等于或小于参考值的存储器块作为OTP块。因此,根据本公开的实施例的OTP块可随机地设置在用户区域中。
地址解码器1125通过选择线SSL和GSL或字线WL与存储器单元阵列1110连接。地址解码器1125可响应于存储器地址MA来选择多个存储器块中的一个。此外,地址解码器1125可选择所选择的存储器块的字线WL中的一条。
页缓冲器电路1130通过位线BL与存储器单元阵列1110连接。页缓冲器电路1130可临时地存储将被编程在所选择的页的数据或从所选择的页读取的数据。
输入/输出电路1140可通过数据线DL在内部与页缓冲器电路1130连接,并且可通过输入/输出线在外部与存储器控制器1200(参照图1)连接。输入/输出电路1140可在编程操作中接收将被编程在存储器单元阵列1110的所选择的存储器单元中的数据,并且可在读取操作中向存储器控制器1200提供从所选择的存储器单元读取的数据。
控制逻辑1150响应于从存储器控制器1200提供的命令CMD和地址ADDR来控制存储器装置1100的整体操作。控制逻辑1150可包括地址寄存器1160。
地址寄存器1160存储用于访问OTP块的启用选项信息和OTP块的地址信息。地址寄存器1160包括OTP映射表,并且关于启用选项和存储器地址MA的信息可被存储在OTP映射表中。
例如,假设OTP命令信号OTP_CMD是满足启用选项的命令信号。当地址寄存器1160接收到OTP命令信号OTP_CMD时,地址寄存器1160基于OTP映射表来输出与OTP块对应的存储器地址MA。存储器地址MA可被提供给地址解码器1125,因此,存储器单元阵列1110的OTP块可被选择。此后,用于读取存储在OTP块中的特殊数据的读取操作可被执行。
熔丝块1170可与页缓冲器电路1130连接。熔丝块1170可用于以电熔丝(E-熔丝)方式处理存储在存储器单元阵列1110的OTP块中的数据。为此,熔丝块1170可包括至少一个锁存器和至少一个开关。
例如,当针对存储在OTP块中的特殊数据的读取操作被执行时,存储在OTP块中的数据可通过页缓冲器电路1130被存储在熔丝块1170的锁存器中。此后,存储在锁存器中的特殊数据可通过包括在熔丝块1170中的开关中的对应开关的接通/断开控制而被输出到外部(例如,输出到存储器控制器1200)。
图3A和图3B示出用于详细描述图2的存储器单元阵列1110的示图。详细地,图3A是示出根据比较实施例的存储器单元阵列110的示图,并且图3B是示出图2的存储器单元阵列1110的示例的示图。为了便于描述,假设存储器单元阵列110和1110中的每个包括一个存储器块被分配的一个OTP块。
参照图3A,存储器单元阵列110包括用户区域、冗余区域和OTP区域。用户区域包括多个用户块User BLK 1至User BLK n,冗余区域包括多个冗余块Redundancy BLK 1至Redundancy BLK m,并且OTP区域包括OTP块OTP BLK和OTP冗余块OTP Redundancy BLK。
如图3A中所示,存储器装置将存储器单元阵列110的具有特定位置的区域分配为OTP区域。也就是说,位于存储器单元阵列110的特定区域处的存储器块被分配为OTP块和OTP冗余块。也就是说,OTP块和OTP冗余块的位置被固定在存储器单元阵列110的特定位置。
在图3A的存储器装置中,当OTP块和用于替换OTP块的OTP冗余块两者都发生故障时,存储器装置被认为是有缺陷的芯片并被丢弃。因此,发生半导体良率的降低。
参照图3B,根据本公开的实施例的存储器单元阵列1110包括用户区域和冗余区域,但不单独包括分配在固定位置处的OTP区域。代替分配在固定位置处的OTP块,根据本公开的实施例的存储器单元阵列1110包括被分配为用户区域的存储器块之中的不存在缺陷或者错误位的数量等于或小于参考值的任意存储器块作为OTP块。因此,OTP块可随机地位于用户区域中。
此外,因为用户块之中的不存在缺陷或错误位的数量等于或小于参考值的任意块被分配为OTP块,所以在产品测试期间根据本公开的实施例的存储器单元阵列1110中发生OTP块的故障的可能性低。另外,当在产品测试期间确定OTP块的故障时,或者当在产品的使用期间存在已经发生OTP块的故障的可能性时,根据本公开的实施例的存储器单元阵列1110可被实现,使得用户块之中的不存在缺陷或者错误位的数量等于或小于参考值的用户块被再次分配为OTP块。例如,一旦确定分配的OTP块具有缺陷,就可将新的用户块分配为OTP块。因此,与存储器单元阵列110不同,根据本公开的实施例的存储器单元阵列1110不需要包括OTP冗余块。结果,存储器单元阵列1110的存储空间可被有效地使用,并且半导体良率也可被提高。
图4是示出图2的控制逻辑1150的示例的框图。
参照图4,控制逻辑1150可包括控制电路1151、命令寄存器1152和地址寄存器1160。
控制电路1151控制控制逻辑1150的整体操作。控制电路1151从存储器控制器1200(参照图1)接收OTP命令信号OTP_CMD和地址ADDR。控制电路1151将OTP命令信号OTP_CMD发送到命令寄存器1152,并将地址ADDR发送到地址寄存器1160。
命令寄存器1152存储从控制电路1151接收的OTP命令信号OTP_CMD。命令寄存器1152将OTP命令信号OTP_CMD传送到地址寄存器1160。
地址寄存器1160包括OTP映射存储装置1161、用户块地址解码器1162(例如,逻辑电路)和块地址重映射器(re-mapper)1163(例如,逻辑电路)。
OTP映射存储装置1161存储作为用于访问OTP块的启用选项信息的OTP命令信号OTP_CMD,并且存储作为与OTP命令信号OTP_CMD对应的OTP块的地址的存储器地址MA。例如,OTP映射存储装置1161的条目可包括与OTP块相关联的启用选项信息和存储器地址MA。OTP映射存储装置1161通过使用OTP命令信号OTP_CMD和存储器地址MA来建立OTP映射表。
用户块地址解码器1162将地址ADDR解码为与用户块对应的存储器地址MA。例如,当编程操作、读取操作或擦除操作被请求时,用户块地址解码器1162可接收对应的地址ADDR并且可对地址ADDR进行解码,以便于输出为与用户块对应的存储器地址MA。用户块地址解码器1162将用户块的存储器地址MA提供给块地址重映射器1163。
块地址重映射器1163从命令寄存器1152接收OTP命令信号OTP_CMD,并从用户块地址解码器1162接收与用户块对应的存储器地址MA。取决于作为启用选项的OTP命令信号OTP_CMD是否被接收到,块地址重映射器1163可输出与用户块对应的存储器地址MA,或者可输出与OTP块对应的存储器地址MA。
例如,当OTP命令信号OTP_CMD被接收到时,块地址重映射器1163可参照OTP映射表。当OTP命令信号OTP_CMD与OTP映射表中管理的信号一致时,块地址重映射器1163可输出与OTP命令信号OTP_CMD对应的OTP块的存储器地址MA。
例如,当OTP命令信号OTP_CMD未被接收到时,块地址重映射器1163不参照OTP映射表。在这种情况下,块地址重映射器1163可输出从用户块地址解码器1162接收到的用户块的存储器地址MA。
同时,在OTP映射存储装置1161的OTP映射表中管理的信息可被提供给存储器控制器1200(参照图1)。存储器控制器1200的坏块管理器1210(参照图1)可通过使用关于被分配为OTP块的用户块的启用选项信息和存储器地址信息来建立坏块表。因此,被分配为OTP块的用户块可作为坏块被单独管理。
如上所述,根据本公开的实施例的数据存储装置1000A从多个用户块之中选择不存在缺陷或者错误位的数量等于或小于参考值的用户块,并将所选择的用户块分配为OTP块。因此,数据存储装置1000A不包括用于应对OTP块的故障的OTP冗余块,因此可有效地管理数据存储空间。另外,除了满足启用选项的读取请求之外,根据本公开的实施例的数据存储装置1000A可防止对被分配为OTP块的用户块的访问,因此,可稳定地保护存储在OTP块中的数据。
下面,将详细地描述根据本公开的实施例的数据存储装置1000A如何分配OTP块并处理擦除请求、编程请求和读取请求。
OPT块的分配
图5是示出根据实施例的图1的数据存储装置的OTP块分配操作的示例的流程图。
在操作S110中,对存储器单元阵列1110的用户块执行测试操作。
在操作S120中,确定在存储器单元阵列1110的用户块中是否存在无缺陷块。
当确定所有用户块都有缺陷时,存储器装置1100被确定为芯片故障(S130)。例如,如果所有用户块都是有缺陷的,则存储器装置1100可被确定为是有缺陷的芯片。在这种情况下,存储器装置1100可被认为是有缺陷的产品。
当确定无缺陷块存在于用户块中时,选择无缺陷块中的任意块,并且将所选择的块分配为OTP块(S140)。
在操作S150中,将特殊数据存储在被分配为OTP块的块中。在一个实施例中,特殊数据可以以电熔丝的形式存储在OTP块中。
在操作S155中,执行验证读取操作以确定特殊数据是否被准确地写入OTP块中而没有错误。
当确定特殊数据未被准确地写入OTP块中时,处理进行到确定是否存在另一无缺陷用户块的操作S120。
当确定特殊数据被准确地写入OTP块时,通过使用启用选项信息和与OTP块对应的存储器地址信息来生成OTP映射表(S160)。由此生成的OTP映射表可被存储在地址寄存器1160中。
此后,与OTP块对应的启用选项信息和存储器地址信息被发送到存储器控制器1200,并且存储器控制器1200更新坏块表(S170)。也就是说,存储器控制器1200可将OTP块与任何其他坏块一起作为坏块来对待和管理。
同时,在图5中,给出了将无缺陷用户块分配为OTP块的描述。然而,本公开不限于此。例如,错误位的数量等于或小于参考值的用户块可被分配为OTP块。
图6是示出根据本公开的实施例的OTP映射表的示例的示图。为了便于描述,在图6中,假设存储器单元阵列1110包括第一垫(mat)MAT1至第三垫MAT3,并且为每个垫分配一个用户块作为OTP块。
参照图6,在第一垫MAT1中,第i用户块User BLK i被确定为无缺陷块,并且被分配为OTP块。在第二垫MAT2中,第j用户块User BLK j被确定为无缺陷块,并被分配为OTP块。在第三垫MAT3中,第k用户块User BLK k被确定为无缺陷块,并且被分配为OTP块。如图6中所示,因为无缺陷用户块中的任意用户块被分配为OTP块,所以OTP块可随机地位于存储器单元阵列1110中。
被分配为OTP块的用户块的存储器地址信息和用于访问OTP块的启用选项信息以映射表的形式被存储在地址寄存器1160中。
例如,特殊数据可包括安全数据、作为测试结果获得的特性数据和产品规格数据。假设安全数据被存储在第i用户块User BLK i的OTP块中,特性数据被存储在第j用户块User BLK j的OTP块中,并且产品规格数据被存储在第k用户块User BLK k的OTP块中。
此外,假设用于访问第i用户块User BLK i的OTP块的启用选项是安全OTP命令信号OTP_CMD_SEC,用于访问第j用户块User BLK j的OTP块的启用选项是测试OTP命令信号OTP_CMD_TEST,并且用于访问第k用户块User BLK k的OTP块的启用选项是规格OTP命令信号OTP_CMD_SPEC。
在这种情况下,如图6中所示,地址寄存器1160可建立OTP映射表,使得OTP命令信号OTP_CMD_SEC、OTP_CMD_TEST和OTP_CMD_SPEC作为启用选项被包括,并且分别与OTP命令信号OTP_CMD_SEC、OTP_CMD_TEST和OTP_CMD_SPEC对应的存储器地址User BLK i、User BLKj和User BLK k被包括。
图7是示出根据本公开的实施例的坏块表的示例的示图。为了便于描述,在图7中,假设如参照图6所述分配OTP块。
参照图7,坏块管理器1210(例如,逻辑电路)可接收关于被分配为OTP块的块的启用选项信息和存储器地址信息,并且可通过使用接收到的信息来建立坏块表。
例如,假设启用选项是安全OTP命令信号OTP_CMD_SEC的OTP块的逻辑地址LA是“0000”,启用选项是测试OTP命令信号OTP_CMD_TEST的OTP块的逻辑地址LA是“0001”,并且启用选项是规格OTP命令信号OTP_CMD_SPEC的OTP块的逻辑地址LA是“0002”。
在这种情况下,如图7中所示,坏块管理器1210可建立坏块表,使得每个启用选项以及与其对应的逻辑地址LA和物理地址PA被包括在其中。
此外,除了被分配为OTP块的块之外,坏块管理器1210还可一起管理正常坏块。在此,正常坏块可表示错误位的数量超过参考值的块。例如,假设逻辑地址LA是“0010”和“0032”的块是正常坏块。在这种情况下,如图7中所示,坏块管理器1210将关于正常坏块的逻辑地址LA和物理地址PA的信息存储在坏块表中,并且关于启用选项的信息不被单独地存储在其中。因此,坏块管理器1210可通过坏块表来区分正常坏块和被分配为OTP块的块。例如,如果坏块表中的条目不包括关于启用选项的信息,则该条目可对应于正常坏块。
同时,在图7中,给出了物理地址PA被存储在坏块表中的描述。然而,本公开不限于此。例如,可仅将关于逻辑地址LA和启用选项的信息存储在坏块表中。例如,可存在将每个逻辑地址LA映射到对应的物理地址PA的单独的映射表。
此外,在图7中,与存储器块对应的物理地址PA可以是图4的用户块地址解码器1162接收的地址ADDR。然而,本公开不限于此。例如,物理地址PA可被实现为与由用户块地址解码器1162解码的存储器地址MA相同。
OTP块的擦除请求或编程请求
图8是示出根据实施例的在从主机接收到擦除请求时图1的数据存储装置的操作的示例的流程图。
在操作S210中,数据存储装置1000A从主机接收擦除请求。
在操作S215中,存储器控制器1200参照坏块表来确定请求擦除的块是否是坏块。例如,存储器控制器1200可通过检查请求擦除的块的逻辑地址LA来确定请求擦除的块的逻辑地址LA是否存在于坏块表中。
当确定请求擦除的块的逻辑地址LA存在于坏块表中时,存储器控制器1200确定请求擦除的块是坏块(S220)。具体地,因为根据本公开的实施例的OTP块存在于坏块表中,所以存储器控制器1200将OTP块确定为坏块。在这种情况下,存储器控制器1200可不将擦除请求信号发送到存储器装置1100,并且可向主机回复请求擦除的块是坏块(S230)。
当确定坏块表中不存在请求擦除的块的逻辑地址LA时,存储器控制器1200确定请求擦除的块是正常块(S240)。在这种情况下,存储器控制器1200可将擦除请求信号发送到存储器装置1100,因此,可对请求擦除的块执行擦除操作(S250)。
如上所述,当接收到对OTP块的擦除请求时,存储器控制器1200可确定请求擦除的块是坏块,并且可向主机回复请求擦除的块是坏块。因此,可防止对OTP块的访问,并且可稳定地保护存在于OTP块中的特殊数据。例如,即使被分配为OTP块的块不是有缺陷的块或具有少于特定数量的错误,该块也被管理为坏块以防止其被擦除。
图9是示出根据实施例的在从主机接收到编程请求时图1的数据存储装置的操作的示例的流程图。
在操作S310中,数据存储装置1000A从主机接收编程请求。
在操作S315中,存储器控制器1200参照坏块表来确定请求编程的块是否是坏块。
当确定请求编程的块的逻辑地址LA存在于坏块表中时,存储器控制器1200将请求编程的块确定为坏块(S320)。具体地,因为在坏块表中管理根据本公开的实施例的OTP块,所以存储器控制器1200将OTP块确定为坏块。
在这种情况下,存储器控制器1200用正常块来替换坏块(S330)。例如,存储器控制器1200可基于在闪存转换层(FTL)中管理的映射表将编程请求的逻辑地址LA重新映射到用户块的物理地址PA。此后,对重新映射的用户块执行编程操作(S340)。
当确定坏块表中不存在请求编程的块的逻辑地址LA时,存储器控制器1200将请求编程的块确定为正常块(S350)。在这种情况下,存储器控制器1200可将编程请求信号发送到存储器装置1100,因此,可对请求编程的块执行编程操作(S360)。
如上所述,当接收到对OTP块的编程请求时,存储器控制器1200可将请求编程的块确定为坏块,并且可重新映射地址,使得对另一用户块执行编程操作。因此,可防止对OTP块的访问,并且可稳定地保护OTP块中存在的特殊数据。
OTP块的读取请求
图10是示出根据实施例的在从主机接收到读取请求时图1的数据存储装置的操作的示例的流程图。为了便于描述,假设如图6和图7中所示来建立OTP映射表和坏块表。
在操作S410中,数据存储装置1000A从主机接收读取请求。
在操作S415中,存储器控制器1200参照坏块表来确定请求读取的块是否是坏块。例如,存储器控制器1200可通过检查请求读取的块的逻辑地址LA来确定请求读取的块的逻辑地址LA是否存在于坏块表中。
当确定坏块表中不存在请求读取的块的逻辑地址LA时,存储器控制器1200确定请求读取的块是正常块(S420)。在这种情况下,存储器控制器1200可将读取请求信号发送到存储器装置1100,因此,可对请求读取的块执行读取操作(S430)。
当确定请求读取的块的逻辑地址LA存在于坏块表中时,存储器控制器1200确定是否接收到与坏块表的启用选项一致的命令(S435)。例如,如图7中所示,启用选项可对应于安全OTP命令信号OTP_CMD_SEC、测试OTP命令信号OTP_CMD_TEST、或规格OTP命令信号OTP_CMD_SPEC。
当确定未接收到与启用选项一致的命令(信号)时,存储器控制器1200确定请求读取的块是正常坏块(S440)。在这种情况下,存储器控制器1200可不将读取请求信号发送到存储器装置1100,并且可通知主机请求读取的块是坏块(S450)。
当确定接收到与启用选项一致的命令(信号)时,存储器控制器1200确定请求读取的块是OTP块(S460)。在这种情况下,存储器控制器1200将与启用选项一致的OTP命令信号发送到存储器装置1100(S470)。存储器装置1100参照OTP映射表来检查与OTP命令信号对应的OTP块的存储器地址,并访问OTP块(S480)。此后,执行对存在于OTP块中的特殊数据的读取操作(S490)。
如上所述,当接收到读取请求时,存储器控制器1200确定读取请求是对正常块的读取请求还是对坏块的读取请求。当读取请求是对坏块的读取请求时,存储器控制器1200再次确定读取请求是对正常坏块的读取请求还是对OTP块的读取请求。仅当读取请求是对OTP块的读取请求时,存储器控制器1200才将OTP命令信号发送到存储器装置1100。因此,仅当接收到满足启用选项的读取请求时,才可允许对OTP块的访问,因此,可稳定地保护存在于OTP块中的特殊数据。
图11是示出根据本公开的实施例的OTP块的读取操作的示例的示图。
为了便于描述,如参照图6所述,假设存储器单元阵列1110包括第一垫MAT1至第三垫MAT3,并且一个OTP块被分配给第一垫MAT1至第三垫MAT3中的每个。假设第一特殊数据SDATA1至第三特殊数据SDATA3分别被存储在第一垫MAT1的OTP块至第三垫MAT3的OTP块中。此外,假设第一特殊数据SDATA1是安全数据,第二特殊数据SDATA2是作为测试结果获得的特性数据,并且第三特殊数据SDATA3是产品规格数据。
特殊数据SDATA1至SDATA3可以以电熔丝方式存储在OTP块中。在读取操作中,以电熔丝方式存储的特殊数据SDATA1至SDATA3可通过熔丝块1170被读取。为此,参照图11,熔丝块1170可包括锁存电路1171和开关电路1172。
锁存电路1171通过页缓冲器电路1130与存储器单元阵列1110连接。在OTP块的读取操作中,锁存电路1171存储通过相应的页缓冲器Page Buffer1至Page Buffer3从第一垫MAT1至第三垫MAT3读取的特殊数据SDATA1至SDATA3。
开关电路1172包括分别与特殊数据SDATA1至SDATA3对应的开关Switch1至Switch3,并且开关Switch1至Switch3中的每个响应于相应的启用选项而被接通。
例如,在读取操作中,第一开关Switch1可从地址寄存器1160(参照图6)接收安全OTP命令信号OTP_CMD_SEC,并且可响应于安全OTP命令信号OTP_CMD_SEC,将存储在锁存电路1171中的第一特殊数据SDATA1输出到外部。如在以上描述中一样,在读取操作中,第二开关Switch2和第三开关Switch3可分别从地址寄存器1160接收测试OTP命令信号OTP_CMD_TEST和规格OTP命令信号OTP_CMD_SPEC,并且可响应于测试OTP命令信号OTP_CMD_TEST和规格OTP命令信号OTP_CMD_SPEC分别将存储在锁存电路1171中的第二特殊数据SDATA2和第三特殊数据SDATA3输出到外部。
如上所述,存储在OTP块中的特殊数据可以以电熔丝方式被存储。只有在满足启用选项的命令信号被接收到时,特殊数据才可通过熔丝块1170被输出到外部。因此,可更稳定地保护存储在OTP块中的特殊数据。
虽然以上描述基于用于实施发明的特定实施例被提供,但本公开不限于此。下面,根据本公开的实施例的各种修改的实施例和应用示例将被描述。
集成存储特殊数据的OTP块
图12A和图12B示出用于描述根据本公开的实施例的存储器单元阵列的示图。详细地,图12A是示出根据比较实施例的存储器单元阵列110的示图,并且图12B是示出根据本公开的实施例的存储器单元阵列1110_1的示图。为了便于描述,假设第一特殊数据SDATA1是安全数据,第二特殊数据SDATA2是作为测试结果获得的特性数据,并且第三特殊数据SDATA3是产品规格数据。图12A和图12B的存储器单元阵列110和1110_1与图3A和图3B的存储器单元阵列类似。因此,为了便于描述,与类似组件相关联的附加描述将被省略以避免冗余。
如图12A中所示,存储器装置将不同的特殊数据独立地存储在存储器单元阵列110的不同OTP块中。例如,第一特殊数据SDATA1可被存储在第一OTP块OTP BLK 1中;第二特殊数据SDATA2可被存储在第二OTP块OTP BLK 2中;并且第三特殊数据SDATA3可被存储在第三OTP块OTP BLK 3中。
考虑到存储特殊数据必需的存储容量不大,通常,在不同OTP块中独立地存储特殊数据的方式导致数据存储空间的浪费。特别地,考虑到具有三维结构的存储器块的数据存储空间相当大,所以相当大的数据存储空间会被浪费。
参照图12B,根据本公开的实施例的存储器单元阵列1110_1将多条特殊数据集成地存储在至少一个OTP块(例如,OTP BLK a)中。详细地,在存储器单元阵列1110_1中,多个用户块之中的不存在缺陷或者错误位的数量等于或小于参考值的用户块被分配为OTP块,并且由此分配的OTP块被划分为多个OTP子块。在这种情况下,一个OTP块可基于字线或串选择线而被划分为多个OTP子块。
例如,一个OTP块可基于字线而被划分为第一OTP子块OTP Sub BLK 1至第三OTP子块OTP Sub BLK 3。在这种情况下,第一特殊数据SDATA1可被存储在第一OTP子块OTP SubBLK 1中;第二特殊数据SDATA2可被存储在第二OTP子块OTP Sub BLK 2中;并且第三特殊数据SDATA3可被存储在第三OTP子块OTP Sub BLK 3中。
如上所述,根据本公开的实施例的存储器单元阵列1110_1可将不同的特殊数据集成地存储在至少一个OTP块中。因此,与图12A的存储器单元阵列相比,数据存储空间可被高效地使用。
另外,与常规存储器单元阵列不同,根据本公开的实施例的存储器单元阵列1110_1不需要包括OTP冗余块。因此,存储器单元阵列1110_1的存储容量可被更高效地使用。
图13是示出图12B的存储器单元阵列1110_1的OTP块的示例的示图。在一个实施例中,三维结构的存储器块在图13中被示出。
参照图13,存储器块BLKa包括以矩阵布置的具有垂直结构的多个NAND串NS11至NS13、NS21至NS23和NS31至NS33。NAND串NS11至NS13、NS21至NS23和NS31至NS33中的每个包括至少一对串选择晶体管SST1和SST2、多个存储器单元MC1至MC5和至少一对地选择晶体管GST1和GST2。在此,存储器单元MC1至MC5分别被实现在不同的层中。
第一位线BL1与布置在第一列处的NAND串NS11、NS21和NS31的一端共同连接;第二位线BL2与布置在第二列处的NAND串NS12、NS22和NS32的一端共同连接;第三位线BL3与布置在第三列处的NAND串NS13、NS23和NS33的一端共同连接。
共源极线CSL1至CSL3与NAND串NS11至NS13、NS21至NS23和NS31至NS33的背离第一位线至第三位线BL1、BL2和BL3的相对端共同连接。
字线WL1至WL5中的每条与布置在同一层中的存储器单元共同连接。
第一串选择线SSL1与布置在第一行处的NAND串NS11、NS12和NS13的串选择晶体管SST1和SST2共同连接。第二串选择线SSL2与布置在第二行处的NAND串NS21、NS22和NS23的串选择晶体管SST1和SST2共同连接。第三串选择线SSL3与布置在第三行处的NAND串NS31、NS32和NS33的串选择晶体管SST1和SST2共同连接。
第一地选择线GSL1与布置在第一行处的NAND串NS11、NS12和NS13的地选择晶体管GST1和GST2共同连接。第二地选择线GSL2与布置在第二行处的NAND串NS21、NS22和NS23的地选择晶体管GST1和GST2共同连接。第三地选择线GSL3与布置在第三行处的NAND串NS31、NS32和NS33的地选择晶体管GST1和GST2共同连接。
在存储器块BLKa中,NAND串NS11至NS13、NS21至NS23和NS31至NS33的数量、字线WL1至WL5的数量和位线BL1至BL3的数量作为示例被示出。在本公开的存储器块BLKa中,NAND串的数量和位线的数量不一定限于此。
在本公开的一个实施例中,存储器块BLKa可被分配为OTP块。被分配为OTP块的存储器块BLKa可基于字线WL或串选择线SSL被划分为多个OTP子块。
图14A是示出当图13的存储器块BLKa基于字线被划分为多个OTP子块时建立的OTP映射表的示例的示图。
参照图14A,存储器块BLKa可基于字线WL而被划分为三个OTP子块。例如,与第一字线WL1和第二字线WL2连接的存储器单元可构成第一OTP子块OTP Sub BLK1;与第三字线WL3连接的存储器单元可构成第二OTP子块OTP Sub BLK2;并且与第四字线WL4和第五字线WL5连接的存储器单元可构成第三OTP子块OTP Sub BLK3。
第一特殊数据SDATA1可被存储在第一OTP子块OTP Sub BLK1中,并且安全OTP命令信号OTP_CMD_SEC可被设置为与第一OTP子块OTP Sub BLK1对应的启用选项。如在以上描述中一样,第二特殊数据SDATA2和第三特殊数据SDATA3可分别被存储在第二OTP子块OTP SubBLK2和第三OTP子块OTP Sub BLK3中,并且测试OTP命令信号OTP_CMD_TEST和规格OTP命令信号OTP_CMD_SPEC可分别被设置为与第二OTP子块OTP Sub BLK2和第三OTP子块OTP SubBLK2对应的启用选项。因此,OTP映射表可如图14A中所示被建立。
图14B是示出当图13的存储器块BLKa基于串选择线被划分为多个OTP子块时建立的OTP映射表的示例的示图。图14B的OTP映射表类似于图14A的OTP映射表。为了便于描述,与类似组件相关联的附加描述将被省略以避免冗余。
参照图14B,存储器块BLKa可基于串选择线SSL而被划分为三个OTP子块。不同的特殊数据可分别被存储在不同的OTP子块中,并且不同的启用选项可被设置到不同的OTP子块。因此,OTP映射表可如图14B中所示被建立。
如上所述,在存储器块以三维结构被实现的情况下,可基于字线或串选择线将根据本公开的实施例的OTP块划分为多个OTP子块,并且可为每个OTP子块设置唯一的存储器地址和启用选项信息。因此,不同的特殊数据可被集成地存储在至少一个OTP块中。与常规存储器单元阵列相比,这可意味着数据存储空间被高效地使用。
在存储器块以二维结构被实现的情况下,根据本公开的实施例的OTP块可基于字线而被划分为多个OTP子块。
OTP块的重新分配
图15是示出根据本公开的实施例的数据存储装置1000B的框图。图15的数据存储装置1000B类似于图1的数据存储装置1000A。因此,可使用类似的参考标号/标志来标记类似的组件,并且与类似的组件相关联的附加描述将被省略以避免冗余。
根据本公开的实施例的数据存储装置1000B可支持当存在被分配为旧OTP块的块中将发生缺陷的可能性时将旧OTP块重新分配为另一OTP块的功能。为此,存储器控制器1200的坏块管理器1210还可包括OTP监测器1211(例如,逻辑电路)。
OTP监测器1211监测存储器装置1100的OTP块的状态。例如,OTP监测器1211可对OTP块被执行读取操作的次数进行计数。当读取操作被执行的次数等于或大于参考值时,OTP监测器1211可确定存在OTP块中将发生或已发生缺陷的可能性。例如,当读取操作被执行的次数等于或大于参考值时,OTP监测器1211可确定可能将发生或已经发生缺陷。在另一示例中,OTP监测器1211可监测OTP块的温度。当OTP块的温度等于或高于参考温度时,OTP监测器1211可确定存在OTP块中发生缺陷的可能性。例如,当OTP块的温度等于或高于参考温度时,OTP监测器1211可确定可能将发生或已经发生缺陷。
当存在OTP块中发生缺陷的可能性时,存储器控制器1200_1可将OTP重新分配命令信号OTP_ReCMD发送到存储器装置1100。响应于OTP重新分配命令信号OTP_ReCMD,存储器装置1100可再次从用户块之中选择不存在缺陷或者错误位的数量等于或小于参考值的用户块,并可为新的OTP块重新分配所选择的用户块。此后,特殊数据可被存储在新的OTP块中,并且OTP映射表和坏块表可被更新。
如上所述,当存在OTP块中发生缺陷的可能性时,根据本公开的实施例的数据存储装置1000B可从用户块重新分配新的OTP块。因此,可更稳定地保护存储在OTP块中的特殊数据。
图16是示出根据实施例的图15的OTP块重新分配操作的示例的流程图。
在操作S510中,坏块管理器1210_1的OTP监测器1211监测OTP块。
在操作S515中,坏块管理器1210_1确定是否需要重新分配OTP块。例如,坏块管理器1210_1可基于OTP块中发生缺陷的可能性来确定是否需要重新分配OTP块。
当确定需要重新分配OTP块时,在操作S516中,确定存储器单元阵列1110的用户块中是否存在无缺陷块。
当确定所有用户块都有缺陷时,存储器装置1100被确定为芯片故障(S520)。在这种情况下,存储器装置1100可被认为是有缺陷的产品。
当确定用户块中存在无缺陷块时,选择无缺陷块中的任意块,并将所选择的块分配为新的OTP块(S530)。
在操作S540中,将特殊数据再次存储在被分配为新的OTP块的块中。例如,可读取存在于旧OTP块中的特殊数据,并且可将由此读取的特殊数据再次编程到新的OTP块中。
在操作S545中,执行验证读取操作以确定特殊数据是否被准确地写入新的OTP块中而没有错误。
当确定特殊数据未被准确地写入OTP块中时,处理进行到操作S516,在操作S516中,确定是否存在另一个无缺陷用户块。
当确定特殊数据被准确地写入OTP块时,通过使用与新的OTP块对应的启用选项信息和存储器地址信息来更新OTP映射表(S550)。
此后,将与新的OTP块对应的启用选项信息和存储器地址信息发送到存储器控制器1200_1,并且存储器控制器1200_1更新坏块表(S560)。
图17和图18是示出根据本公开的实施例的更新的OTP映射表和更新的坏块表的示例的示图。为了便于描述,假设图7和图8的OTP映射表和坏块表被更新。此外,假设存在与第一垫MAT1的第i用户块User BLK i对应的OTP块中发生缺陷的可能性。
参照图17,当存在与第i用户块User BLK i对应的OTP块中发生缺陷的可能性时,可将用户块之中的不存在缺陷或者错误位的数量等于或小于参考值的用户块分配为新的OTP块。例如,如图17中所示,第二垫MAT2的第r用户块User BLK r可被分配为新的OTP块。
在这种情况下,存在于与第i用户块User BLK i对应的OTP块中的特殊数据可通过页缓冲器Page Buffer 1而被读取,并且读取的数据可通过页缓冲器Page Buffer 2被再次存储在与第r用户块User BLK r对应的新的OTP块中。
此后,存储在地址寄存器1160中的OTP映射表可被更新以包括关于新的OTP块的信息,并且旧的OTP块的信息可被删除。
参照图18,坏块管理器1210_1可接收关于新的OTP块的启用选项信息和存储器地址信息,并且可通过使用接收到的信息来更新坏块表。在这种情况下,如图18中所示,与新的OTP块对应的启用选项信息、逻辑地址LA和物理地址PA可被添加到坏块表。关于旧的OTP块的信息可被删除或者旧的OTP块可作为正常坏块而被管理。
如上所述,当存在OTP块中发生缺陷的可能性时,根据本公开的实施例的数据存储装置1000B可从用户块重新分配新的OTP块,并且可更新OTP映射表和坏块表。因此,可更稳定地保护存储在OTP块中的特殊数据。
不包括坏块表的数据存储装置
图19是示出根据本公开的实施例的数据存储装置1000C的框图。图19的数据存储装置1000C类似于图1的数据存储装置1000A。因此,可使用类似的参考标号/标志来标记类似的组件,并且与类似组件相关联的附加描述将被省略以避免冗余。
根据本公开的实施例的数据存储装置1000C不包括坏块管理器1210和坏块表。代替坏块表,数据存储装置1000C可通过存储在工作存储器1220中的映射表来集成地管理用户块、正常坏块和OTP块。
参照图19,在数据存储装置1000C的操作中,存储器装置1100扫描存储器装置1100的坏块,并将关于坏块的信息发送到存储器控制器1200_2。此外,存储器装置1100将存储在存储器装置1100的地址寄存器1160中的关于被分配为OTP块的用户块的信息发送到存储器控制器1200_2。
存储器控制器1200_2可接收关于坏块的信息和关于被分配为OTP块的用户块的信息,并且可通过使用接收到的信息来建立映射表。映射表可被存储在例如工作存储器1220中。
图20是示出存储在图19的工作存储器1220中的映射表的示例的示图。
参照图20,映射表集成地管理用户块、正常坏块和OTP块。在正常坏块和OTP块中状态标记可由“无效”指示。此外,对于OTP块,可附加地包括关于启用选项的信息。
当从主机接收到对OTP块的擦除请求或编程请求时,存储器控制器1200_2可参照状态标记确定请求擦除或编程的块是无效的。在这种情况下,存储器控制器1200_2可向主机回复请求擦除或编程的块是坏块。
当从主机接收到对OTP块的读取请求时,存储器控制器1200_2可附加地检查启用选项信息。当没有接收到满足启用选项的OTP命令信号时,存储器控制器1200_2可通知主机请求访问的块是坏块。当接收到满足启用选项的OTP命令信号时,存储器控制器1200_2可将满足启用选项的OTP命令信号发送到存储器装置1100。
结果,除了满足启用选项的读取请求之外,可防止对被分配为OTP块的用户块的访问。因此,可稳定地保护存储在OTP块中的特殊数据。
OTP块被随机布置的存储器封装件
图21A和图21B示出用于描述包括根据本公开的实施例的存储器装置的存储器封装件的示图。详细地,图21A是示出根据比较实施例的存储器封装件的示图,图21B是示出根据本公开的实施例的存储器封装件的示例的示图。
参照图21A和图21B,存储器装置可堆叠在印制电路板PCB上,并且可通过布线与印制电路板PCB连接。如图21A和图21B中所示,存储器装置可被逐步地堆叠,但本公开不限于此。
在常规存储器装置的情况下,OTP块被分配在存储器单元阵列的固定区域中。因此,在存储器封装件由多个存储器装置组成的情况下,OTP块可被规则地布置在存储器封装件中。例如,参照图21A,存储器装置100_1至100_4可具有相同的水平距离d1、d2、d3和d4,每个水平距离对应于从每个存储器装置的一个侧表面到其OTP块的距离。
相反,在根据本公开的实施例的存储器装置的情况下,OTP块被随机地布置在存储器单元阵列中。也就是说,存储器单元阵列中的OTP块的物理位置针对每个存储器装置被不同地确定。因此,在存储器封装件由多个存储器装置组成的情况下,存储器装置的OTP块可被布置在不同的物理位置处。
例如,参照图21B,假设从第一存储器装置1100_1的一个侧表面到其OTP块的水平距离是“d1”,从第二存储器装置1100_2的一个侧表面到其OTP块的水平距离是“d2”,从第三存储器装置1100_3的一个侧表面到其OTP块的水平距离是“d3”,并且从第四存储器装置1100_4的一个侧表面到其OTP块的水平距离是“d4”。在这种情况下,水平距离d1、d2、d3和d4中的至少两个可彼此不同。
虽然以上提供了用于实施发明的详细实施例,但本公开不限于此。例如,在图1至图11中,描述指示特殊数据以电熔丝方式被存储并被读取。然而,这是示例,特殊数据可以以正常数据存储方式被存储在OTP块中。在这种情况下,图1的数据存储装置不需要包括熔丝块。
根据本公开的至少一个实施例的存储器装置可高效地使用数据存储空间并且可稳定地保护存储在OTP块中的数据。
虽然已经参照本公开的实施例描述了本公开,但是对于本领域技术人员将清楚的是,在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下,可对其做出各种改变和修改。
Claims (20)
1.一种存储器封装件,包括:
印制电路板;
第一存储器装置,堆叠在印制电路板上;以及
第二存储器装置,堆叠在第一存储器装置上,
其中,第一存储器装置包括第一一次性可编程块,
其中,第二存储器装置包括与第一一次性可编程块不同的第二一次性可编程块,并且
其中,从第一存储器装置的一侧到第一一次性可编程块的水平距离不同于从第二存储器装置的一侧到第二一次性可编程块的水平距离。
2.根据权利要求1所述的存储器封装件,其中,第一存储器装置还包括:
存储器单元阵列,包括多个用户块和第一一次性可编程块;以及
地址寄存器,被配置为存储与第一一次性可编程块对应的地址和一次性可编程命令,并且
其中,第一一次性可编程块被随机地布置在存储器单元阵列中。
3.根据权利要求2所述的存储器封装件,其中,一次性可编程命令被用作用于访问第一一次性可编程块的启用选项。
4.根据权利要求3所述的存储器封装件,其中,当一次性可编程命令未被接收到时,对第一一次性可编程块的读取请求被处理为对坏块的读取请求。
5.根据权利要求1至权利要求4中的任意一项所述的存储器封装件,其中,第一一次性可编程块和第二一次性可编程块中的一个是从错误位的数量等于或小于参考值的存储器块选择的存储器块。
6.一种存储器装置,包括:
存储器单元阵列,包括多个用户块和至少一个一次性可编程块;以及
地址寄存器,被配置为存储与所述至少一个一次性可编程块对应的地址信息和一次性可编程命令信息,
其中,所述至少一个一次性可编程块被随机地设置在存储器单元阵列中。
7.根据权利要求6所述的存储器装置,其中,所述至少一个一次性可编程块是从错误位的数量等于或小于参考值的存储器块选择的存储器块。
8.根据权利要求6所述的存储器装置,其中,一次性可编程命令是用于访问所述至少一个一次性可编程块的启用选项。
9.根据权利要求8所述的存储器装置,其中,当一次性可编程命令未被接收到时,对一次性可编程块的读取请求被处理为对坏块的读取请求。
10.根据权利要求6至权利要求9中的任意一项所述的存储器装置,其中,所述至少一个一次性可编程块中的一个包括第一一次性可编程子块和与第一一次性可编程子块不同的第二一次性可编程子块,并且
其中,地址寄存器存储第一一次性可编程子块和第二一次性可编程子块中的每个的地址信息和一次性可编程命令信息。
11.根据权利要求10所述的存储器装置,其中,第一字线对应于第一一次性可编程子块,并且与第一字线不同的第二字线对应于第二一次性可编程子块。
12.根据权利要求10所述的存储器装置,其中,第一串选择线对应于第一一次性可编程子块,并且与第一串选择线不同的第二串选择线对应于第二一次性可编程子块。
13.根据权利要求6至权利要求9中的任意一项所述的存储器装置,其中,存在于所述至少一个一次性可编程块中的数据以电熔丝方式被存储。
14.根据权利要求13所述的存储器装置,还包括:
锁存电路,被配置为临时存储存在于所述至少一个一次性可编程块中的数据;以及
开关电路,与锁存电路连接并且基于一次性可编程命令信息而接通或断开。
15.根据权利要求6所述的存储器装置,其中,当对所述至少一个一次性可编程块执行读取请求的次数等于或大于参考数量时,所述至少一个一次性可编程块被错误位的数量等于或小于参考值的存储器块替换。
16.一种存储器装置的操作方法,所述操作方法包括:
从存储器装置的多个用户块之中选择错误位的数量等于或小于参考值的用户块;
将所选择的用户块分配为一次性可编程块;
将数据存储在一次性可编程块中;以及
将与一次性可编程块对应的一次性可编程地址和与一次性可编程地址相关联的一次性可编程命令存储在存储器装置的地址寄存器中。
17.根据权利要求16所述的操作方法,其中,一次性可编程命令是用于访问一次性可编程块的启用选项。
18.根据权利要求16所述的操作方法,还包括:
接收对一次性可编程块的读取请求;
确定一次性可编程命令是否被接收到;以及
当确定一次性可编程命令未被接收到时,防止对一次性可编程块的访问。
19.根据权利要求18所述的操作方法,其中,当确定一次性可编程命令被接收到时,执行对一次性可编程块的读取请求。
20.根据权利要求16至19中的任何一项所述的操作方法,还包括:
当对一次性可编程块执行读取请求的次数等于或大于参考次数时,从所述多个用户块之中选择错误位的数量等于或小于参考值的新的用户块;以及
将所选择的新的用户块分配为一次性可编程块。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20210156057 | 2021-11-12 | ||
KR10-2021-0156057 | 2021-11-12 | ||
KR1020220056017A KR20230069794A (ko) | 2021-11-12 | 2022-05-06 | Otp 블록을 포함하는 메모리 장치 |
KR10-2022-0056017 | 2022-05-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116129954A true CN116129954A (zh) | 2023-05-16 |
Family
ID=86306918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211389817.3A Pending CN116129954A (zh) | 2021-11-12 | 2022-11-08 | 存储器封装件、存储器装置及其操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230153000A1 (zh) |
CN (1) | CN116129954A (zh) |
-
2022
- 2022-11-03 US US18/052,285 patent/US20230153000A1/en active Pending
- 2022-11-08 CN CN202211389817.3A patent/CN116129954A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230153000A1 (en) | 2023-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5297195B2 (ja) | 再対象化可能なメモリセル冗長性を備えたメモリ | |
KR100622349B1 (ko) | 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법. | |
US5844910A (en) | Flash-erase-type nonvolatile semiconductor storage device | |
US7908427B2 (en) | Non-volatile memory devices and control and operation thereof | |
US7733697B2 (en) | Programmable NAND memory | |
US7168013B2 (en) | Memory with element redundancy | |
US8072816B2 (en) | Memory block reallocation in a flash memory device | |
CN101331554A (zh) | 具有可重定目标的存储器单元冗余的存储器 | |
KR20040101222A (ko) | 섹터 포인터들을 활용하는 메모리 맵핑 장치 | |
US11348654B2 (en) | Memory device and method for reducing bad block test time | |
CN108628757B (zh) | 非易失性存储器设备和包括其的存储系统 | |
JP4034947B2 (ja) | 不揮発性記憶システム | |
KR20190083508A (ko) | 불휘발성 메모리 장치를 포함하는 스토리지 장치, 불휘발성 메모리 장치, 그리고 스토리지 장치의 동작 방법 | |
JP2001273798A (ja) | 不揮発性半導体メモリ | |
CN107767916B (zh) | 存储器件及包括其的系统 | |
JP2009146548A (ja) | 不揮発性半導体記憶装置 | |
CN116129954A (zh) | 存储器封装件、存储器装置及其操作方法 | |
JP2003187591A (ja) | 半導体記憶装置 | |
KR100502130B1 (ko) | 반도체 기억 장치 및 그 설정 방법 | |
KR20230069794A (ko) | Otp 블록을 포함하는 메모리 장치 | |
JP4641034B2 (ja) | 不揮発性記憶システム | |
KR102530327B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
US7035142B2 (en) | Non volatile memory device including a predetermined number of sectors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |