CN116111961A - 低噪声放大器和接收器 - Google Patents

低噪声放大器和接收器 Download PDF

Info

Publication number
CN116111961A
CN116111961A CN202211415021.0A CN202211415021A CN116111961A CN 116111961 A CN116111961 A CN 116111961A CN 202211415021 A CN202211415021 A CN 202211415021A CN 116111961 A CN116111961 A CN 116111961A
Authority
CN
China
Prior art keywords
input
stage
amplifier
transistor
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211415021.0A
Other languages
English (en)
Inventor
姜棅中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220007169A external-priority patent/KR20230068940A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116111961A publication Critical patent/CN116111961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/306—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage being a parallel resonance circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

提供一种低噪声放大器和接收器。所述低噪声放大器包括：至少一个输入端口，被配置为接收包括载波的输入信号；第一输出端口至第三输出端口，分别连接到第一负载电路至第三负载电路，并且被配置为发送输出信号；第一放大器级，包括连接到所述至少一个输入端口的第一类型增益级、以及分别连接到第一输出端口至第三输出端口的第一第一类型驱动级至第三第一类型驱动级；以及第二放大器级和第三放大器级，各自包括第二类型增益级和第二类型驱动级，其中，所述低噪声放大器被配置为改变包括在第一类型增益级和第二类型增益级中的每个中的输入晶体管的阻抗，从而即使在多个操作模式下操作时，输入阻抗也是统一的。

Description

低噪声放大器和接收器
技术领域
发明构思涉及一种低噪声放大器和接收器，更具体地，涉及一种包括在无线通信装置中的低噪声放大器。
背景技术
载波聚合可指的是在向一个无线通信装置的传输中或在从一个无线通信装置的传输中一起使用多个载波。由一个载波传输的频域可被称为频率信道，并且由于支持多个频率信道的载波聚合，通过无线信道传输的数据的量可增加。在载波聚合中，数据通过其传输的频率信道可被不同地布置，并且无线通信装置的发射器、接收器或收发器可有利地支持这样的频率信道的各种布置。
发明内容
发明构思的方面提供一种被实现在较小的区域中以更有效地支持各种布置的频率信道的低噪声放大器、以及包括所述低噪声放大器的接收器。
然而，发明构思的方面不限于在此阐述的那些方面。通过参照以下给出的发明构思的具体实施方式，发明构思的以上和其他方面对于发明构思所属领域的普通技术人员将变得更加清楚。
根据发明构思的一个方面，提供一种低噪声放大器，所述低噪声放大器包括：至少一个输入端口，被配置为接收包括载波的输入信号；第一输出端口至第三输出端口，分别连接到第一负载电路至第三负载电路，并且被配置为发送输出信号；第一放大器级，包括连接到输入端口的第一类型增益级、以及分别连接到第一输出端口至第三输出端口的第一第一类型驱动级至第三第一类型驱动级；以及第二放大器级至第三放大器级，各自包括第二类型增益级和第二类型驱动级，其中，所述低噪声放大器被配置为改变包括在第一类型增益级和第二类型增益级中的每个中的输入晶体管的阻抗，从而即使在多个操作模式下操作时，输入阻抗也是统一的。
根据发明构思的另一方面，提供一种低噪声放大器，所述低噪声放大器包括：至少一个输入端口，被配置为接收载波作为输入信号；第一输出端口至第n输出端口，分别连接到n个负载电路，n是大于或等于2的自然数；第一放大器级，包括连接到输入端口并且被配置为对输入信号进行放大的第一增益级、以及分别连接到第一输出端口至第n输出端口的n个驱动级；以及第二放大器级至第n放大器级，各自包括第二增益级和级联晶体管，第二增益级连接到输入端口并且被配置为对输入信号进行放大，级联晶体管连接在第二输出端口至第n输出端口之一与增益级的输出端子之间，并且被配置为将放大的输入信号发送到与输出端口对应的负载电路，其中，第一增益级和第二增益级中的每个包括：输入电容器，具有连接到输入端口的一端，退化电感器，具有连接到接地端子的一端，以及输入晶体管，具有连接到输入电容器的另一端和连接在驱动级的输入节点与退化电感器的另一端之间的栅极，并且输入晶体管被配置为改变阻抗，从而输入阻抗和寄生阻抗是统一的，而不管操作模式如何。
根据发明构思的另一方面，提供一种能够进行无线通信的接收器，所述接收器包括：开关/双工器，被配置为对发送/接收输入信号进行路由；输入电路，被配置为通过执行功率和阻抗匹配来提供路由的输入信号；低噪声放大器，被配置为通过对提供的输入信号进行放大来提供第一输出信号至第三输出信号；以及第一负载电路至第三负载电路，被配置为分别接收第一输出信号至第三输出信号，其中，低噪声放大器包括：第一放大器级，连接在接收输入信号的输入端口与第一负载电路至第三负载电路之间；第二放大器级，连接在输入端口与第二负载电路之间；以及第三放大器级，连接在输入端口与第三负载电路之间，并且第一放大器级至第三放大器级被配置为改变输入晶体管，从而低噪声放大器具有统一的输入阻抗，而不管低噪声放大器的工作模式如何。
应注意，发明构思的效果不局限于以上描述的那些效果，并且根据下面的描述，发明构思的其他效果将是清楚的。
附图说明
通过参照附图详细描述发明构思的示例实施例，发明构思的以上和其他方面和特征将变得更加清楚，其中：
图1是示出根据发明构思的示例实施例的包括用户设备(UE)10和基站(BS)20的无线通信系统1的框图。
图2AA、图2AB、图2BA、图2BB、图2CA和图2CB是示出载波聚合的示例类型和用于从与载波聚合的类型对应的频率信道提取信号的示例结构的示图。
图3是示出根据一些示例实施例的LNA的框图。
图4是图3的LNA的电路图。
图5是示出图4中示出的退化电感器L1和开关的示图。
图6A至图6B示出在带间载波聚合中的操作模式。
图7示出在非连续带内载波聚合中的操作模式。
图8A是根据一些示例实施例的LNA的电路图。
图8B和图8C示出图8A中示出的输入晶体管的等效电路。
图9A是示出在带间载波聚合模式下或非载波聚合模式下的LNA 100_2的电路图。
图9B和图9C示出在带间载波聚合模式下或非载波聚合模式下的LNA的电路状态和等效电路。
图10A是在2信道非连续带内载波聚合模式下的LNA 100_2的电路图。
图10B和图10C示出图10A的LNA的电路状态和等效电路。
图11A是在3信道非连续带内载波聚合模式下的LNA 100_2的电路图。
图11B和图11C示出图11A的LNA的电路状态和等效电路。
图12是示出根据一些示例实施例的根据LNA的操作模式的输入晶体管的宽度的表。
图13是根据一些示例实施例的LNA的电路图。
图14是根据一些示例实施例的LNA的电路图。
图15是示出根据一些示例实施例的包括LNA的接收器的示例的示图。
具体实施方式
在下文中，将参照图1至图15描述根据发明构思的一些示例实施例的低噪声放大器。
图1是示出根据发明构思的示例实施例的包括用户设备(UE)10和基站(BS)20的无线通信系统1的框图。如图1中所示，UE 10和BS 20可通过下行链路(DL)30和上行链路(UL)40相互通信。
作为非限制性示例，无线通信系统1可以是长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信系统(GSM)系统、无线局域网(WLAN)系统或其它无线通信系统。作为无线通信装置的UE 10可以是固定的，或可以是移动的，并且可以指的是可与BS 20通信以发送和接收数据和/或控制信息的各种装置。例如，UE可被称为终端设备、移动站(MS)、移动终端(MT)、用户终端(UT)、用户站(SS)、无线装置、手持装置等。BS 20通常可以指的是与UE和/或另外的BS通信的固定站，并且可通过与UE和/或另外的BS通信来交换数据和控制信息。例如，BS 20可被称为节点B、演进节点B(eNB)、基站收发器系统(BTS)或接入点(AP)等。
UE 10与BS 20之间的无线通信网络可通过共享可用的网络资源来支持多个用户的通信。例如，在无线通信网络中，信息可以以各种方法(诸如，CDMA、频分多址(FDMA)、时分多址(TDMA)、正交频分多址(OFDMA)、单载波频分多址(SC-FDMA)等)来传送。
无线通信系统1可支持使用多个载波的载波聚合。即，UE 10和BS 20可同时使用多个载波发送或接收数据。由UE 10和BS 20在载波聚合中使用的载波可被称为分量载波，并且由一个分量载波传输的频域可被称为频率信道。频率信道可包括在频带中，并且频带可包括多个连续的频率信道。例如，在LTE中，由一个分量载波覆盖的频率信道的宽度可以是20MHz，并且一个频段最多可覆盖200MHz。如以下参照图2AA至图2CB所描述的，由UE 10和BS20使用的频率信道可被不同地布置。
UE 10(或BS 20)可包括用于适当地处理通过各种频率信道接收的信号的结构。例如，UE 10可包括用于将频率信道彼此分开的接收器15。此外，接收器15也可支持不使用载波聚合的传输(即，包括一个载波的信号的处理)。参照图1，UE 10可包括天线11、接收器15和/或控制器17。此外，根据一些示例实施例，UE 10还可包括被配置为使用天线11发送信号的收发器。
天线11可通过接收信号来提供接收器输入信号RX_IN，接收器输入信号RX_IN由BS20发送并且包括至少一个载波。接收器15可根据从天线11提供的接收器输入信号RX_IN提供接收器输出信号RX_OUT。例如，接收器15可根据通过多个频率信道接收的接收器输入信号RX_IN提供包括基带中的至少一个信号的接收器输出信号RX_OUT。
控制器17可通过处理接收器输出信号RX_OUT(例如，通过执行采样、解调、解码等)来检测由BS 20发送的数据。此外，控制器17可根据载波聚合的预设类型来设置接收器15的模式。例如，被BS 20用于发送信号的载波可被预设，并且控制器17可基于设置的载波生成模式信号MD。
接收器15的模式(或操作模式)可根据由控制器17提供的模式信号MD来确定。即，接收器15可通过根据模式信号MD不同地处理接收器输入信号RX_IN来提供接收器输出信号RX_OUT。如图1中所示，接收器15可包括开关/双工器12、输入电路13、低噪声放大器(LNA)100和/或负载电路14。
开关/双工器12可对接收器输入信号RX_IN进行路由以提供给输入电路13。输入电路13可包括在天线11或开关/双工器12与LNA 100之间执行功率和/或阻抗匹配的匹配电路，并且可提供输入信号IN。如图15中所示，输入信号IN可通过多条线路提供。
LNA 100可通过对输入信号IN进行放大来提供输出信号OUT。通过对输入信号IN进行放大而从LNA 100输出的输出信号OUT可以与载波相关。例如，包括在输出信号OUT中的信号可分别与载波(即，频率信道)对应。因此，如下所述，负载电路14可包括混频器，混频器可基于载波对包括在输出信号OUT中的每个输出信号进行下变换，并且负载电路14可提供包括多个基带信号的接收器输出信号RX_OUT。如上所述，包括在输入信号IN(或接收器输入信号RX_IN)中的载波可被不同地设置，并且LNA 100可根据载波的设置提供输出信号OUT。
如上所述，根据一些示例实施例的LNA 100可具有输入信号IN的放大路径根据载波的设置(或频率信道的布置)而改变的结构，因此，尽管频率信道的布置改变，但频率信道可被有效地分开。在一些示例实施例中，LNA100可改变每个输入晶体管以具有统一(或一致)的输入阻抗，而不管操作模式如何。
在下文中，将理解，虽然将参照UE 10描述发明构思的示例实施例，但是示例实施例也适用于通过多个频率信道从UE 10接收信号的BS 20。此外，根据发明构思的示例实施例，LNA 100可被包括在单个封装件中作为半导体装置，LNA 100和负载电路14可被包括在单个封装件中作为半导体装置，或者接收器15可被包括在单个封装件中作为半导体装置。
图2AA、图2AB、图2BA、图2BB、图2CA和图2CB是示出载波聚合的示例类型和用于从与载波聚合的类型对应的频率信道提取信号的示例结构的示图。具体地，图2AA和图2AB示出带间载波聚合，图2BA和图2BB示出连续带内载波聚合，并且图2CA和图2CB示出非连续带内载波聚合。在图2AA至图2CB的示例中，两个频带BAND#1和BAND#2可被用于信号的传输，并且一个频带可具有三个频率信道(或三个载波)(例如，BAND#1中的分别与频率fLO1、fLO2和fLO3对应的频率信道CH#1、CH#2和CH#3，或BAND#2中的分别与频率fLO4、fLO5和fLO6对应的频率信道CH#4、CH#5和CH#6)。
参照图1和图2AA至2CB，包括在多个LNA 100中的LNA 100可通过至少一条线路来输出通过对通过一条线路接收的信号进行放大而获得的信号。例如，LNA 100可基于载波的设置通过对包括在输入信号IN中的第一输入信号IN1进行放大而输出第一输出信号OUT1或第二输出信号OUT2。例如，从LNA 100输出的信号可基于从控制器17接收的模式信号MD(见图1)来确定。
参照图2AA和图2AB，在带间载波聚合中，使用中的频率信道可被分别布置在不同的频带中。例如，如图2AA和图2AB中所示，使用中的频率信道CH#2和CH#5可被分别包括在第一频带BAND#1和第二频带BAND#2中，并且因此可相对地相互远离。两个噪声放大器LNA1和LNA2可通过对第一输入信号IN1和第二输入信号IN2进行放大以将第一输出信号OUT1和第二输出信号OUT2分别输出到混频器，第一输出信号OUT1和第二输出信号OUT2可在混频器中通过分别与频率信道CH#2和CH#5对应的频率fLO1和fLO2而被下变换(即，被转换为基带信号)。
参照图2BA和2BB，在连续带内载波聚合中，使用中的频率信道可被连续布置在相同的频带中。例如，如图2BA和图2BB所示，使用中的频率信道CH#1(例如，带宽是BW)和CH#2可被包括在第一频带BAND#1中，并且可彼此邻近。LNA1可通过对第一输入信号IN1进行放大而输出第一输出信号OUT1，并且第一输出信号OUT1可通过分别与使用中的频率信道CH#1和CH#2对应的载波频率fLO1和fLO2的中间频率(例如，(fLO1+fLO2)/2，或fLO1+BW/2)而被下变换。
参照图2CA和图2CB，在非连续带内载波聚合中，使用中的频率信道可在相同的频带中被离散地布置(或被间隔)。例如，如图2CA和图2CB中所示，使用中的频率信道CH#1和CH#3可被包括在第一频带BAND#1中，并且可相互间隔开。与图2AA和图2AB的带间载波聚合中的那些频率信道相比，在非连续带内载波聚合中使用中的频率信道CH#1和CH#3可被布置为彼此相对地邻近，然而与图2BA和图2BB的连续带内载波聚合中的那些频率信道相比，频率信道CH#1和CH#3可被布置在宽的频率范围上。
作为分开在非连续带内载波聚合中使用中的频率信道CH#1和CH#3的示例，如图2CA和图2CB中所示，LNA可根据第一输入信号IN1输出两个输出信号(即，第一输出信号OUT1和第二输出信号和OUT2)，并且第一输出信号OUT1和第二输出信号和OUT2可通过分别与频率信道CH#1和CH#3对应的频率fLO1和fLO3而被下转换。在一些示例实施例中，为了支持不同类型的载波聚合，如图2AA和图2AB以及图2BA和图2BB中所示，LNA可通过对一个输入信号进行放大而生成一个输出信号，或者如图2CA和图2CB中所示，可通过对一个输入信号IN1进行放大而生成两个输出信号。
在接收器15需要在没有外部LNA帮助的情况下单独确保灵敏度的低成本窄带应用中，为了确保接收器15中的更低的功率和/或改进的窄带，包括源极退化电感器的级联LNA(cascode LNA)可被使用。作为无源元件的源极退化电感器具有比其他有源元件更大的尺寸，并且因此在LNA中占据更大的面积。随着频率的降低，电感器的尺寸趋于变得更大。
由于源极退化电感器影响LNA的增益，所以它不被同时操作的两个或更多个LNA共享。例如，与针对源极退化电感器使用一个LNA的实施例相比，当同时操作的两个或更多个LNA共享源极退化电感器时，更多直流电流和交流电流流动，并且因此施加到增益级的晶体管上的栅极-源极电压降低，这进一步恶化LNA的增益。
出于这个原因，具有与载波组件的数量相同的数量的路径并支持非连续带内载波聚合的LNA可需要具有为每个路径单独分配的源极退化电感器，因此，LNA的面积可增加。为了减少LNA的面积，通过在具有不同的输入信号的两个或更多个LNA之间共享源极退化电感器来尝试减少电感器的数量将是有利的。
根据一些示例实施例，LNA可包括用于n个负载电路的一个第一类型放大器级和n-1(n是大于或等于2的自然数)个第二类型放大器级，从而LNA可以以较少的退化电感器实现，同时支持参照图2AA至图2CB描述的所有操作模式。例如，第一类型放大器级可包括一个第一类型增益级和n个第一类型驱动级。例如，第二类型放大器级可包括一个第二类型增益级和一个第二类型驱动级。
根据一些示例实施例，第一类型增益级可包括输入晶体管和一个第一退化电感器。可选地，根据一些示例实施例，第一类型增益级可包括输入晶体管和串联连接的至少两个第一退化电感器，并且连接在正常退化电感器(normal degeneration inductor)与第一类型驱动级之间的补偿退化电感器(compensation degeneration inductor)可具有连接到开关的两端。开关可根据操作模式(例如，带间载波聚合模式)导通以允许电流绕过补偿退化电感器。第一类型驱动级可各自包括一个级联(cascode)晶体管，并且级联晶体管的总数量可与负载电路的数量对应。例如，当存在n(n是大于或等于2的自然数)个负载电路时，n个级联晶体管可被提供以分别连接到负载电路。级联晶体管可根据操作模式通过调整施加到栅极的信号而被使能(或称为启用)或截止。
根据一些示例实施例，第二类型增益级可包括一个输入晶体管和一个第二退化电感器。第二类型驱动级可包括连接到每个负载电路的一个级联晶体管。
将参照图3和其他附图详细描述LNA的实施例。
图3是示出根据一些示例实施例的LNA的框图，并且图4是图3的LNA的电路图。图5是示出图4中示出的退化电感器L1和开关的示图。为了描述的方便，图3和图4的LNA是基于一个载波的聚合而描述的示例实施例，并且应注意，只要相同的技术理念是适用的，发明构思的范围就不限于此。
参照图3、图4和图5，LNA 100(或LNA 100_1)可包括一个输入端口IN1、两个放大器级AS1和AS2、和/或两个输出端口Q1和Q2。
第一放大器级(例如，第一类型放大器级)AS1和第二放大器级(例如，第二类型放大器级)AS2可(例如，基于使能信号EN1和EN2)被选择性地使能。例如，基于从控制器17接收的模式信号MD，在第一模式下，第一放大器级AS1可被使能并且第二放大器级AS2可被使能。因此，第一输入信号IN1可被第一放大器级AS1或第二放大器级AS2放大。
放大器级AS1对通过输入端口IN1接收的输入信号进行放大，并且通过输出端口Q1和/或输出端口Q2将放大的输入信号(例如，OUT1)发送到一负载电路(负载电路1)和/或另一负载电路(负载电路2)。放大器级AS2对通过输入端口IN1接收的输入信号进行放大，并且通过输出端口Q2将放大的输入信号(例如，OUT2)发送到负载电路(负载电路2)。放大器级AS1和AS2可被选择性地使能。
放大器级AS1可包括一个增益级GS1以及多个驱动级DS11和DS12。根据一些示例实施例，增益级GS1包括输入晶体管M1、输入电容器C1和/或退化电感器L1和L2。输入晶体管M1连接在退化电感器的一端与驱动级DS11的输入端子之间，并且输入电容连接在输入端口IN1与输入晶体管M1的栅极之间。当输入信号被施加时，输入信号通过输入电容器C1，并且输入晶体管M1进行操作。根据输入晶体管M1的跨导而放大的信号被输出到驱动级DS11和驱动级DS12。
退化电感器L2和L1串联连接在接地端子与输入晶体管M1的一端之间。例如，靠近接地端子的退化电感器L2可被称为正常退化电感器，并且靠近输入晶体管的退化电感器L1可被称为补偿退化电感器。
根据一些示例实施例，补偿退化电感器L1可包括连接到其两端(例如，P1和P2)的开关SW。开关SW可根据开关使能信号SW_EN而被导通/关断。根据一些示例实施例，在带内载波聚合的示例中，当两个放大器级中的一个放大器级被导通时，即使在每个放大器级的路径中流动的电流与施加带内载波聚合的示例中的电流相同，LNA的输入阻抗也可被减小。因此，LNA 100的增益也被降低。因此，开关SW可被导通以使退化电感器L1短路，从而补偿降低的增益。在一些示例实施例中，由于提供退化电感器L1以补偿增益，因此退化电感器L1可根据设计具有与阻抗的减小对应的尺寸。
驱动级DS11和DS12可分别包括级联晶体管M3和M4。根据一些示例实施例，级联晶体管的数量可与负载电路191和192的数量对应。例如，驱动级DS11包括连接在输入晶体管M1的一端(例如，N1)与针对负载电路191的输出端口O1之间的级联晶体管M3。驱动级DS12包括连接在输入晶体管M1的一端与针对负载电路192的输出端口O2之间的级联晶体管M4。
根据一些示例实施例，作为可变晶体管的输入晶体管M1以及级联晶体管M3和M4可根据设置以不同的阻抗对接收的输入信号进行放大，并且将放大的输入信号输出到输出端口O1和O2。
放大器级AS2可包括一个增益级GS2和一个驱动级DS2。根据一些示例实施例，增益级GS2包括输入晶体管M2、输入电容器C2和/或退化电感器L3。输入晶体管M2连接在退化电感器L3的一端与驱动级DS2的输入端子之间，并且输入电容器C2连接在输入端口IN1与输入晶体管M2的栅极之间。当输入信号被施加时，输入信号通过输入电容器C2，并且输入晶体管M2进行操作。根据输入晶体管M2的跨导而放大的信号被输出到驱动级DS2。
驱动级DS2可包括级联晶体管M5。驱动级DS2包括连接在输入晶体管M2的一端N2与针对负载电路192的输出端口O2之间的级联晶体管M5。
根据一些示例实施例，退化电感器L3的电感可与退化电感器L2的电感相同。根据一些示例实施例，退化电感器L3可具有与退化电感器L1和L2的组合电感不同的电感。例如，放大器级AS1的组合电感可大于其他放大器级AS2的电感。
根据一些示例性实施例，作为可变晶体管的输入晶体管M2和级联晶体管M5可根据设置以不同的阻抗对接收的输入信号进行放大，并且将放大的输入信号输出到输出端口O2。因此，即使当LNA 100在各种操作模式下操作，也可具有相同或基本相同的输入信号放大率。
图6A至图7是具有相同结构的LNA 100_1的示图，示出根据操作模式的LNA的操作状态，其中，与输入信号的放大相关的被使能的元件和线路用实线表示，被禁用的元件和线路用虚线表示。图6A至图6B示出在带间载波聚合中的操作模式。图7示出在非连续带内载波聚合中的操作模式。
图6A和6B是用于描述根据一些示例实施例的LNA 100_1的第一操作模式的电路图。
根据一些示例实施例，在带间载波聚合模式的示例中(例如，在图2AA和图2AB中)，模式信号MD仅激活使能信号EN1和EN2中的一个。为了使能一个增益级，第一使能信号EN1可具有与第二使能信号EN2的逻辑值不同的逻辑值。例如，在带间载波聚合模式的示例中，放大器级AS1可被使能，放大器级AS2可被禁用，并且连接到退化电感器L1的两端的开关SW可被关断。
参照图6A，当LNA 100_1接收到第一输入信号IN1时，第一增益级(例如，第一类型增益级)GS1通过连接到输入端口的输入晶体管M1将第一输入信号发送到驱动级DS11。驱动级DS11通过连接到第一输出端口的级联晶体管M3驱动第一输入信号，以将第一输入信号输出到第一负载电路(负载电路1)作为第一输出信号OUT1。
参照图6B，当LNA 100_1接收到第一输入信号IN1时，第一增益级GS1通过连接到输入端口的输入晶体管M1将第一输入信号发送到驱动级DS12。驱动级DS12通过连接到第二输出端口的级联晶体管M4驱动第一输入信号，以将第一输入信号输出到第二负载电路(负载电路2)作为第二输出信号OUT2。
偏置信号可根据操作模式被控制，以被施加或不被施加到级联晶体管M3和M4的栅极，从而级联晶体管M3和M4被使能或截止。
图7是用于描述根据一些示例实施例的LNA的第二操作模式的电路图。
根据一些示例实施例，在非连续带内载波聚合模式的示例中(例如，在图2CA和图2CB中)，模式信号MD通过使能信号EN1和EN2来使能所有放大器级。为了使能所有增益级，第一使能信号EN1和第二使能信号EN2可具有相同的逻辑值。例如，在非连续带内载波聚合模式的示例中，放大器级AS1和放大器级AS2可被使能，并且连接到退化电感器L1的两端的开关SW可被导通。
参照图7，当LNA 100_1接收到输入信号时，第一增益级GS1通过连接到输入端口IN1的输入晶体管M1将输入信号发送到驱动级DS11。驱动级DS11通过级联晶体管M3驱动输入信号，以将输入信号输出到连接到输出端口O1的第一负载电路(负载电路1)作为第一输出信号OUT1。
当LNA 100_1接收到输入信号时，第二增益级(例如，第二类型增益级)GS2通过连接到输入端口IN1的输入晶体管M2将输入信号发送到驱动级DS2。驱动级DS2通过级联晶体管M5驱动输入信号，以将输入信号作为第二输出信号OUT2输出到连接到输出端口O2的第二负载电路(负载电路2)。
例如，在非连续带内载波聚合模式下，与仅输入晶体管M1在带间载波聚合模式下操作时的阻抗相比，输入晶体管M1和输入晶体管M2的组合阻抗可被减半。在一些示例实施例中，即使当通过第一放大器级AS1的第一电流路径中的电流与通过第二放大器级AS2的第二电流路径中的电流被设置为与在带间载波聚合模式下的电流相同，只要开关SW被导通以绕过退化电感器L1并且仅允许退化电感器L2操作，放大器级AS1的增益就可与在带间载波聚合模式下操作的示例性实施例中的增益相同。
图8A是根据一些示例实施例的LNA的电路图，并且图8B和图8C示出图8A中示出的输入晶体管的等效电路。
参照图8A，示出连接到三个负载电路的LNA。LNA 100_2可包括三个放大器级AS1、AS2和AS3。
根据一些示例实施例，LNA 100_2可包括第一类型放大器级AS1以及第二类型放大器级AS2和AS3。例如，第一类型放大器级AS1可包括一个增益级GS1以及多个第一类型驱动级DS11、DS12和DS13。例如，第二类型放大器级AS2和AS3中的每个可包括一个增益级(AS2中的GS2和AS3中的GS3)和一个第二类型驱动级(AS2中的DS2和AS3中的DS3)。
根据一些示例实施例，第一类型增益级GS1包括输入晶体管M1、输入电容器C1和/或退化电感器L1和L2。输入晶体管M1连接在退化电感器L1的一端与驱动级DS11、DS12和DS13的输入端子之间，输入电容器C1连接在输入端口IN与输入晶体管M1的栅极之间。当输入信号通过输入端口IN被施加时，输入信号通过输入电容器C1，并且输入晶体管M1进行操作。根据输入晶体管M1的跨导以及退化电感器L2和L1的阻抗而放大的信号被输出到第一类型驱动级DS11、第一类型驱动级DS12和第一类型驱动级DS13。
退化电感器L2和L1串联连接在接地端子与输入晶体管M1的一端之间。由于退化电感器L2和L1的描述相对于图4和图5的描述是冗余的，因此其将被省略。
根据一些示例实施例，第一类型驱动级DS11、DS12和DS13可分别包括级联晶体管M4、M5和M6。根据一些示例实施例，级联晶体管的数量可与负载电路191、192和193的数量对应。例如，驱动级DS11包括连接在输入晶体管M1的一端(例如，N1)与针对负载电路191的输出端口O1之间的级联晶体管M4。驱动级DS12包括连接在输入晶体管M1的一端与针对负载电路192的输出端口O2之间的级联晶体管M5。驱动级DS13包括连接在输入晶体管M1的一端与针对负载电路193的输出端口O3之间的级联晶体管M6。
根据一些示例实施例，第二类型增益级GS2包括输入晶体管M2、输入电容器C2和/或退化电感器L3。输入晶体管M2连接在退化电感器L3的一端与驱动级DS2的输入端子之间，输入电容器C2连接在输入端口IN与输入晶体管M2的栅极之间。当输入信号被施加时，输入信号通过输入电容器C2，并且输入晶体管M2进行操作。根据输入晶体管M2的跨导和退化电感器L3的阻抗而放大的信号被输出到驱动级DS2。根据一些示例实施例，第二类型增益级GS3包括输入晶体管M3、输入电容器C3和/或退化电感器L4。
根据一些示例实施例，当栅极电压是非反相的时，输入晶体管M1、级联晶体管M4、M5和M6的晶体管被使能，并且当栅极电压是反相的时，晶体管可被截止。作为可变晶体管的输入晶体管M1以及级联晶体管M4、M5和M6可根据设置以不同的阻抗对接收的输入信号进行放大，并且将放大的输入信号(例如，OUT1)输出到输出端口O1、O2和O3。
参照图8B和图9C，根据一些示例实施例，输入晶体管M1、M2和M3可包括多个晶体管。在多个晶体管中，每个栅极连接到输入端口IN和可变开关，并且可变开关可根据操作模式来导通或关断以改变每个输入晶体管的阻抗。
参照图8B，输入晶体管M1可包括多个(示出的示例中为三个)晶体管，每个晶体管具有不同的阻抗。例如，在附图中，S可表示源极，D可表示漏极。例如，三个晶体管在通过将偏置施加到它们的连接到可变开关的栅极而被导通时，可分别具有1.5w、1w和0.5w的阻抗。例如，输入晶体管M1可具有根据可变开关的导通/关断而改变为0.5w、1w、1.5w、2.0w、2.5w和3w中的一个的组合阻抗。然而，这仅是为了描述的方便而假设的阻抗值，应注意，在发明构思及其等同物的技术精神内，阻抗值是可变的。
根据一些示例实施例，第二类型驱动级DS2包括连接在输入晶体管M2的一端N2与针对负载电路192的输出端口O2之间的级联晶体管M7。根据一些示例实施例，作为可变晶体管的输入晶体管M2和级联晶体管M7可根据设置以不同的阻抗对接收的输入信号进行放大，并且将放大的输入信号(例如，OUT2)输出到输出端口O2。
根据一些示例实施例，第二类型驱动级DS3包括连接在输入晶体管M3的一端N3与针对负载电路193的输出端口O3之间的级联晶体管M8。根据一些示例实施例，作为可变晶体管的输入晶体管M3和级联晶体管M8可根据设置以不同的阻抗对接收的输入信号进行放大，并且将放大的输入信号(例如，OUT3)输出到输出端口O3。
参照图8C，输入晶体管M2可包括多个(示出的示例中为两个)晶体管，每个晶体管具有不同的阻抗。例如，两个晶体管在通过将偏置施加到它们的连接到可变开关的栅极而被导通时，可分别具有1.5w和0.5w的阻抗。例如，输入晶体管M2和M3可具有根据可变开关的导通/关断而改变为0.5w、1.5w和2.0w中的一个的组合阻抗。然而，这仅是为了描述的方便而假设的阻抗值，应注意，在发明构思及其等同物的技术精神内，阻抗值是可变的。
根据一些示例实施例，尽管输入晶体管M1、M2和M3在各种操作模式下操作，但是通过使用可变开关来调整每个输入晶体管的阻抗，LNA可具有统一的输入阻抗和统一的寄生阻抗。图9A至图11C是用于描述根据一些示例实施例的LNA 100_2的操作模式和可变输入阻抗的改变的示图。根据电路分析方式，图9C、图10C和图11C是图9A-图9B、图10A-图10B、图11A-图11B的等效电路。在图9B-图9C、图10B-图10C和图11B-图11C中，“is”是同步电流，“Zs”是同步阻抗，并且“Vg”是电压源。此外，“S”和“A”分别表示有源电感器L1和L2的总和的电感成分和电阻成分的一些增益。
图9A是示出在带间载波聚合模式下或非载波聚合模式下的LNA 100_2的电路图，并且图9B和图9C示出在带间载波聚合模式下或非载波聚合模式下的LNA的电路状态和等效电路。
参照图9A，在LNA 100_2中，放大器级AS1的栅极电压可以是非反相的并且进行操作，并且其余的放大器级AS2和AS3的栅极电压可以是反相的并且不进行操作。为了在带间载波聚合模式下操作，三个级联晶体管M4、M5和M6中的一个可被使能，并且其他级联晶体管可被截止。例如，为了使LNA 100_2将通过输入端口IN接收的输入信号输出到负载电路191，级联晶体管M4可以以非反相的栅极电压被导通，并且级联晶体管M5和M6可以以反相的栅极电压被截止。此外，与下文将参照图10A或图11A描述的带内载波聚合模式不同，不需要进行由于增益下降而进行的补偿，因此LNA 100_2可通过关断开关SW来允许电流流向电感器L1。
同时，连接到负载电路192的级联晶体管M7和连接到负载电路193的级联晶体管M8可以以非反相的栅极电压被截止。即，级联晶体管M4至M8可被独立控制。
参照图9A，放大器级AS1可通过对通过输入端口IN输入的输入信号进行放大来输出输出信号OUT1，并且放大器级AS2和AS3被禁用，从而放大器级AS2和AS3中的每个的输出信号可处于浮置状态(或高阻抗状态)。因此，如图9B和图9C中所示，输入晶体管M1可具有参照图8B和图8C描述的可变阻抗。例如，假设当1w的晶体管被使能时的阻抗被定义为9ZT，当0.5w的晶体管被截止时的阻抗被定义为18Zoff，并且退化电感器L1和L2的阻抗可忽略不计。在一些示例实施例中，导通的输入晶体管M1的可变阻抗可以是3ZT(3w＝1.5w+1w+0.5w)，截止的输入晶体管M2的可变阻抗可以是6Zoff，输入晶体管M3的可变阻抗也可以是6Zoff，并且LNA的输入阻抗Zin可以是Zin＝3ZT//3Zoff。
图10A是在2信道非连续带内载波聚合模式下的LNA 100_2的电路图，并且图10B和图10C示出图10A的LNA的电路状态和等效电路。在2信道非连续带内载波聚合(在下文中简称为“非连续2CA”)模式下，由于两个频率信道必须被布置在相同的频带中，因此LNA 100_2被需要通过对一个输入信号进行放大来输出两个邻近的输出信号。
参照图10A，为了在非连续2CA模式下操作，放大器级AS1、AS2和AS3中的两个可被使能，从而两个负载电路可同时接收输出信号。在LNA100_2中，放大器级AS1和AS2的栅极电压可以是非反相的并且进行操作，并且放大器级AS3的栅极电压可以是反相的并且不进行操作。为了在非连续2CA模式下操作，三个级联晶体管M4、M5和M6中的仅一个和级联晶体管M7可被使能，或者三个级联晶体管M4、M5和M6中的仅一个和级联晶体管M8可被使能，并且其余的级联晶体管可被截止。例如，为了使LNA100_2将通过输入端口IN接收的输入信号输出到负载电路191，级联晶体管M4和M7可以以非反相的栅极电压被导通，并且级联晶体管M5、M6和M8可以以反相的栅极电压被截止。
参照图10A，放大器级AS1可通过对通过输入端口IN输入的输入信号进行放大来输出输出信号OUT1，并且放大器级AS2可通过对输入信号进行放大来输出输出信号OUT2，同时放大器级AS3被禁用，从而放大器级AS3的输出信号可处于浮置状态(或高阻抗状态)。参照图10B和图10C，例如，导通的输入晶体管M1的可变阻抗可以是6ZT//6Zoff(1.5w＝1.0w+0.5w)。导通的输入晶体管M2的可变阻抗可以是6ZT(1.5w＝1.0w+0.5w)。在一些示例实施例中，与图9A至图9C中的带间载波聚合中的放大器级AS1的输入晶体管M1的输入跨导相比，包括在放大器级AS1和AS2中的晶体管的输入跨导可被减小。例如，当施加到每个放大器级的电流被设置为如图9A至图9C中的iT时，与带间载波聚合模式相比，组合跨导被减小，因此可发生增益降低。为此，开关SW被导通以使电流旁路，从而电流被减小或防止电流流过电感器L1。
根据一些示例实施例，退化电感器L3和退化电感器L4可具有与放大器级AS1的组合电感(L1+L2)不同的电感。例如，退化电感器L3和退化电感器L4具有小于放大器级AS1的组合电感(L1+L2)的电感。
因此，与对应于由导通的放大器级AS1和AS2的改变导致的组合阻抗(1.5w+1.5w)的截止寄生阻抗并联连接的输入阻抗Zin可以是Zin＝3ZT//3Zoff。在一些示例实施例中，假设退化电感器L2、L3和L4的阻抗忽略不计。
图11A至图11C是用于描述根据一些示例实施例的LNA 100_2的第三操作模式的示图。图11A是在3信道非连续带内载波聚合模式下的LNA 100_2的电路图，并且图11B和图11C示出图11A的LNA的电路状态和等效电路。在3信道非连续带内载波聚合模式下，LNA 100_2被需要通过对一个输入信号进行放大来输出三个输出信号。
参照图11A，为了在3信道非连续带内载波聚合模式下操作，所有放大器级AS1、AS2和AS3被使能，从而三个负载电路可同时接收输出信号。在LNA 100_2中，放大器级AS1、AS2和AS3的栅极电压可以是非反相的并且进行操作。为了在3信道非连续带内载波聚合模式下操作，放大器级AS1中的三个级联晶体管M4、M5和M6中的一个可被使能，并且放大器级AS2的级联晶体管M7和放大器级AS3的级联晶体管M8也可被导通。例如，为了使LNA 100_2同时将通过输入端口IN接收的输入信号输出到负载电路191、192和193，级联晶体管M4、M7和M8可以以非反相的栅极电压被导通，并且级联晶体管M5和M6可以以反相的栅极电压被截止。
参照图11A，通过对输入信号IN进行放大，放大器级AS1输出输出信号OUT1，放大器级AS2输出输出信号OUT2，并且放大器级AS3输出输出信号OUT3。参照图11B和图11C，例如，导通的输入晶体管M1的可变阻抗是9ZT//4.5Zoff(1w)，输入晶体管M2的可变阻抗是9ZT//18Zoff(1w)，输入晶体管M3的可变阻抗是9ZT//18Zoff(1w)，并且与截止的寄生阻抗的组合阻抗并联连接的输入阻抗Zin可以是Zin＝3ZT//3Zoff。
在一些示例实施例中，与带间载波聚合中的放大器级AS1的输入晶体管M1的输入跨导相比，包括在放大器级AS1中的晶体管的输入跨导可被减小。因此，开关SW被导通以使电流旁路，从而电流被减小或防止电流流过电感器L1。
图12是示出根据一些示例实施例的根据LNA的操作模式的输入晶体管的宽度的表。
结合图9C、图10C和图11C来参照图12，根据一些示例实施例的LNA的等效电路中，SLs和SL2较小，并且ALs和AL2小于3ZT，因此忽略不计。因此，LNA 100_2的输入阻抗在任何操作模式(诸如，带间载波聚合模式、非连续2CA、或3信道非连续带内载波聚合模式)下，几乎统一保持在3ZT。此外，可以看出，由截止的晶体管导致的寄生阻抗Zoff在每个操作模式(带间载波聚合模式、非连续2CA和3信道非连续带内载波聚合模式)下统一保持在3Zoff。
图13是根据一些示例实施例的LNA的电路图。
参照图13，多个负载电路可被提供。例如，三个或更多个负载电路可被提供。当包括n(n是大于或等于1的自然数)个负载电路时，LNA 100_3可包括n个放大器级AS1至ASn。
n个放大器级AS1至ASn中的一个放大器级AS1可包括第一类型增益级GS1和第一类型驱动级DS11至DS1n，并且其余的放大器级可包括第二类型增益级(例如，GS2至GSn)和第二类型驱动级(例如，DS2至DSn)。例如，第二类型驱动级DSn包括连接在输入晶体管Mn的一端Nn与针对负载电路19n的输出端口On之间的级联晶体管Mn+5，并且级联晶体管Mn+5可将放大的输入信号OUTn输出到输出端口On。
根据一些示例实施例，第一类型增益级GS1可包括输入电容器C1和两个或更多个与输入晶体管M1串联连接的退化电感器L1和L2。退化电感器L1和L2中的一个(例如，将被称为补偿性退化电感器的L1)具有连接到开关SW的两端，并且开关SW根据操作模式被导通，从而电流被旁路而不通过补偿性退化电感器L1。第一类型驱动级DS1可包括与负载电路的数量对应的数量的子驱动级DS11至DS1n。例如，当存在n(n是大于或等于2的自然数)个负载电路时，n个级联晶体管Mk1至Mkn可被提供以分别连接到负载电路。n个级联晶体管Mk1至Mkn可在第一类型增益级的输出端子与负载电路191至19n中的每个之间并联连接。
根据一些示例实施例，第二类型增益级GS2至GSn可各自包括一个输入电容(例如，C2至Cn)、一个输入晶体管(例如，M2至Mn)和一个第二退化电感器(例如，L3至Ln+1)。例如，增益级GS2可包括输入晶体管M2、输入电容器C2和退化电感器L3。第二类型驱动级包括一个级联晶体管。例如，驱动级DS2可包括级联晶体管M7。
根据一些示例实施例的LNA 100_3可改变输入晶体管M1、M2、……和Mn的阻抗，使得输入阻抗Zin在包括带间载波聚合模式或带内载波聚合模式的所有操作模式下是统一的。根据一些示例实施例，输入晶体管M1、M2、……和Mn可改变阻抗，使得输入阻抗Zin是统一的，并且寄生阻抗Zoff也是统一的。
根据一些示例实施例的LNA 100_3可在带内载波聚合模式下操作时，通过根据在频带内待使用的信道的数量使能放大器级AS1至ASn来进行操作。当在带间载波聚合模式下操作时，开关SW被关断，但是在带内载波聚合模式下，开关被导通以补偿降低的增益。
图14是根据一些示例实施例的LNA的电路图。为简单起见，相对于图13冗余的描述将被省略。
参照图14，根据一些示例实施例，多个负载电路可被提供。例如，三个或更多个负载电路可被提供。当包括n(n是大于或等于1的自然数)个负载电路时，LNA 100_3可包括n个放大器级AS1至ASn。
n个放大器级AS1至ASn中的一个放大器级AS1可包括第一类型增益级GS1和第一类型驱动级DS11至DS1n，并且其余的放大器级AS2至ASn可包括第二类型增益级和第二类型驱动级。然而，与图13中示出的示例不同，第一类型增益级GS1不包括开关，并且可包括输入电容器C1、输入晶体管M1和退化电感器L2。即，第一类型增益级GS1可以包括与第二型增益级(例如，GS2)的元件相同的元件。
然而，根据图14的示例实施例的LNA 100_3可改变输入晶体管M1、M2、……、和Mn的阻抗，使得输入阻抗Zin在包括带间载波聚合模式或带内载波聚合模式的所有操作模式下是统一的。根据一些示例实施例，输入晶体管M1、M2、……、和Mn可改变阻抗，使得输入阻抗Zin是统一的，并且寄生阻抗Zoff也是统一的。
图15是示出根据一些实施例的包括LNA的接收器的示例的示图。如以上参照图1所述，图15的LNA 100可通过对通过多条线路的输入信号IN进行放大来通过多条线路提供输出信号OUT，并且负载电路14可根据多个输出信号OUT提供接收器输出信号RX_OUT。
参照图15，LNA 100可包括k个LNA(k是大于1的整数)。k个LNA可分别接收k个输入信号。k个LNA中的每个可具有与以上描述的LNA的结构类似的结构，其中，根据一个输入信号提供三个输出信号。k个LNA的输出可相互连接。
如图15中所示，负载电路14可包括换衡器(balun)210、混频器220、滤波器230(例如，包括滤波器ABB1、ABB2和ABB3)和缓冲器240(例如，包括缓冲器BUF1、BUF2和BUF3)。换衡器210可将从LNA 100提供的一个相位输出信号转换为差分相位信号，并且将差分相位信号提供给混频器220。例如，如图15中所示，换衡器210可包括变压器，并且每个变压器可包括被施加相位信号的初级线圈和输出差分相位信号的次级线圈。
混频器220可对从换衡器210提供的差分相位信号进行下变换。例如，混频器220可接收与载波信号的频率对应的振动信号LO1至LO3，并且可基于振动信号LO1至LO3将从换衡器210提供的差分相位信号移动到基带。滤波器230可通过对移动到基带的信号进行滤波来去除不必要的频率成分。
缓冲器240可通过将滤波后的信号放大到预定的或可选的期望增益来提供接收器输出信号RX_OUT。如上所述，k个LNA中的每个可根据操作模式不同地操作，并且可被设计成根据操作模式减少输入阻抗的变化。输入信号IN与接收器输出信号RX_OUT的比率(即，整体增益)可在每个操作模式中被改变，并且缓冲器240可补偿每个这样的操作模式的整体增益的变化。即，包括在缓冲器240中的缓冲器的增益可基于从图1的控制器300提供的模式信号MD而改变。例如，包括在缓冲器240中的缓冲器中的每个可包括可变电阻器，并且缓冲器的增益可通过基于模式信号MD改变可变电阻器的电阻而改变。因此，即使LNA的操作模式(即，载波的设置)被改变，接收器输出信号RX_OUT也可具有恒定幅度。
在示例实施例中，以上描述的元件中的每个可以是和/或包括例如处理电路系统(诸如，硬件、软件、或硬件和软件的组合)。例如，处理电路系统更具体地可包括(和/或被包括在)但不限于：处理器(一个和/或多个)、中央处理器(CPU)、控制器、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)、图形处理器(GPU)等。
尽管已经参照附图描述了发明构思的示例实施例，但是本领域技术人员将理解，可以在不脱离发明构思的精神或基本特征的情况下进行各种修改和改变。因此，应理解，上面提到的示例实施例在所有方面不是限制性的而是示例性的。

Claims (20)

1.一种低噪声放大器，包括：
至少一个输入端口，被配置为接收包括载波的输入信号；
第一输出端口至第三输出端口，分别连接到第一负载电路至第三负载电路，并且被配置为发送输出信号；
第一放大器级，包括连接到所述至少一个输入端口的第一类型增益级、以及分别连接到第一输出端口至第三输出端口的第一第一类型驱动级至第三第一类型驱动级；以及
第二放大器级和第三放大器级，各自包括第二类型增益级和第二类型驱动级，
其中，包括在第一类型增益级和第二类型增益级中的每个中的输入晶体管的阻抗被改变，从而即使所述低噪声放大器在多个操作模式下操作时，输入阻抗也是统一的。
2.根据权利要求1所述的低噪声放大器，其中，第一类型增益级和第二类型增益级中的每个包括：
输入电容器，具有连接到输入端口的一端；
输入晶体管，具有连接到输入电容器的另一端的栅极和连接到第一类型驱动级的输入节点的一端；以及
第一正常退化电感器，连接在输入晶体管的另一端与接地端子之间，并且
输入晶体管具有根据操作模式改变的阻抗。
3.根据权利要求2所述的低噪声放大器，其中，第一类型增益级还包括：
补偿退化电感器，连接在输入晶体管的所述另一端与第一正常退化电感器之间；以及
开关，连接到补偿退化电感器的两端，并且被配置为当被导通时使补偿退化电感器短路。
4.根据权利要求3所述的低噪声放大器，其中，每个第二类型增益级的第二正常退化电感器具有与第一类型增益级的组合电感不同的电感。
5.根据权利要求1至4中任一项所述的低噪声放大器，其中，所述多个操作模式包括：带间载波聚合模式、连续带内载波聚合模式和非连续带内载波聚合模式。
6.根据权利要求2所述的低噪声放大器，其中，所述低噪声放大器被配置为：
根据在第一操作模式下的输入晶体管的第一阻抗设置，具有第一输入阻抗和第一寄生阻抗，
根据在第二操作模式下的输入晶体管的第二阻抗设置，具有第二输入阻抗和第二寄生阻抗，并且
通过将阻抗设置从第一阻抗设置改变为第二阻抗设置，使第一输入阻抗和第一寄生阻抗分别与第二输入阻抗和第二寄生阻抗相同。
7.根据权利要求2所述的低噪声放大器，其中，第一放大器级的第一第一类型驱动级至第三第一类型驱动级中的每个包括：第一级联晶体管，具有各自连接在第一输出端口至第三输出端口之中的相应的输出端口与第一类型驱动级的输入节点之间的漏极端子/源极端子，并且是独立可变的。
8.根据权利要求7所述的低噪声放大器，其中，第二放大器级的第二类型驱动级包括：第二第一级联晶体管，具有各自连接在第二输出端口与第二类型驱动级的输入节点之间的漏极端子/源极端子，并且是独立可变的，并且
第三放大器级的第二类型驱动级包括：第二第二级联晶体管，具有各自连接在第三输出端口与第二类型驱动级的输入节点之间的漏极端子/源极端子，并且是独立可变的。
9.一种低噪声放大器，包括：
至少一个输入端口，被配置为接收载波作为输入信号；
第一输出端口至第n输出端口，分别连接到n个负载电路，n是大于或等于2的自然数；
第一放大器级，包括连接到输入端口并且被配置为对输入信号进行放大的第一增益级、以及分别连接到第一输出端口至第n输出端口的n个驱动级；以及
第二放大器级至第n放大器级，各自包括第二增益级和级联晶体管，第二增益级连接到输入端口并且被配置为对输入信号进行放大，级联晶体管连接在第二输出端口至第n输出端口之一与增益级的输出端子之间，并且被配置为将放大的输入信号发送到与输出端口对应的负载电路，
其中，第一增益级和第二增益级中的每个包括：
输入电容器，具有连接到输入端口的一端，
退化电感器，具有连接到接地端子的一端，以及
输入晶体管，具有连接到输入电容器的另一端的栅极、连接到驱动级的输入节点的一端和连接到退化电感器的另一端，并且
输入晶体管被配置为改变阻抗，从而输入阻抗和寄生阻抗是统一的，而不管操作模式如何。
10.根据权利要求9所述的低噪声放大器，其中，当所述低噪声放大器在带间载波聚合模式下操作时，第一放大器级的n个驱动级和第一增益级中的一个被使能，并且第二放大器级至第n放大器级被禁用，以将放大的输入信号输出到n个负载电路中的一个相应的负载电路。
11.根据权利要求9所述的低噪声放大器，其中，当所述低噪声放大器在非连续带内载波聚合模式下以2信道操作时，第一放大器级的n个驱动级和第一增益级中的一个被使能，第二放大器级被使能，并且第三放大器级至第n放大器级被禁用，以将放大的输出信号输出到n个负载电路之中的两个相应的负载电路中的每个。
12.根据权利要求9所述的低噪声放大器，其中，当所述低噪声放大器在非连续的带内载波聚合模式下以3信道操作时，第一放大器级的n个驱动级和第一增益级中的一个被使能，第二放大器至第三放大器级被使能，并且第四放大器级至第n放大器级被禁用，以将放大器输入信号输出到n个负载电路之中的三个相应的负载电路中的每个。
13.根据权利要求9所述的低噪声放大器，其中，第一放大器级至第n放大器级的输入晶体管中的每个包括多个晶体管，所述多个晶体管根据可变开关连接到输入电容器的所述另一端和输入端口并且各自具有不同的阻抗值，通过根据操作模式导通或关断可变开关，输入晶体管的阻抗被改变。
14.根据权利要求9所述的低噪声放大器，其中，第一增益级包括，
补偿退化电感器，连接在退化电感器与输入晶体管之间，以及
开关，连接到补偿退化电感器的两端，并且被配置为根据操作模式允许电流绕过退化电感器。
15.根据权利要求9至14中任一项所述的低噪声放大器，其中，包括在第一放大器级至第n放大器级中的每个中的输入晶体管和级联晶体管是独立可变的。
16.一种能够进行无线通信的接收器，包括：
开关/双工器，被配置为对输入信号进行路由；
输入电路，被配置为通过执行功率和阻抗匹配来提供路由的输入信号；
低噪声放大器，被配置为通过对提供的输入信号进行放大来提供第一输出信号至第三输出信号；以及
第一负载电路至第三负载电路，被配置为分别接收第一输出信号至第三输出信号，
其中，低噪声放大器包括：
第一放大器级，连接在接收输入信号的输入端口与第一负载电路至第三负载电路之间；
第二放大器级，连接在输入端口与第二负载电路之间；以及
第三放大器级，连接在输入端口与第三负载电路之间，并且
第一放大器级至第三放大器级被配置为改变输入晶体管的阻抗，从而低噪声放大器具有统一的输入阻抗，而不管低噪声放大器的工作模式如何。
17.根据权利要求16所述的接收器，其中，第一放大器级包括具有连接到输入端口的栅极的第一输入晶体管，第二放大器级包括具有连接到输入端口的栅极的第二输入晶体管，第三放大器级包括具有连接到输入端口的栅极的第三输入晶体管，
第一输入晶体管、第二晶体管和第三晶体管包括多个晶体管，每个晶体管的栅极根据可变开关连接到输入端口并且具有不同的阻抗值，并且输入晶体管的阻抗通过导通或关断可变开关而改变。
18.根据权利要求17所述的接收器，其中，第一放大器级还包括：
第一退化电感器，连接在接地端子与第一输入晶体管之间；
第一级联晶体管，连接在第一输入晶体管的漏极端子与第一负载电路之间；
第二级联晶体管，连接在第一输入晶体管的漏极端子与第二负载电路之间；以及
第三级联晶体管，连接在第一输入晶体管的漏极端子与第三负载电路之间，并且
第一级联晶体管至第三级联晶体管中的每个根据操作模式被使能或截止，以将放大的输入信号输出到第一负载电路至第三负载电路中的至少一个。
19.根据权利要求18所述的接收器，其中，第二放大器级还包括：第二退化电感器，连接在接地端子与第二输入晶体管之间；以及第四级联晶体管，连接在第二输入晶体管的漏极端子与第二负载电路之间，并且
第三放大器级还包括：第三退化电感器，连接在接地端子与第三输入晶体管之间；以及第五级联晶体管，连接在第三输入晶体管的漏极端子与第三负载电路之间。
20.根据权利要求16至19中任一项所述的接收器，其中，包括在第一放大器级中的退化电感器的电感与第二放大器级或第三放大器级的电感不同。
CN202211415021.0A 2021-11-11 2022-11-11 低噪声放大器和接收器 Pending CN116111961A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0154903 2021-11-11
KR20210154903 2021-11-11
KR1020220007169A KR20230068940A (ko) 2021-11-11 2022-01-18 저잡음 증폭기 및 이를 포함하는 수신기
KR10-2022-0007169 2022-01-18

Publications (1)

Publication Number Publication Date
CN116111961A true CN116111961A (zh) 2023-05-12

Family

ID=86229651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211415021.0A Pending CN116111961A (zh) 2021-11-11 2022-11-11 低噪声放大器和接收器

Country Status (2)

Country Link
US (1) US20230142523A1 (zh)
CN (1) CN116111961A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9603187B2 (en) * 2012-11-14 2017-03-21 Qualcomm Incorporated Omni-band amplifiers
US9479131B2 (en) * 2014-05-23 2016-10-25 Qualcomm Incorporated Carrier aggregation amplifier with dual gain control
US9431963B2 (en) * 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
US9774303B1 (en) * 2015-08-25 2017-09-26 Marvell International Ltd. Low-noise amplifier for intra-band non contiguous carrier agregation
US9973149B2 (en) * 2016-07-15 2018-05-15 Psemi Corporation Source switched split LNA
US10250195B2 (en) * 2016-11-18 2019-04-02 Samsung Electronics Co., Ltd. Receiver receiving wideband radio frequency signal, wireless communication device including the same, and method of operating the wireless communication device
KR20180070328A (ko) * 2016-12-16 2018-06-26 삼성전자주식회사 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치
KR102468797B1 (ko) * 2018-04-04 2022-11-18 삼성전자주식회사 반송파 집성을 지원하기 위한 증폭 동작을 수행하는 rf 집적회로 및 이를 포함하는 수신기
US10771025B1 (en) * 2019-02-19 2020-09-08 Psemi Corporation RFFE LNA topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation

Also Published As

Publication number Publication date
US20230142523A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US8548410B2 (en) RF front-end for intra-band carrier aggregation
JP5951906B2 (ja) 出力ごとに独立した利得制御を備える単一入力多出力増幅器
US9917614B1 (en) Low noise amplifier for carrier aggregation and apparatus including the same
US9362975B2 (en) Low noise amplifier and method for carrier aggregation and non-carrier aggregation
US11005426B2 (en) Radio frequency (RF) integrated circuit performing signal amplification operation to support carrier aggregation and receiver including the same
US10715094B2 (en) Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying
JP6181328B2 (ja) デュアル利得制御を用いたキャリアアグリゲーション増幅器
US20150084688A1 (en) Baseband processing circuitry
US10374850B2 (en) Receiver and wireless terminal for signal processing
WO2014100511A2 (en) Independent gain control for multiple receive circuits concurrently processing different transmitted signals
US20150280651A1 (en) Spurious signal mitigation for carrier aggregation amplifier
US9800273B1 (en) Wideband high linearity LNA with intra-band carrier aggregation support
CN108075794B (zh) 接收宽带射频信号的接收器及无线通信装置
Kim et al. A current-efficient wideband cellular RF receiver for multi-band inter-and intra-band carrier aggregation using 14nm FinFET CMOS
JP2018501695A (ja) 帯域内キャリアアグリゲーションのための受信機フロントエンドアーキテクチャ
KR20230053664A (ko) 수신기 회로
CN116111961A (zh) 低噪声放大器和接收器
US20230223905A1 (en) Low noise amplifier and apparatus including the same
KR20230068940A (ko) 저잡음 증폭기 및 이를 포함하는 수신기
TWI793088B (zh) 用於基於載波聚合模式來接收及處理無線電頻率信號的無線通訊裝置及接收器
US11588458B2 (en) Variable gain control system and method for an amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication