CN116111566A - 静电放电保护电路 - Google Patents

Abstract

一种静电放电(ESD)保护电路，包含多个ESD箝位电路与分流电路。多个ESD箝位电路分别包含多个晶体管。多个晶体管串联耦合在第一电源线和第二电源线之间。分流电路耦合在多个晶体管中的第一晶体管的第一端和控制端，用于在ESD事件期间将第一晶体管的第一端导通至第一晶体管的控制端，以抬升第一晶体管的控制端的电压。在ESD事件期间之外的期间，分流电路绝缘第一晶体管的第一端与控制端。

Description

静电放电保护电路

技术领域

本公开涉及一种保护电路，特别地，涉及一种静电放电保护电路。

背景技术

电子装置在制造、生产、存放、使用等的过程中可能会累积静电，累积的静电电荷通过电子装置中的路径泄流称为静电放电(ESD)事件。ESD事件会对电子装置中的元件造成永久性的破坏，所以现今的晶片中通常包含耦合在电源线与接地线之间的ESD保护电路。在ESD事件期间，ESD保护电路会形成电源线与接地线之间的泄流路径以旁路ESD电流，进而避免ESD电流流入晶片内部而烧毁晶片。

发明内容

本公开提供一种静电放电(ESD)保护电路，其包含多个ESD箝位电路与分流电路。多个ESD箝位电路分别包含多个晶体管。多个晶体管串联耦合在第一电源线和第二电源线之间。分流电路耦合在多个晶体管中的第一晶体管的第一端和控制端，用于在ESD事件期间将第一晶体管的第一端导通至第一晶体管的控制端，以抬升第一晶体管的控制端的电压。在ESD事件期间之外的期间，分流电路绝缘第一晶体管的第一端与控制端。

上述ESD保护电路的优点之一是适用于耐压程度较低的先进制程。

上述ESD保护电路的另一优点是能确保对ESD电流的泄流能力。

附图说明

图1为根据本公开的实施例的静电放电(ESD)保护电路的示意图。

图2为根据本公开的实施例的ESD保护电路的示意图。

图3为根据本公开的实施例的ESD保护电路的示意图。

具体实施方式

以下将配合相关图式来说明本公开的实施例。在图式中，相同的标号表示相同或类似的元件或方法流程。

图1为根据本公开的实施例的静电放电(ESD)保护电路100的示意图。ESD保护电路100耦合在电源线PW1和电源线PW2之间。ESD保护电路100用于在ESD事件发生时在电源线PW1和电源线PW2之间形成短路，以在电源线PW1和电源线PW2之间形成ESD电流之泄流路径。在一些实施例中，电源线PW1、电源线PW2和ESD保护电路100是一晶片(未绘示)的周边电路，电源线PW1和电源线PW2分别用于提供工作电压(例如5V)和接地电压至晶片的内部电路。因此，在ESD事件发生时，ESD保护电路100能保护晶片中耦合在电源线PW1和电源线PW2的电子元件(未绘示)。ESD保护电路100包含多个ESD箝位电路110A～110C、偏压电路120、分流电路130以及偏压电路140，以下首先说明ESD箝位电路110A～110C与偏压电路120的结构与运行。

在结构上，ESD箝位电路110A～110C分别包含晶体管P1、晶体管N1和晶体管N2，其中晶体管P1、晶体管N1和晶体管N2以此顺序串联耦合在电源线PW1和电源线PW2之间。详细而言，晶体管P1的第一端和第二端分别耦合在电源线PW1和节点VN；晶体管N1的第一端和第二端分别耦合在节点VN和晶体管N2的第一端；晶体管N2的第二端则耦合在电源线PW2。

ESD箝位电路110A还包含驱动电路112A。驱动电路112A包含电阻R1与电容C1，其中电阻R1耦合在电源线PW1与晶体管P1的控制端之间，电容C1耦合在晶体管P1的控制端与电源线PW3之间。换言之，驱动电路112A用于根据电源线PW1的电压和电源线PW3的电压控制晶体管P1。

ESD箝位电路110B还包含驱动电路112B与晶体管P2，其中驱动电路112B包含电阻R2、电容C2以及组成反相器的晶体管P3和晶体管N3。电阻R2耦合在电源线PW3与节点RC1之间。电容C2耦合在节点RC1与电源线PW4之间。晶体管P3的第一端和第二端分别耦合在电源线PW3和节点O1。晶体管N3的第一端和第二端分别耦合在节点O1和电源线PW4，且晶体管P3和晶体管N3的控制端共同耦合在节点RC1。节点O1可视为晶体管P3和晶体管N3所组成的反相器的输出节点。晶体管P2的第一端、第二端和控制端分别耦合在晶体管N1的控制端(以下称为节点G1)、节点O1与晶体管N2的控制端(以下称为节点G2)。换言之，驱动电路112B用于根据电源线PW3的电压和电源线PW4的电压控制晶体管N1。

ESD箝位电路110C还包含驱动电路112C。驱动电路112C包含电阻R3、电容C3以及组成反相器的晶体管P4和晶体管N4。电阻R3耦合在电源线PW4与节点RC2之间。电容C3耦合在节点RC2与电源线PW2之间。晶体管P4的第一端和第二端分别耦合在电源线PW4和节点O2。晶体管N4的第一端和第二端分别耦合在节点O2和电源线PW2，且晶体管P4和晶体管N4的控制端共同耦合在节点RC2。节点O2可视为晶体管P4和晶体管N4所组成的反相器的输出节点。换言之，驱动电路112C用于根据电源线PW2的电压和电源线PW4的电压控制晶体管N2。

偏压电路120用于分压电源线PW1和电源线PW2的电压，以提供至少一个参考电压(例如电源线PW3的电压或电源线PW4的电压)至ESD箝位电路110A～110C的每一者。如前所述，ESD箝位电路110A～110C会利用这些参考电压分别控制晶体管P1、晶体管N1和晶体管N2。

详细而言，偏压电路120包含串联于电源线PW1和电源线PW2之间的多个二极管连接的晶体管122。这些二极管连接的晶体管122的一部分串联于电源线PW1和电源线PW3之间，另一部分串联于电源线PW3和电源线PW4之间，其余的部分则串联于电源线PW4和电源线PW2之间。因此，电源线PW1的电压高于电源线PW3的电压，电源线PW3的电压高于电源线PW4的电压，而电源线PW4的电压又高于电源线PW2的电压。在一些实施例中，电源线PW1、PW3、PW4和PW2的电压分别为5V、3.3V、1.8V和0V，但不限于此。偏压电路120在电源线PW1～PW4任意两者之间的二极管连接的晶体管122数量仅为示例，且在一些实施例中可根据实际设计需求而调整。在一些实施例中，偏压电路120可以包含串联于电源线PW1和电源线PW2之间的多个二极管、多个电阻、多个二极管连接的晶体管122或以上多者的组合。

在ESD事件的期间之外(亦即一般操作情况下)，ESD箝位电路110A～110C中多个反相器的输出电压会将晶体管P1、晶体管N1和晶体管N2断开(晶体管P2为导通状态)，进而使电源线PW1和电源线PW2维持互相绝缘。在此情况下，ESD箝位电路110A～110C中多个反相器在一些实施例中的输出电压分别约为3.3V、1.8V与0V。

另一方面，在ESD事件期间，ESD突波会抬升电源线PW1、电源线PW3与电源线PW4的电压。因此，ESD箝位电路110A～110C会导通晶体管P1、晶体管N1和晶体管N2，以将ESD电流泄流至电源线PW2。在一些实施例中，负ESD电流可以自电源线PW2经由晶体管P1的P型基体和N型井(未绘示)传递至电源线PW1。

接着将说明分流电路130与偏压电路140的结构与运行。在结构上，分流电路130包含组成反相器的晶体管P5和晶体管N5，且包含晶体管P6。晶体管P5和晶体管N5所组成的反相器的输入端、输出端、正电源端与负电源端分别耦合在节点RC1、晶体管P6的第一端、节点VN与电源线PW5。晶体管P6的第二端和控制端分别耦合在节点G1和节点RC2。

偏压电路140包含串联于电源线PW1和电源线PW2之间的多个二极管连接的晶体管142。详细而言，这些二极管连接的晶体管142一部分耦合在电源线PW1和电源线PW5之间，另一部分耦合在电源线PW5和电源线PW2之间。在一些实施例中，电源线PW5的电压(例如1.8V)接近于电源线PW4的电压。偏压电路140在电源线PW1和电源线PW2之间的二极管连接的晶体管142数量仅为示例，且在一些实施例中可依实际设计需求而调整。在一些实施例中，偏压电路140可以包含串联于电源线PW1和电源线PW2之间的多个二极管、多个电阻、多个二极管连接的晶体管142或以上多者的组合。

在ESD事件的期间之外(亦即一般操作情况下)，晶体管P5和晶体管P6会保持断开，以将晶体管N1的第一端(亦即节点VN)与控制端(亦即节点G1)设置为互相绝缘。另一方面，在ESD事件期间，部分的ESD电流会经由节点VN、晶体管P5和晶体管P6而传递至节点G1，并可以进一步地由节点G1经由晶体管P2、晶体管N3、电源线PW4和晶体管P4传递至节点G2。

换言之，分流电路130在ESD事件期间会抬升节点G1和节点G2的电压以增加晶体管N1和晶体管N2的导通程度，进而确保晶体管P1、晶体管N1和晶体管N2的串联结构对于ESD电流的泄流能力。另外，晶体管P2会在节点G1和G2的电压被抬升之后由导通状态切换至断开状态，以避免节点G1的电压被晶体管N3拉低。在一些晶体管N1因制程因素较容易导通的实施例中，晶体管P2可以省略，亦即节点O1可以直接耦合在节点G1。

由上述可知，ESD保护电路100除了具有可靠的ESD保护能力，通过晶体管P1、晶体管N1和晶体管N2的串联结构以及电源线PW3和电源线PW4所提供的合适电压，ESD保护电路100中各晶体管的源极-漏极电压、栅极-漏极电压与栅极-源极电压皆处于较低准位(例如皆不超过1.8V)，使得ESD保护电路100适用于耐压程度较低的先进制程。

图2为根据本公开的实施例的ESD保护电路200的示意图。图2的ESD保护电路200相似于图1的ESD保护电路100，故以下仅就差异之处详细说明。ESD保护电路200以ESD箝位电路210C取代图1的ESD箝位电路110C，且包含用于驱动ESD箝位电路210C的ESD侦测电路220。

在结构上，ESD箝位电路210C包含晶体管N2以及驱动电路212C，其中驱动电路212C包含组成反相器的晶体管P4和晶体管N4。晶体管P4和晶体管N4的控制端通过节点RC2耦合在ESD侦测电路220。ESD侦测电路220包含组成反相器的晶体管P7和晶体管N6、多个二极管222以及电阻R4。多个二极管222串联耦合在晶体管P7和晶体管N6的控制端与电源线PW1之间。电阻R4耦合在晶体管P7和晶体管N6的控制端与电源线PW2之间。晶体管P7的第一端和第二端分别耦合在电源线PW4与节点RC2。晶体管N6的第一端和第二端分别耦合在节点RC2与电源线PW2。换言之，多个二极管222与电阻R4形成偏压电路，且此偏压电路用于设定晶体管P7和晶体管N6形成的反相器的输入端的电压。在一些实施例中，多个二极管222和电阻R4可以改由串联的多个二极管连接的晶体管、多个电阻、多个二极管或以上多者的组合来实现。

在运行上，ESD侦测电路220用于比较电源线PW1的电压和电压阈值(例如7V)。若电源线PW1的电压大于电压阈值，ESD侦测电路220会控制ESD箝位电路210C导通晶体管N2。反之，若电源线PW1的电压小于或等于电压阈值，则ESD侦测电路220会控制ESD箝位电路210C断开晶体管N2。

详细而言，电压阈值可以由串联的二极管222的数量与电阻R4的电阻值决定。当电源线PW1于ESD事件期间出现高于电压阈值的突波电压时，晶体管P7和晶体管N6形成的反相器会输出等效于逻辑0的电压至节点RC2，使得节点G2具有等效于逻辑1的电压而导通晶体管N2。另一方面，在ESD事件的期间以外，只要电源线PW1的电压小于或等于电压阈值，晶体管P7和晶体管N6形成的反相器会输出等效于逻辑1的电压至节点RC2，使得节点G2具有等效于逻辑0的电压而断开晶体管N2。

通过上述运行，图2的ESD保护电路200能避免其欲保护的晶片内部电路(未绘示)于热插拔事件发生时烧毁或误动作。详细而言，虽然电源线PW1在ESD事件与热插拔事件中皆会产生突波电压，通过设计合适的电压阈值，ESD保护电路200便能区分ESD事件与热插拔事件。因此，ESD保护电路200不会因为热插拔事件而误将晶片内部电路短路至电源线PW2(例如接地线)，以避免烧毁晶片内部电路。另外，ESD保护电路200不会因为热插拔事件而误将电源线PW1短路至电源线PW2，使电源线PW1因热插拔事件产生的电压变化能传递至晶片内部电路，确保晶片内部电路能正确侦测到热插拔事件。

在一些实施例中，图2的偏压电路120可以省略并且由晶片的其他周边电路提供电压至电源线PW3和电源线PW4。在另一些实施例中，图2的偏压电路140可以省略，并且由晶片的其他周边电路提供电压至电源线PW5。

在上述的多个实施例中，图1和图2中的晶体管P1～P6可以用P型晶体管来实现，而晶体管N1～N5可以用N型晶体管来实现，但本公开不限于此。在一些实施例中，晶体管P1、晶体管N1和晶体管N2每一者的掺杂类型可以根据实际设计需求而决定，并对应调整驱动电路112A～112C的电路结构。例如，在N型晶体管N1改为由P型晶体管实现的实施例中，可以省略驱动电路112B中的反相器；在N型晶体管N2改为由P型晶体管实现的实施例中，可以省略驱动电路112C或驱动电路212C中的反相器；在P型晶体管P1改为由N型晶体管实现的实施例中，可以在驱动电路112A中新增反相器。以下将配合图3详细说明P型晶体管P1改为由N型晶体管实现的实施例。

图3为根据本公开的实施例的ESD保护电路300的示意图。图3的ESD保护电路300与图2的ESD保护电路200相似，故以下仅对差异之处详细说明。ESD保护电路300以ESD箝位电路310A取代图2的ESD箝位电路110A，其中ESD箝位电路310A包含N型晶体管N7与驱动电路312A。晶体管N7耦合在电源线PW1和节点VN之间。驱动电路312A包含电阻R1、电容C1以及构成反相器的晶体管P8和晶体管N8。电阻R1耦合在电源线PW1与节点RC3之间。电容C1耦合在节点RC3与电源线PW3之间。晶体管P8和晶体管N8组成的反相器的输入端、输出端、正电源端和负电源端分别耦合在节点RC3、晶体管N7的控制端、电源线PW1和电源线PW3。图3的ESD箝位电路310A的元件与连接方式也适用于图1的实施例，亦即图1的ESD箝位电路110A也可由图3的ESD箝位电路310A代替，为简洁起见，在此不重复赘述。

综上所述，ESD保护电路100～300通过晶体管串联的结构(例如晶体管P1、晶体管N1和晶体管N2串联的结构)以及电压依序降低的电源线PW1～PW4有效减少晶体管各端点之间的电压差，使得ESD保护电路100～300适用于耐压程度较低的先进制程。另外，通过分流电路130的运行，ESD保护电路100～300解决了晶体管串联的结构对于ESD电流的泄流能力可能较差的问题。此外，通过ESD侦测电路220的运行，ESD保护电路100～300还能够避免晶片内部电路在热插拔事件发生时烧毁。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦合在第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

在此所使用的“及/或”的描述方式，包含所列举的其中之一或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本公开的较佳实施例，凡根据本公开的请求项所做的均等变化与修饰，皆应属本公开的涵盖范围。

【符号说明】

100,200,300：静电放电保护电路

110A,110B,110C,210C,310A：静电放电箝位电路

112A,112B,112C,212C,312A：驱动电路

120：偏压电路

122：二极管连接的晶体管

130：分流电路

140：偏压电路

142：二极管连接的晶体管

220：静电放电侦测电路

222：二极管

N1～N8：晶体管

P1～P8：晶体管

VN,G1,G2,RC1,RC2,RC3,O1,O2：节点

R1～R4：电阻

C1～C3：电容

PW1～PW5：电源线。

Claims (10)

1.一种静电放电(ESD)保护电路，包括：

多个ESD箝位电路，分别包含多个晶体管，其中所述多个晶体管串联耦合在第一电源线和第二电源线之间；以及

分流电路，耦合在所述多个晶体管中的第一晶体管的第一端和控制端，用于在ESD事件期间将所述第一晶体管的所述第一端导通至所述第一晶体管的所述控制端，以抬升所述第一晶体管的所述控制端的电压，

其中，在所述ESD事件期间之外的期间，所述分流电路绝缘所述第一晶体管的所述第一端与所述控制端。

2.根据权利要求1所述的ESD保护电路，还包括：

第一偏压电路，耦合在所述第一电源线和所述第二电源线之间，用于分压所述第一电源线的电压和所述第二电源线的电压以提供至少一个参考电压至每个ESD箝位电路，其中每个ESD箝位电路用于根据所述至少一个参考电压控制所述多个晶体管中的对应一者。

3.根据权利要求1所述的ESD保护电路，其中，所述分流电路包括：

反相器，包含正电源端，其中所述正电源端耦合在所述第一晶体管的所述第一端；以及

分流晶体管，耦合在所述反相器的输出端与所述第一晶体管的所述控制端之间，其中所述分流晶体管在所述ESD事件期间导通，且在所述ESD事件期间之外的期间断开。

4.根据权利要求3所述的ESD保护电路，还包括：

第二偏压电路，耦合在所述第一电源线和所述第二电源线之间，用于分压所述第一电源线的电压以及所述第二电源线的电压以设定所述反相器的负电源端的电压。

5.根据权利要求3所述的ESD保护电路，还包括：

ESD侦测电路，耦合在所述多个ESD箝位电路和所述分流电路，且耦合在所述第一电源线和所述第二电源线之间，用于比较所述第一电源线的电压与电压阈值，

其中若所述第一电源线的电压大于所述电压阈值，所述ESD侦测电路控制所述分流电路导通所述分流晶体管，且控制所述多个ESD箝位电路导通所述多个晶体管中耦合在所述第二电源线的对应一者，

若所述第一电源线的电压小于或等于所述电压阈值，所述ESD侦测电路控制所述分流电路断开所述分流晶体管，且控制所述多个ESD箝位电路断开所述多个晶体管中耦合在所述第二电源线的所述对应一者。

6.根据权利要求1所述的ESD保护电路，其中，所述多个ESD箝位电路包括：

第一ESD箝位电路，包含所述第一晶体管与第一驱动电路，其中所述第一驱动电路耦合在所述第一晶体管的所述控制端，用于根据所述第一电源线的电压和第三电源线的电压控制所述第一晶体管；

第二ESD箝位电路，包含所述多个晶体管中耦合在所述第一电源线的第二晶体管与第二驱动电路，其中所述第二驱动电路耦合在所述第二驱动晶体管的控制端，用于根据所述第三电源线的电压和所述第四电源线的电压控制所述第二晶体管；以及

第三ESD箝位电路，包含所述多个晶体管中耦合在所述第二电源线的第三晶体管与第三驱动电路，其中所述第三驱动电路耦合在所述第三晶体管的控制端，用于根据所述第二电源线的电压和所述第四电源线的电压控制所述第三晶体管。

7.根据权利要求6所述的ESD保护电路，其中，所述第一ESD箝位电路还包括：

第四晶体管，耦合在所述第一晶体管的所述控制端与所述第一驱动电路之间，其中所述第四晶体管的控制端耦合在所述第三晶体管的所述控制端，

其中，所述第四晶体管在所述ESD事件期间导通，且在所述ESD事件期间之外的期间断开。

8.根据权利要求1所述的ESD保护电路，还包括：

ESD侦测电路，耦合在所述多个ESD箝位电路，并且耦合在所述第一电源线以及所述第二电源线之间，用于比较所述第一电源线的电压和电压阈值，

其中若所述第一电源线的电压大于所述电压阈值，所述ESD侦测电路控制所述分流电路将所述第一晶体管的所述第一端导通至所述第一晶体管的所述控制端，并且控制所述多个ESD箝位电路导通所述多个晶体管中耦合在所述第二电源线的对应一者，

若所述第一电源线的电压小于或等于所述电压阈值，所述ESD侦测电路控制所述分流电路绝缘所述第一晶体管的所述第一端和所述第一晶体管的所述控制端，且控制所述多个ESD箝位电路断开所述多个晶体管中耦合在所述第二电源线的所述对应一者。

9.根据权利要求8所述的ESD保护电路，其中，所述ESD侦测电路包括：

反相器，其中所述ESD侦测电路的所述反相器的输出端耦合在所述分流电路，并且耦合在所述多个ESD箝位电路的对应一者，其中所述多个ESD箝位电路的所述对应一者包含所述多个晶体管中耦合在所述第二电源线的所述对应一者；以及

第三偏压电路，耦合在所述第一电源线以及所述第二电源线之间，用于分压所述第一电源线的电压以及所述第二电源线的电压以设定所述ESD侦测电路的所述反相器的输入端的电压。

10.根据权利要求9所述的ESD保护电路，其中，所述多个ESD箝位电路的所述对应一者还包括反相器，所述多个ESD箝位电路的所述对应一者的所述反相器的输入端耦合在所述ESD侦测电路的所述反相器的所述输出端，

所述多个ESD箝位电路的所述对应一者的所述反相器的输出端耦合在所述多个晶体管中耦合于所述第二电源线的所述对应一者的控制端。

Images