CN116110974A - 薄膜晶体管以及包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管以及包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN116110974A
CN116110974A CN202211317136.6A CN202211317136A CN116110974A CN 116110974 A CN116110974 A CN 116110974A CN 202211317136 A CN202211317136 A CN 202211317136A CN 116110974 A CN116110974 A CN 116110974A
Authority
CN
China
Prior art keywords
active layer
thin film
film transistor
channel portion
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211317136.6A
Other languages
English (en)
Inventor
李道炯
崔弘洛
丁燦墉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116110974A publication Critical patent/CN116110974A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种薄膜晶体管以及包括薄膜晶体管的显示装置。薄膜晶体管包括：在薄膜晶体管的厚度方向上彼此交叠并且彼此分隔的第一和第二栅极；以及设置在第一和第二栅极之间的有源层，有源层包括第一有源层和第二有源层，其中有源层包括：沟道部；与沟道部的一侧接触的第一连接部；以及与沟道部的另一侧接触的第二连接部，沟道部包括在平面图中并排设置的第一和第二沟道部，第一和所述第二沟道部的每一个从第一连接部延伸至第二连接部，第一沟道部与第一和第二栅极交叠，第二沟道部与第二栅极交叠，第二有源层设置在第一和第二沟道部中，第一有源层由具有比第二有源层的迁移率低的迁移率的材料制成，并且未设置在第二沟道部的至少一部分中。

Description

薄膜晶体管以及包括薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求2021年11月9日提交的韩国专利申请No.10-2021-0152695的优先权权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明的一个实施方式涉及一种薄膜晶体管以及包括薄膜晶体管的显示装置，更具体地，涉及一种具有堆叠结构以及选择性双栅极结构的一些有源层的薄膜晶体管以及包括薄膜晶体管的显示装置。
背景技术
由于薄膜晶体管可在玻璃基板或塑料基板上制造，所以薄膜晶体管被广泛用作诸如液晶显示装置或有机发光装置之类的显示装置的开关器件。
基于构成有源层的材料，薄膜晶体管可被分类为将非晶硅用作有源层的非晶硅薄膜晶体管、将多晶硅用作有源层的多晶硅薄膜晶体管、以及将氧化物半导体用作有源层的氧化物半导体薄膜晶体管。
在薄膜晶体管之中，由于氧化物半导体薄膜晶体管(TFT)可具有高载流子迁移率并根据氧含量而具有较大的电阻变化，所以其具有可易于获得所需特性的优势。此外，由于构成有源层的氧化物在制造氧化物半导体薄膜晶体管的工艺期间以相对较低的温度生长，所以氧化物半导体薄膜晶体管的制造成本降低。鉴于氧化物的特性，由于氧化物半导体是透明的，所以利于实现透明显示装置。
显示装置可包括开关薄膜晶体管和驱动薄膜晶体管。一般而言，有利的是，开关薄膜晶体管具有较小的子阈值摆动(subthreshold swing)(S因子)(S-factor)以改进用作开关时的电流导通-截止(on-off)特性；并且有利的是，驱动薄膜晶体管具有较大的S因子以呈现在低电流和高电流之间的逐渐转换(有时候称为“灰度级”)。但是，由于薄膜晶体管通常具有较小的S因子以改善导通-截止特性，所以当这些薄膜晶体管应用于显示装置的驱动薄膜晶体管时，难以呈现灰度级。
S因子是在栅极电压VGS大于0V并且小于阈值电压Vth时漏极-源极电流IDS相对于栅极电压VGS的曲线斜度的倒数值。S因子表示当VGS改变时的IDS变化率。增加的S因子表示当VGS改变时的IDS变化的减小率(渐变率)。类似地，减小的S因子表示当VGS改变时的IDS变化的增大率。
因此，需要具有较大S因子的薄膜晶体管来用作显示装置的驱动薄膜晶体管以便容易地呈现灰度级。此外，除了具有较大的S因子之外，增大导通状态下的漏极-源极电流也很重要。
发明内容
鉴于上述问题作出了本发明，本发明的一个目的是提供一种具有较大S因子并且在导通状态下具有卓越的电流特性的薄膜晶体管。更具体地，本发明的一个实施方式是提供一种在阈值电压时段具有较大S因子并且在导通状态下具有较大电流值的薄膜晶体管。
尤其是，通过提供如要求保护的具有双栅极结构和双有源层结构的薄膜晶体管，实现了较大的S因子，并且在导通状态下也实现了较高的电流。因此，薄膜晶体管具有卓越的灰度级表现，也非常适用作驱动晶体管。
除了如上所述的本发明的目的之外，所属领域技术人员还将从本发明的以下描述清楚地理解到本发明的附加目的和特征。
根据本发明的一个方面，上述和其他目的可通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括：在所述薄膜晶体管的厚度方向上彼此交叠并且彼此分隔的第一栅极和第二栅极；以及设置在所述第一栅极和所述第二栅极之间的有源层，所述有源层包括第一有源层和第二有源层，其中所述有源层包括：沟道部；与所述沟道部的一侧接触的第一连接部；以及与所述沟道部的另一侧接触的第二连接部，其中所述沟道部包括在平面图中并排设置的第一沟道部和第二沟道部，所述第一沟道部和所述第二沟道部的每一个从所述第一连接部延伸至所述第二连接部，所述第一沟道部与所述第一栅极和所述第二栅极交叠，所述第二沟道部与所述第二栅极交叠，所述第二有源层设置在所述第一沟道部和所述第二沟道部中，所述第一有源层由具有比所述第二有源层的载流子迁移率低的载流子迁移率的材料制成，并且未设置在所述第二沟道部的至少一部分中。在N型薄膜晶体管中，载流子迁移率可以是电子迁移率。但是，所属领域的普通技术人员将认识到，本发明不限于N型薄膜晶体管。在此，沟道部可被定义为有源层的与第二栅极交叠的部分。
所述第一有源层可设置在所述第一栅极和所述第二有源层之间。
所述第二有源层的迁移率可高于所述第一有源层的迁移率，例如所述第二有源层的迁移率可以是所述第一有源层的迁移率的两倍，或者例如超过所述第一有源层的迁移率的两倍。
所述第一有源层可包括基于镓(Ga)的氧化物半导体材料。
所述第一有源层可包括IGZO(InGaZnO)基氧化物半导体材料(Ga浓度可选地大于等于In浓度)(Ga浓度≥In浓度)、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、以及GZTO(GaZnSnO)基氧化物半导体材料的至少之一。
所述第二有源层可包括IGZO(InGaZnO)基氧化物半导体材料(Ga浓度可选地小于In浓度)(Ga浓度<In浓度)、IZO(InZnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、以及ZnON(Zn氮氧化物)基氧化物半导体材料的至少之一。
所述第一有源层可在与所述沟道部交叠的区域中覆盖整个第一栅极。
所述第一有源层可未设置在所述第二沟道部中。
所述第二有源层的面对所述第一栅极的表面可被所述沟道部中的第一有源层完全覆盖。
所述第一沟道部的宽度与所述第二沟道部的宽度之比的范围可从3:7至7:3。
所述第二有源层可包括：第一氧化物半导体层；以及在所述第一氧化物半导体层上的第二氧化物半导体层。
根据本发明的另一方面，上述和其他目的可通过提供一种显示装置实现，所述显示装置包括：像素驱动电路；以及连接至所述像素驱动电路的显示元件，其中所述像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管是上述薄膜晶体管。
所述第二薄膜晶体管可包括由与所述第一有源层的材料相同的材料制成的有源层以及由与所述第二有源层的材料相同的材料制成的有源层的至少之一。
所述第二薄膜晶体管可包括与所述第二栅极设置在相同层上的栅极，并且可不包括与所述第一栅极设置在相同层上的栅极。
所述第一薄膜晶体管可以是驱动晶体管，所述第二薄膜晶体管可以是开关晶体管。
附图说明
通过参照附图给出的下文详细描述，本发明的上述和其他目的、特征和其他优点将更清楚地理解。在附图中：
图1A是图解根据本发明一个实施方式的薄膜晶体管的平面图；
图1B是沿图1A的线I-I’截取的剖视图；
图1C是沿图1A的线II-II’截取的剖视图；
图1D是根据本发明一个实施方式的薄膜晶体管的沟道部的详细视图；
图1E是图解根据比较例的薄膜晶体管的沟道部的剖视图；
图2是图解根据本发明另一实施方式的薄膜晶体管的剖视图；
图3是图解根据本发明又一实施方式的薄膜晶体管的剖视图；
图4是图解根据本发明又一实施方式的薄膜晶体管的剖视图；
图5A和5B是图解薄膜晶体管的阈值电压的曲线图；
图6是图解根据本发明另一实施方式的显示装置的示意图；
图7是图解图6的任一个像素的电路图；
图8是图解图7的像素的平面图；
图9是沿图8的线III-III’截取的剖视图；
图10是图解根据本发明又一实施方式的显示装置的任一个像素的电路图；
图11是图解根据本发明又一实施方式的显示装置的任一个像素的电路图。
具体实施方式
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的各实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的各实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相似的参考标记通篇指代相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。
本文可采用诸如“下方”、“下部”、“下面”、“上方”、“上部”之类的空间相对术语来易于描述图中所示的一个元件或多个元件与其他元件的关系。将理解，除了图中绘示的方位之外，这些术语旨在涵盖装置的不同方位。例如，如果图中所示的装置反转，则被描述为位于其他装置“下方”或“下部”的装置可布置成位于其他装置“上方”。因此，示例性术语“下方或下部”可包括“下方或下部”以及“上方”的方位。类似地，示例性术语“上方”或“上”可包括“上方”以及“下方或下部”的方位。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可包括不连续的情形，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
术语“至少一个”应当理解为包括相关所列项目中的一个或多个的任意一个和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示选自第一项目、第二项目和第三项目中的两个或更多个项目的所有项目的组合以及第一项目、第二项目或第三项目。
当本文提及厚度方向时，将理解为与其上生长/设置晶体管的基板(例如基础基板110)的平面垂直的方向。当本文提及平面图时，将理解为沿厚度方向(即与厚度方向平行的方向)截取的视图。在本文中将第一组件描述为覆盖第二组件时，将理解为第一组件在平面图中定位为覆盖第二组件。在本文中将第一组件描述为完全覆盖第二组件时，将理解为第一组件在平面图中定位为完全覆盖第二组件，使得在平面图中，第二组件被第一组件完全遮挡而不能被看到。在本文中将第一组件描述为与第二组件交叠时，将理解为在平面图中看到交叠。在本文中将第一组件描述为在或设置在第二组件上时，将理解为第一组件和第二组件在厚度方向上堆叠，可选地没有中间层。在本文中提及第一轴时，将理解为其平行于图1A中的左右方向，即，平行于图1A中从第一接触孔CH1至第二接触孔CH2描绘的直线。在本文中提及第二轴时，将理解为其平行于图1A中的上下方向，即，垂直于第一轴。在本文中限定长度时，将理解为平行于第一轴测量的距离。在本文中限定宽度时，将理解为平行于第二轴测量的距离。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的各实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，即使在不同的图中绘示，相同或相似的要素也由相同的参考标记指代。
在本发明的实施方式中，为了便于描述，源极和漏极彼此区分开。但是，源极和漏极可互换地使用。源极可以是漏极，漏极可以是源极。此外，在本发明任一个实施方式中的源极可以是在本发明另一实施方式中的漏极，在本发明任一个实施方式中的漏极可以是本发明另一实施方式中的源极。
为了便于描述，在本发明的一些实施方式中，源极区域与源极彼此区分开，漏极区域与漏极彼此区分开。但是，本发明的实施方式不限于此结构。例如，源极区可以是源极，漏极区可以是漏极。此外，源极区可以是漏极，漏极区可以是源极。
图1A是图解根据本发明一个实施方式的薄膜晶体管的平面图；图1B是沿图1A的线I-I’截取的剖视图；图1C是沿图1A的线II-II’截取的剖视图。
参照图1A、1B和1C，根据本发明一个实施方式的薄膜晶体管100包括：彼此分隔开并且彼此交叠的第一栅极151和第二栅极152；以及设置在第一栅极151和第二栅极152之间的有源层130。有源层130包括第一有源层131和第二有源层132(在垂直观看(verticalview)时)。
参照图1B，薄膜晶体管100设置在基础基板(base substrate)上。
玻璃或塑料可用作基础基板110。具有柔性特性的透明塑料例如聚酰亚胺可用作塑料。当聚酰亚胺用作基础基板110时，考虑到在基础基板110上执行高温沉积工艺，可采用能够承受高温的抗热聚酰亚胺。
尽管图1B和1C中未示出，但是缓冲层可设置在基础基板110上(参见图3)。缓冲层保护有源层130。基础基板110的上表面可通过缓冲层变均匀。
第一栅极151设置在基础基板110上。
第一栅极151可包含诸如铝(Al)或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少之一。第一栅极151可具有多层结构，其包括具有彼此不同的物理特性的至少两个导电层。
第一栅极绝缘层141设置在第一栅极151上。第一栅极绝缘层141保护有源层130。
第一栅极绝缘层141可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。第一栅极绝缘层141可具有单层结构，或者可具有多层结构。根据本发明的一个实施方式，第一栅极绝缘层141可用作阻挡从基础基板渗透的氧气(O2)或湿气(H2O)的缓冲层。为此，第一栅极绝缘层141可由诸如硅氧化物之类的氧化物制成。
参照图1B和1C，第一栅极绝缘层141可设置在基础基板110的整个表面上而不被图案化。
有源层130设置在第一栅极绝缘层141上。
有源层130可包含半导体材料。根据本发明的一个实施方式，有源层130可包含氧化物半导体材料。
根据本发明的一个实施方式，有源层130包括沟道部130n、第一连接部130a和第二连接部130b(在水平观看(plan view)时)。第一连接部130a与沟道部130的一侧接触，并且沿着第一轴从沟道部130n的一侧延伸；第二连接部130b与沟道部130n的另一侧接触，并且沿着第一轴从沟道部130n的另一侧延伸。
第一连接部130a和第二连接部130b可通过对有源层130进行选择性导电化而形成。在此，导电化是指使得有源层的一部分(即选定部分)导电。在实践中，这可通过将有源层130的选定部分进行还原(reduction)来实现，从而在有源层130的选定部分中引入氧空位，由此提高有源层的选定部分的导电性。因此，第一连接部130a的至少一部分和/或第二连接部130b的至少一部分可以是导电的。因此，第一连接部130a和第二连接部130b也可被称为导电化部分。根据本发明的一个实施方式，有源层130的第一连接部130a可以是源极区，第二连接部130b可以是漏极区，但本发明的一个实施方式不限于此，第一连接部130a可以是漏极区，第二连接部130b可以是源极区。
根据本发明的一个实施方式，有源层130包括第一有源层131和第二有源层132。第二有源层132可设置在第一有源层131上，从而与第一有源层131至少部分地交叠。
根据本发明的一个实施方式，第一有源层131可由具有比第二有源层132的迁移率低的迁移率的材料制成。例如，第二有源层132的迁移率可以是第一有源层131的迁移率的两倍或更多倍。更具体地，第二有源层132的迁移率可以是第一有源层131的迁移率的2至5倍。
薄膜晶体管100的阈值电压Vth可通过具有相对较低迁移率的第一有源层131而在正(+)方向上偏移。此外，薄膜晶体管100的阈值电压Vth可通过具有相对较高迁移率的第二有源层132而在负(-)方向上偏移。第一有源层131被设计为受到第一栅极151的影响(其面对第一栅极151)，第二有源层132被设计为受到第二栅极152的影响(其面对第二栅极152)。由于第一有源层131和第二有源层132彼此交叠，所以可增大薄膜晶体管100的S因子(参见图5A和5B)。稍后将描述S因子。
第一有源层131可由较低迁移率的氧化物半导体材料制成。例如，第一有源层131可包括基于镓(Ga)的氧化物半导体材料。包括基于镓(Ga)的氧化物半导体材料的第一有源层131可具有相对较低的迁移率，并且可具有稳定的膜结构。
根据本发明的一个实施方式，第一有源层131可包括IGZO(InGaZnO)基(-based)氧化物半导体材料(Ga浓度≥In浓度)、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、以及GZTO(GaZnSnO)基氧化物半导体材料的至少之一，但本发明的一个实施方式不限于此，第一有源层131可通过所属领域已知的其他较低迁移率的氧化物半导体材料形成。
在构成氧化物半导体的元素之中，铟(In)被已知为用于提高半导体层或有源层的迁移率的元素。因此，当第一有源层131包含铟时，基于摩尔量，铟(In)的含量可被设定为小于或等于镓(Ga)。
第二有源层132可由较高迁移率的氧化物半导体材料制成。例如，第二有源层132可包括铟(In)基或锌(Zn)基氧化物半导体材料。
根据本发明的一个实施方式，第二有源层132可包括IGZO(InGaZnO)基氧化物半导体材料(Ga浓度<In浓度)、IZO(InZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、以及ZnON(Zn氮氧化物)基氧化物半导体材料的至少之一。
镓(Ga)可降低氧化物半导体的迁移率。因此，当构成第二有源层132的铟(In)基氧化物半导体包含镓(Ga)时，基于摩尔数，铟(In)的含量可被设定为大于镓(Ga)的含量。
参照图1A、1B和1C，第二有源层132设置在第一有源层131上。第二有源层132可覆盖第一有源层131。根据本发明的一个实施方式，第一有源层131设置在第一栅极151和第二有源层132之间。
根据本发明的一个实施方式，第二有源层132的宽度w21大于第一有源层131的宽度w11。例如，第一有源层131的宽度w11可以是第二有源层132的宽度w21的30％至70％(0.3≤w11/w21≤0.7)。
图1D是图解根据本发明一个实施方式的薄膜晶体管100的沟道部130n的详细视图(沟道部130n的区域被图示为图1D中的交叉阴影线(cross-hatched lines))。根据本发明的一个实施方式，第一有源层131可具有宽度w11并且可在沟道部130n中至少覆盖第一栅极151。具体地，参照图1D，沟道部130n是通过长度Lt和宽度Wt限定的区域。在平面图上，第一有源层131的宽度可被限定为“w11”。与沟道部130n交叠的第一栅极151的部分的宽度等于w1，w1在此被定义为第一沟道部130n1的宽度w1。参照图1D，第一有源层131的宽度w11大于第一栅极151的与沟道部130n交叠的区域的宽度w1(w11>w1)。参照图1A和1D，第一有源层131的长度大于第一栅极151的长度L1。因此，在平面上，第一有源层131可在沟道部130n的区域中至少覆盖第一栅极151。因此，通过第一栅极151产生的电场可被第一有源层131阻挡，从而电场不会影响第二有源层132或者其影响可被最小化。
第二栅极绝缘层142设置在有源层130上。第二栅极绝缘层142保护沟道部130n。
第二栅极绝缘层142可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。第二栅极绝缘层142可具有单层结构，或者可具有多层结构。
参照图1B和1C，第二栅极绝缘层142可具有图案化结构。在将第二栅极绝缘层142图案化的工艺中，有源层130可被选择性地导电化，从而可形成第一连接部130a和第二连接部130b，但本发明的一个实施方式不限于此，第二栅极绝缘层142可设置在基础基板110的整个表面上，而不被图案化(参见图2)。
第二栅极152设置在第二栅极绝缘层142上。第二栅极152与有源层130的沟道部130n交叠。
第二栅极152可包含诸如铝(Al)或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少之一。第二栅极152可具有多层结构，其包括具有彼此不同的物理特性的至少两个导电层。第二栅极152可由与第一栅极151相同的材料制成，或者可由与第一栅极151相同的材料制成。
根据本发明的一个实施方式，可通过使用第二栅极152作为掩模执行蚀刻工艺，将第二栅极绝缘层142图案化。在此工艺中，有源层130可被选择性地导电化，以形成第一连接部130a和第二连接部130b。更具体地，根据本发明的一个实施方式，与第二栅极152交叠的有源层130的区域未被导电化，由此可变成具有半导体特性的沟道部130n；并且不与第二栅极152交叠的有源层130的区域可被导电化，由此可变成第一连接部130a和第二连接部130b。
参照图1A和1C，第一栅极151和第二栅极152在厚度方向上彼此分隔开，并且有源层130插置在其间，且可通过位于有源层130的外部区域(outer area)中的接触孔CH3彼此连接。
根据本发明的一个实施方式，相同的电压可被施加给第一栅极151和第二栅极152。施加给第一栅极151和第二栅极152的电压被称为栅极电压。
根据本发明的一个实施方式，有源层130设置在第一栅极151和第二栅极152中，沟道部130n可被定义为在平面图中被第二栅极152覆盖的有源层130的部分。由此，沟道部130n与第二栅极152交叠，并且除了第二栅极152之外还与第一栅极151交叠的沟道部130n的区域被限定为第一沟道部130n1。与第二栅极152交叠但不与第一栅极151交叠的沟道部130n的区域被限定为第二沟道部130n2。
参照图1A，沟道部130n可包括并排设置(例如彼此平行地设置)的第一沟道部130n1和第二沟道部130n2。第一沟道部130n1和第二沟道部130n2的每一个从第一连接部130a延伸至第二连接部130b。第一沟道部130n1与第一栅极151和第二栅极152交叠。第二沟道部130n2与第二栅极152交叠，但不与第一栅极151交叠。
根据本发明的一个实施方式，第二有源层132设置在第一沟道部130n1和第二沟道部130n2的上方。第二有源层可设置在第一沟道部130n1和第二沟道部130n2中。第一有源层131未设置在第二沟道部130n2的至少一部分中。
参照图1A和1C，第一有源层131可在与沟道部130n交叠的区域中覆盖整个第一栅极151。更具体地，第一栅极151可被设计为仅面对沟道部130n中的第一有源层131。因此，当电压施加给第一栅极151和第二栅极152时，通过第一栅极151产生的电场效应可被施加给第一有源层131，通过第二栅极152产生的电场效应可被施加给第二有源层132。
根据本发明的一个实施方式，第一栅极151面对第一沟道部130n1，第一沟道部130n1的面对第一栅极151的一部分可由第一有源层131形成。具体地，第一沟道部130n1的受到第一栅极151产生的电场效应的影响的下部分可由具有较低迁移率特性的第一有源层131形成。结果，薄膜晶体管100的阈值电压可通过受到第一栅极151影响的第一沟道部130n的下部分而在正(+)方向上偏移。
具体地，沟道部130n可包括形成在第一有源层131中的沟道部131n和形成在第二有源层132中的沟道部132n。根据本发明的一个实施方式，由第一栅极151导致的电场效应仅被施加给形成在第一有源层131中的沟道部131n，从而薄膜晶体管100的阈值电压可在正(+)方向上偏移。
具有较高载流子迁移率特性的第二有源层132与诸如第一栅极绝缘层141之类的绝缘层，尤其是基于氧化物的绝缘层之间具有较差的界面特性(poor interfacecharacteristics)。根据本发明的一个实施方式，第一栅极绝缘层141可用作阻挡从基础基板110渗透的氧气(O2)或湿气(H2O)的缓冲层，因此可由诸如硅氧化物之类的氧化物制成。在这种情形下，当第二有源层132与第一栅极绝缘层141接触时，可在第二有源层132和第一栅极绝缘层141之间的界面上产生电荷阱(charge trap)，由此薄膜晶体管100的阈值电压可变为不稳定。当电场效应施加给具有较高迁移率特性的第二有源层132，尤其是与第一栅极绝缘层141接触的第二有源层132的下表面时，薄膜晶体管100的阈值电压可能不是均匀的，其驱动可能是不稳定的。
因此，根据本发明的一个实施方式，为了防止通过第一栅极151产生的电场效应施加给第二有源层132的下表面，第一有源层131可被设计为在沟道部130n中完全覆盖第一栅极151。为此，如图1A、1C和1D所示，第一有源层131可从第一沟道部130n1(被定义为覆盖第一栅极151的沟道部130n的部分)延伸到第二沟道部130n2的一部分。
图1E是图解根据比较例的薄膜晶体管的沟道部130n的剖视图。如图1E所示，当第一有源层131没有在沟道部130n中覆盖整个第一栅极151时，第二有源层132的一部分NC面对第一栅极151。结果，通过第一栅极151产生的电场效应可直接施加给第二有源层132的下部分，由此可在第二有源层132和第一栅极绝缘层141的界面上出现诸如电荷阱之类的问题。在这种情形下，薄膜晶体管的驱动稳定性可劣化。
图1A、1C和1D所示的第一有源层131的布置结构考虑了工艺误差，本发明的一个实施方式不限于此。当可以没有误差地执行精确工艺时，第一有源层131可在沟道部130n中完全覆盖第一栅极151，并且可被设计为不设置在第二沟道部130n2上或第二沟道部130n2中。
参照图1A、1B和1C，第二有源层132面对第二栅极152。第二有源层132可被设计为，使其面对第一栅极151的表面可在沟道部130n中被第一有源层131完全覆盖。具体地，第二有源层132可被设计为与第二栅极152在其间插置有第二栅极绝缘层142的条件下直接面对，但是不与第一栅极151在其间插置有第一栅极绝缘层141的条件下直接面对。
当第二有源层132的面对第一栅极151的部分在沟道部130n中被第一有源层131完全覆盖时(即，当第一有源层131插置在第二有源层132和第一栅极151之间时)，第二有源层132不受第一栅极151产生的电场的影响。结果，可防止薄膜晶体管100的阈值电压不稳定。
在第二沟道部130n2中，第二有源层132受到第二栅极152产生的电场的影响，并且具有高迁移率。尤其是，第二沟道部130n2的由第二有源层132形成的部分仅具有高迁移率特性，从而薄膜晶体管100的阈值电压在负(-)方向上偏移(参见图5A)。
结果，根据本发明的一个实施方式，允许阈值电压在正(+)方向上偏移的第一沟道部130n1和允许阈值电压在负(-)方向上偏移的第二沟道部130n2彼此平行地设置，由此可增大薄膜晶体管100的S因子。
此外，当薄膜晶体管100导通时，电荷可主要通过直接面对第二栅极152并且具有高迁移率特性的第二有源层132偏移。结果，可改善薄膜晶体管100在导通状态下的电流特性。
根据本发明的一个实施方式，第一沟道部130n1的宽度w1与第二沟道部130n2的宽度w2之比的范围可从3:7至7:3。当第一沟道部130n1的宽度w1小于沟道部130n的总宽度(w1+w2)的30％时，在正(+)方向上偏移阈值电压的效果劣化，由此改善薄膜晶体管100的S因子的效果不大。另一方面，当第一沟道部130n1的宽度w1超过沟道部130n的总宽度(w1+w2)的70％时，第二沟道部130n2的宽度w2变窄，从而在负(-)方向上偏移阈值电压的效果劣化。结果，改善薄膜晶体管100的S因子的效果不大。
更具体地，第一沟道部130n1的宽度w1与第二沟道部130n2的宽度w2之比的范围可从4:6至6:4，或者可从4.5:5.5至5.5:4.5。
参照图1B和1C，层间绝缘层160可设置在第二栅极152上。层间绝缘层160可由有机或无机绝缘材料制成。层间绝缘层160可由有机层和无机层的复合层形成。
根据本发明一个实施方式的薄膜晶体管100可包括设置在层间绝缘层160上的第一电极171和第二电极172。第一电极171可用作源极，第二电极172可用作漏极，但本发明的一个实施方式不限于此。第一电极171可用作漏极，第二源极172可用作源极。此外，第一连接部130a和第二连接部130b可分别用作源极和漏极，第一电极171和第二电极172可用作元件之间的连接电极。
参照图1A和1B，第一电极171和第二电极172的每一个可经由接触孔CH1和CH2连接至有源层130。具体地，第一电极171可经由接触孔CH1与第一连接部130a接触。第二电极172可与第一电极171分隔开，由此可经由接触孔CH2与第二连接部130b接触。
图2是图解根据本发明另一实施方式的薄膜晶体管200的剖视图。下文，将省略对已描述元件的描述，以避免重复。
与图1A至1C的薄膜晶体管100相比，图2的薄膜晶体管200包括未被图案化的第二栅极绝缘层142。如图2所示，第二栅极绝缘层142可不被图案化。
当第二栅极绝缘层142不被图案化时，有源层130可通过选择性离子掺杂、选择性氢注入或选择性紫外线照射，被选择性地导电化，从而可形成第一连接部130a和第二连接部130b。
图3是图解根据本发明又一实施方式的薄膜晶体管300的剖视图。
参照图3，遮光层111可设置在基础基板110上。遮光层111可由具有遮光特性的材料制成。遮光层111阻挡从外部入射的光以保护有源层130。
尽管图3中未示出，但是下缓冲层可设置在基础基板110和遮光层之间。
参照图3，缓冲层120可设置在遮光层111上。缓冲层120可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。缓冲层120包括有源层130。此外，其上设置有遮光层111的基础基板110的上表面可通过缓冲层120变均匀。
参照图3，包括第一栅极151的薄膜晶体管300的其他元件可设置在缓冲层120上。
图4是图解根据本发明又一实施方式的薄膜晶体管400的剖视图。
在图4的薄膜晶体管400，相比图1B的薄膜晶体管100，第二有源层132可具有多层结构。
参照图4，第二有源层132可包括第一氧化物半导体层132a以及在第一氧化物半导体层132a上的第二氧化物半导体层132b。第一氧化物半导体层132a和第二氧化物半导体层132b可具有较高迁移率的特性。
但是，本发明的又一实施方式不限于上述示例。
第一氧化物半导体层132a和第二氧化物半导体层132b可包括相同的半导体材料，也可包括彼此不同的半导体材料。第一有源层131也可具有多层结构。例如，第一有源层131可具有如下结构：由具有较低迁移率特性的不同氧化物半导体材料制成的多个半导体层彼此堆叠。
图5A和5B是薄膜晶体管的阈值电压曲线图。具体地，图5A是通常用作开关元件的薄膜晶体管的阈值电压曲线图，图5B是根据本发明一个实施方式的薄膜晶体管100的阈值电压曲线图。图5A和5B中的a.u.表示任意单位。
薄膜晶体管的阈值电压曲线图通过栅极电压VGS对应的漏极-源极电流IDS的曲线来表示。图5A和5B示出了栅极电压VGS对应的漏极-源极电流IDS。在图5A和5B所示的阈值电压Vth的时段，栅极电压VGS对应的漏极-源极电流IDS的曲线斜度的倒数值是S因子。当曲线的斜度陡峭时，S因子较小；当曲线的斜度平缓时，S因子较大。当S因子较大时，在阈值电压Vth的时段栅极电压对应的漏极-源极电流IDS的变化率较低。
当S因子变大时，由于在阈值电压Vth的时段栅极电压对应的漏极-源极电流IDS的变化率变低，所以易于通过调节栅极电压VGS来调节漏极-源极电流IDS的幅度。在由电流驱动的显示装置例如有机发光显示装置中，可通过调节驱动薄膜晶体管的漏极-源极电流IDS的幅度来控制像素的灰度级。通过栅极电压来确定驱动薄膜晶体管的漏极-源极电流IDS的幅度。因此，在由电流驱动的有机发光显示装置中，随着驱动薄膜晶体管的S因子变大，易于调节像素的灰度级。
如图5A所示，在通常用作开关元件的薄膜晶体管的阈值电压曲线图中，当在电压大于0V的区域中阈值电压在正(+)方向上偏移并且在电压小于0V的区域中阈值电压在负(-)方向上偏移时，栅极电压VGS对应的漏极-源极电流IDS的曲线的斜度在阈值电压Vth的时段可变小。
在根据本发明一个实施方式的薄膜晶体管100中，阈值电压可通过第一沟道部130n1在正(+)方向上偏移，并且阈值电压可通过第二沟道部130n2在负(-)方向上偏移。结果，根据本发明一个实施方式的薄膜晶体管100可具有较大的S因子，如图5B所示。
下文，将描述根据本发明另一实施方式的显示装置。根据本发明另一实施方式的显示装置可包括上述薄膜晶体管100、200、300和400。
图6是图解根据本发明另一实施方式的显示装置500的示意图。
如图6所示，根据本发明另一实施方式的显示装置500包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310中，多个像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新排列采样的数据，并将重新排列后的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。具体地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并将数据电压提供给数据线DL。
栅极驱动器320可包括移位寄存器350。
移位寄存器350通过使用从控制器340传输的起始信号和栅极时钟，在一帧向栅极线GL依次提供栅极脉冲。在这种情形下，一帧是指通过显示面板310输出一个图像的时间段。栅极脉冲具有能够导通设置在像素P中的开关元件(薄膜晶体管)的导通电压。
此外，移位寄存器350在一帧的未提供栅极脉冲的其他时段，向栅极线GL提供能够使开关元件截止的栅极截止信号。下文，栅极脉冲和栅极截止信号将统称为扫描信号SS或Scan。
根据本发明的一个实施方式，栅极驱动器320可封装在基础基板110上。以这种方式，栅极驱动器320直接封装在基础基板110上的结构将被称为面板内栅极(GIP)结构。
图7是图解图6的任一个像素P的电路图，图8是图解图7的像素P的平面图，图9是沿图8的线III-III’截取的剖视图。
图7的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置500的像素P的等效电路图。像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
根据本发明的另一实施方式，显示装置500包括像素驱动电路PDC和显示元件710。像素驱动电路PDC包括第一薄膜晶体管TR1和第二薄膜晶体管TR2。上述的薄膜晶体管100、200、300、400的任一个可用作第一薄膜晶体管TR1。在这种情形下，第二薄膜晶体管TR2可包括与第二栅极152设置在相同层上的栅极，并且不包括与第一栅极151设置在相同层上的栅极。
根据本发明的另一实施方式，第一薄膜晶体管TR1是驱动晶体管，第二薄膜晶体管TR2是开关晶体管。
第二薄膜晶体管TR2连接至栅极线GL和数据线DL，并且通过经由栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第二薄膜晶体管TR2控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第一薄膜晶体管TR1控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第二薄膜晶体管TR2通过从栅极驱动器320经由栅极线GL施加的扫描信号SS导通时，经由数据线DL提供的数据电压Vdata提供给与显示元件710连接的第一薄膜晶体管TR1的栅极G11和G12。数据电压Vdata充入到形成在第一薄膜晶体管TR1的栅极G11和G12与源极S1之间的第一电容器C1中。
经由第一薄膜晶体管TR1提供给作为显示元件710的有机发光二极管(OLED)的电流量根据数据电压Vdata来控制，由此可控制从显示元件710发射的光的灰度级。
参照图8和9，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基础基板110上。
基础基板110可由玻璃或塑料制成。具有柔性特性的塑料例如聚酰亚胺(PI)可用作基础基板110。
遮光层111和211设置在基板110上。遮光层111和211可阻挡从外部入射的光来保护有源层A1和A2。
缓冲层120设置在遮光层111和211上。缓冲层120由绝缘材料制成，并且保护有源层A1和A2免受外部水分或氧气的影响。
第一薄膜晶体管TR1的第一栅极G11设置在缓冲层120上。第二薄膜晶体管TR2可不包括与第一薄膜晶体管TR1的第一栅极G11设置在相同层上的栅极。
栅极绝缘层141设置在第一栅极G11上。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在第一栅极绝缘层141上。例如，有源层A1和A2可包括氧化物半导体材料。有源层A1和A2可由通过氧化物半导体材料制成的氧化物半导体层构成。
第一薄膜晶体管TR1的有源层A1包括第一有源层A11和第二有源层A12。第一有源层A11和第二有源层A12被设置为彼此交叠。第一有源层A11可由具有比第二有源层A12的迁移率低的迁移率的材料制成。例如，第二有源层A12的迁移率可以是第一有源层A11的迁移率的两倍或者更多倍。
第一有源层A11由较低迁移率的氧化物半导体材料制成。第二有源层A12可由较高迁移率的氧化物半导体材料制成。
第二有源层A12的宽度大于第一有源层的宽度W11。第一有源层A11可具有在与第二栅极G12交叠的区域中足以覆盖至少第一栅极G11的宽度。
第二薄膜晶体管TR2的有源层A2可包括由与第一薄膜晶体管TR1的第一有源层A11的材料相同的材料制成的有源层以及由与第一薄膜晶体管TR1的第二有源层A12的材料相同的材料制成的有源层的至少之一。在图9中，第二薄膜晶体管TR2的有源层A2包括由与第一薄膜晶体管TR1的第一有源层A11的材料相同的材料制成的有源层以及由与第一薄膜晶体管TR1的第二有源层A12的材料相同的材料制成的有源层这两者。
第二栅极绝缘层142设置在有源层A1和A2上。
第一薄膜晶体管TR1的第二栅极G12和第二薄膜晶体管TR2的栅极G2设置在第二栅极绝缘层142上。
此外，栅极线GL可设置在第二栅极绝缘层142上。第二薄膜晶体管TR2的栅极G2可从栅极线GL延伸，但本发明的一个实施方式不限于此，栅极线GL的一部分可以是第二薄膜晶体管TR2的栅极G2。
参照图8和9，存储电容器C1的第一电容器电极C11设置在第二栅极绝缘层142上。第一电容器电极C11可连接至第一薄膜晶体管TR1的第二栅极G12。第一电容器电极C11可与第一薄膜晶体管TR1的第二栅极G12形成为一体。参照图8，第一薄膜晶体管TR1的第一栅极G11和第二栅极G12可经由接触孔H3连接。
层间绝缘层160设置在第一薄膜晶体管TR1的第二栅极G12、第二薄膜晶体管TR2的栅极G2、栅极线GL和第一电容器电极C11上。层间绝缘层160可由有机或无机绝缘材料制成。
第一薄膜晶体管TR1的源极S1和漏极D1设置在层间绝缘层160上。第一薄膜晶体管TR1的源极S1可被称为第一电极171，第一薄膜晶体管TR1的漏极D1可被称为第二电极172。
此外，第二薄膜晶体管TR2的源极S2和漏极D2设置在层间绝缘层160上。数据线DL、驱动电源线PL、和存储电容器C1的第二电容器电极C12可设置在层间绝缘层160上。
驱动电源线PL的一部分可延伸以变成第一薄膜晶体管TR1的漏极D1。第一薄膜晶体管TR1的漏极D1经由接触孔H1连接至有源层A1。
第一薄膜晶体管TR1的源极S1可经由接触孔H2连接至有源层A1，并且可经由另一接触孔H4连接至遮光层111。
第一薄膜晶体管TR1的源极S1和第二电容器电极C12彼此连接。第一薄膜晶体管TR1的源极S1和第二电容器电极C12可形成为一体。
数据线DL的一部分可延伸以变成第二薄膜晶体管TR2的源极S2。第二薄膜晶体管TR2的源极S2可经由接触孔H6连接至有源层A2。
第二薄膜晶体管TR2的漏极D2可经由接触孔H7连接至漏极D2，可经由另一接触孔H5连接至第一电容器电极C11，并且可经由另一接触孔H8连接至遮光层211。
平坦化层180设置在第一薄膜晶体管TR1的源极S1和漏极D1、第二薄膜晶体管TR2的源极S2和漏极D2、数据线DL、驱动电源线PL和第二电容器电极C12上。
平坦化层180由绝缘材料制成，将第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部分平坦化，并保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一像素电极711设置在平坦化层180上。第一像素电极711经由形成在平坦化层180中的接触孔H9与第二电容器电极C12接触。结果，第一像素电极711可连接至第一薄膜晶体管TR1的源极S1。
堤层750设置在第一像素电极711的边缘处。堤层750限定显示元件710的发光区。
有机发光层712设置在第一电极711上，并且第二像素电极713设置在有机发光层712上。因此，完成显示元件710。图8和图9所示的显示元件710是有机发光二极管(OLED)。因此，根据本发明另一实施方式的显示装置500是有机发光显示装置。
图10是图解根据本发明又一实施方式的显示装置600的任一个像素P的电路图。
图10是图解有机发光显示装置的像素P的等效电路图。
图10所示的显示装置600的像素P包括作为显示元件710的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给栅极线GL，驱动像素的驱动电压Vdd被提供给驱动电源线PL，基准电压Vref被提供给基准线RL，感测控制信号SCS被提供给感测控制线SCL。
像素驱动电路PDC例如包括：与栅极线GL和数据线DL连接的第二薄膜晶体管TR2(开关晶体管)；用于根据经由第二薄膜晶体管TR2传输的数据电压Vdata控制输出给显示元件710的电流的幅度的第一薄膜晶体管TR1(驱动晶体管)；以及用于感测第一薄膜晶体管TR1的特性的第三薄膜晶体管TR3(基准晶体管)。
存储电容器C1设置在第一薄膜晶体管TR1的栅极和显示元件710之间。
第二薄膜晶体管TR2通过提供给栅极线GL的扫描信号SS导通，以向第一薄膜晶体管TR1的栅极传输提供给数据线DL的数据电压Vdata。
第三薄膜晶体管TR3连接至位于第一薄膜晶体管TR1和显示元件710之间的第一节点n1以及基准线RL，由此通过感测控制信号SCS导通或截止，并且在感测时段感测作为驱动晶体管的第一薄膜晶体管TR1的特性。
与第一薄膜晶体管TR1的栅极连接的第二节点n2连接至第二薄膜晶体管TR2。存储电容器C1形成在第二节点n2和第一节点n1之间。
当第二薄膜晶体管TR2导通时，经由数据线DL提供的数据电压Vdata被提供给第一薄膜晶体管TR1的栅极。数据电压Vdata充入到形成在第一薄膜晶体管TR1的栅极和源极之间的存储电容器C1中。
当第一薄膜晶体管TR1导通时，根据用于驱动像素的驱动电压Vdd经由第一薄膜晶体管TR1向显示元件710提供电流，由此从显示元件710输出光。
图11是图解根据本发明又一实施方式的显示装置700的像素的电路图。
图11所示的显示装置700的像素P包括作为显示元件710的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图10的像素P相比，图11的像素P进一步包括发光控制线EL。发光控制信号EM被提供给发光控制线EL。
此外，与图10的像素驱动电路PDC相比，图11的像素驱动电路PDC进一步包括作为用于控制第一薄膜晶体管TR1的发光时序的发光控制晶体管的第四薄膜晶体管TR4。
存储电容器C1设置在第一薄膜晶体管TR1的栅极和显示元件710之间。
第二薄膜晶体管TR2通过提供给栅极线GL的扫描信号SS导通，以向第一薄膜晶体管TR1的栅极传输提供给数据线DL的数据电压Vdata。
第三薄膜晶体管TR3连接至基准线RL，由此通过感测控制信号SCS导通或截止，并且在感测时段感测作为驱动晶体管的第一薄膜晶体管TR1的特性。
第四薄膜晶体管TR4根据发光控制信号EM向第一薄膜晶体管TR1传输驱动电压Vdd，或者屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流被提供给第一薄膜晶体管TR1，由此从显示元件710输出光。
除了上述结构之外，根据本发明又一实施方式的像素驱动电路PDC可形成为各种结构。像素驱动电路PDC例如可包括五个或更多个薄膜晶体管。
根据本发明，可获得下述有益效果。
在根据本发明一个实施方式的薄膜晶体管中，沟道部具有选择性双有源层结构，并且还具有选择性双栅极结构，由此可改善薄膜晶体管的S因子。
根据本发明的一个实施方式，由于沟道部具有高迁移率的半导体部分以及高迁移率半导体和低迁移率半导体彼此交叠的部分，所以在一个沟道部中可同时发生阈值电压的负(-)偏移和正(+)偏移，由此可改善薄膜晶体管的S因子。
在根据本发明一个实施方式的显示装置中，采用具有较大S因子且同时具有卓越导通电流特性的薄膜晶体管作为驱动晶体管，由此可实现卓越的灰度级表达能力以及卓越的电流特性。
对于所属领域技术人员来说显而易见的是，上面描述的公开内容不受上述实施方式和附图的限制；在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，并且从权利要求书的含义、范围和等同概念得到的所有变化或修改都旨在落入本发明的范围内。

Claims (25)

1.一种薄膜晶体管，包括：
在所述薄膜晶体管的厚度方向上彼此交叠并且彼此分隔的第一栅极和第二栅极；以及
设置在所述第一栅极和所述第二栅极之间的有源层，所述有源层包括第一有源层和第二有源层，
其中所述有源层包括：
沟道部；
与所述沟道部的一侧接触的第一连接部；以及
与所述沟道部的另一侧接触的第二连接部，
其中所述沟道部包括在平面图中并排设置的第一沟道部和第二沟道部，
所述第一沟道部和所述第二沟道部的每一个从所述第一连接部延伸至所述第二连接部，
所述第一沟道部与所述第一栅极和所述第二栅极交叠，
所述第二沟道部与所述第二栅极交叠，
所述第二有源层设置在所述第一沟道部和所述第二沟道部中，
所述第一有源层由具有比所述第二有源层的迁移率低的迁移率的材料制成，并且未设置在所述第二沟道部的至少一部分中。
2.根据权利要求1所述的薄膜晶体管，其中所述第二沟道部不与所述第一栅极交叠。
3.根据权利要求1所述的薄膜晶体管，其中所述第一有源层在所述沟道部中覆盖所述第一栅极，并且延伸到所述第二沟道部的一部分。
4.根据权利要求1所述的薄膜晶体管，其中所述第一有源层和所述第二有源层彼此交叠并且彼此接触。
5.根据权利要求1所述的薄膜晶体管，其中所述沟道部被定义为所述有源层的与所述第二栅极交叠的部分。
6.根据权利要求1所述的薄膜晶体管，其中所述第一有源层设置在所述第一栅极和所述第二有源层之间。
7.根据权利要求1所述的薄膜晶体管，其中所述第二有源层的迁移率比所述第一有源层的迁移率高。
8.根据权利要求1所述的薄膜晶体管，其中所述第二有源层的迁移率是所述第一有源层的迁移率的两倍。
9.根据权利要求1所述的薄膜晶体管，其中第二有源层的迁移率超过所述第一有源层的迁移率的两倍。
10.根据权利要求1所述的薄膜晶体管，其中所述第一有源层包括基于镓(Ga)的氧化物半导体材料。
11.根据权利要求1所述的薄膜晶体管，其中所述第一有源层包括IGZO(InGaZnO)基氧化物半导体材料(Ga浓度≥In浓度)、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、以及GZTO(GaZnSnO)基氧化物半导体材料的至少之一。
12.根据权利要求1所述的薄膜晶体管，其中所述第二有源层包括IGZO(InGaZnO)基氧化物半导体材料(Ga浓度<In浓度)、IZO(InZnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、以及ZnON(Zn氮氧化物)基氧化物半导体材料的至少之一。
13.根据权利要求1所述的薄膜晶体管，其中所述第一有源层在与所述沟道部交叠的区域中覆盖整个第一栅极。
14.根据权利要求1所述的薄膜晶体管，其中所述第一有源层未设置在所述第二沟道部中。
15.根据权利要求1所述的薄膜晶体管，其中所述第二有源层的面对所述第一栅极的表面在所述沟道部中被所述第一有源层完全覆盖。
16.根据权利要求1所述的薄膜晶体管，其中所述第一沟道部的宽度与所述第二沟道部的宽度之比的范围从3:7至7:3。
17.根据权利要求1所述的薄膜晶体管，其中所述第二有源层包括：
第一氧化物半导体层；以及
在所述第一氧化物半导体层上的第二氧化物半导体层。
18.根据权利要求1所述的薄膜晶体管，其中所述第一连接部的至少一部分是导电的。
19.根据权利要求1所述的薄膜晶体管，其中所述第二连接部的至少一部分是导电的。
20.根据权利要求1所述的薄膜晶体管，其中所述薄膜晶体管设置在基础基板上。
21.根据权利要求20所述的薄膜晶体管，其中所述基础基板包括玻璃或聚酰亚胺。
22.一种显示装置，包括：
像素驱动电路；以及
连接至所述像素驱动电路的显示元件，
其中所述像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，
所述第一薄膜晶体管是根据权利要求1至21的任一项所述的薄膜晶体管。
23.根据权利要求22所述的显示装置，其中所述第二薄膜晶体管包括由与所述第一有源层的材料相同的材料制成的有源层以及由与所述第二有源层的材料相同的材料制成的有源层的至少之一。
24.根据权利要求22所述的显示装置，其中所述第二薄膜晶体管包括与所述第二栅极设置在相同层上的栅极，并且不包括与所述第一栅极设置在相同层上的栅极。
25.根据权利要求22所述的显示装置，其中所述第一薄膜晶体管是驱动晶体管，所述第二薄膜晶体管是开关晶体管。
CN202211317136.6A 2021-11-09 2022-10-26 薄膜晶体管以及包括薄膜晶体管的显示装置 Pending CN116110974A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0152695 2021-11-09
KR1020210152695A KR20230067042A (ko) 2021-11-09 2021-11-09 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN116110974A true CN116110974A (zh) 2023-05-12

Family

ID=84818102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211317136.6A Pending CN116110974A (zh) 2021-11-09 2022-10-26 薄膜晶体管以及包括薄膜晶体管的显示装置

Country Status (5)

Country Link
US (1) US20230146562A1 (zh)
KR (1) KR20230067042A (zh)
CN (1) CN116110974A (zh)
DE (1) DE102022128828B4 (zh)
GB (1) GB2613685B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2624278A (en) * 2022-11-14 2024-05-15 Lg Display Co Ltd Display panel and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102384624B1 (ko) 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180079036A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치
KR20210152695A (ko) 2020-06-09 2021-12-16 현대모비스 주식회사 전동식 조향장치의 모터 구동장치 및 그 제어방법
KR20220084837A (ko) * 2020-12-14 2022-06-21 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
DE102022128828B4 (de) 2024-04-04
US20230146562A1 (en) 2023-05-11
GB2613685B (en) 2024-02-14
GB202214992D0 (en) 2022-11-23
DE102022128828A1 (de) 2023-05-11
KR20230067042A (ko) 2023-05-16
GB2613685A (en) 2023-06-14

Similar Documents

Publication Publication Date Title
KR20200076343A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US8723170B2 (en) TFT, display apparatus including TFT, and organic light-emitting display apparatus including TFT
KR20200067361A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN116110974A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
KR20220084837A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
TWI822378B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20220399464A1 (en) Thin film transistor substrate and display device comprising the same
US20230165057A1 (en) Thin film transistor, thin film transistor substrate and display apparatus
KR102494680B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
US20230070485A1 (en) Thin film transistor array, fabrication method thereof, and display apparatus comprising the thin film transistor
CN116072735A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230018012A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN115763486A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
CN116013990A (zh) 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置
CN116259651A (zh) 显示装置
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination