CN116106779A - 一种使能信号处理电路、降压式变换电路及芯片 - Google Patents

Abstract

一种使能信号处理电路、降压式变换电路及芯片，所述使能信号处理电路，包括：使能信号生成模块和测试信号解析模块，其中，使能信号生成模块根据脉冲信号生成使能信号，以向降压式变换电路提供使能；以及，测试信号解析模块，被配置为根据脉冲信号，生成测试信号，以向降压式变换电路提供所述测试信号；测试信号解析模块，包括第一差分对和迟滞电路，第一差分对用于比较脉冲信号和第一参考电压，迟滞电路用于减少进入第一差分对的脉冲信号的干扰，测试信号解析模块根据脉冲信号生成测试信号，以向降压式变换电路提供测试信号。本申请的使能信号处理电路，有效提高了测试降压式变换电路的准确度及测试操作的便捷性。

Description

一种使能信号处理电路、降压式变换电路及芯片

技术领域

本申请涉及集成电路技术领域，特别是涉及一种使能信号处理电路、降压式变换电路及芯片。

背景技术

在使用直流源的电子设备中，需要采用电压变换器将电源的电压转换为所需的工作电压。降压式变换电路（BUCK电路）能够用于直流到直流（DC-DC）的降压变换，通常适用于低压大电流应用领域。

现有技术中，在降压式变换电路进入测试模式时，需要将反馈端断开并在强制加VDD电压（电源电压），使反馈环路在极端状态下工作。这种测试方式会影响电路的正常工作，从而不仅严重影响测试的准确度，而且测试操作的便捷性低。

发明内容

为了解决现有技术存在的不足，本申请的目的在于提供一种使能信号处理电路、降压式变换电路及芯片，能够提高降压式变换电路测试模式下的工作状态与实际工作状态的一致性，从而有效提高测试的准确度，并且在降压式变换电路进入测试模式时，不需要改变电路结构，有效提高了测试操作的便捷性。

为实现上述目的，本申请提供的一种使能信号处理电路，用于降压式变换电路的测试，包括，

使能信号生成模块，被配置为根据脉冲信号，生成使能信号，以向所述降压式变换电路提供使能；以及，

测试信号解析模块，被配置为根据所述脉冲信号，解析出测试信号，以向所述降压式变换电路提供所述测试信号；

其中，所述测试信号解析模块，包括：

第一差分对，其第一输入端连接脉冲信号输入端；其第二输入端连接第一参考电压；其第一输出端和第二输出端耦接迟滞电路的两个输入端；其共源极端通过第一电流镜的第一电流支路接地；

迟滞电路，其第一输出端连接第一MOS管的栅极；其第二输出端连接第二MOS管2的栅极；其接电端连接供电电压；

第一MOS管，其源极连接所述供电电压；其漏极通过第二电流镜的第一支路接地；

第二MOS管，其源极连接所述供电电压；其漏极通过第二电流镜的第二支路接地；

第三MOS管，其栅极作为第一偏置电压输入端；其源极连接所述供电电压；其漏极通过第一电流镜的第二支路接地；

第四MOS管，其栅极作为第二偏置电压输入端；其源极连接所述供电电压；其与第五MOS管共漏极；

第五MOS管，其栅极连接所述第二MOS管的漏极；其源极接地；

第一反相器，其输入端连接所述第四MOS管的漏极；其输出端连接所述测试信号解析模块的输出端；

第一电流镜和第二电流镜。

进一步地，所述第一差分对包括：

第六MOS管，其栅极连接所述脉冲信号输入端；其漏极作为所述第一差分对的所述第一输出端；其与第七MOS管共源极并作为所述第一差分对的共源极端；

第七MOS管，其栅极连接所述第一参考电压；其漏极作为所述第一差分对的所述第二输出端。

进一步地，所述迟滞电路包括：

第八MOS管，与所述第一MOS管共栅共源；其漏极连接其栅极；

第九MOS管，与所述第八MOS管共源共漏；其栅极连接第十一MOS管的漏极，作为所述迟滞电路的一个输入端；

第十MOS管，与所述第二MOS管共栅共源；其漏极连接其栅极；

第十一MOS管，与所述第十MOS管共源共漏；其栅极连接所述第九MOS管的漏极，作为所述迟滞电路的另一个输入端。

进一步地，所述第一电流镜包括：

第十二MOS管，与第十三MOS管共栅共源，与所述第三MOS管共漏；其栅极连接其漏极；其源极接地；

第十三MOS管，其漏极连接所述第一差分对的共源极端。

进一步地，所述第二电流镜包括：

第十四MOS管，与第十五MOS管共栅共源，与所述第一MOS管共漏；其栅极连接其漏极；其源极接地；

第十五MOS管，与所述第二MOS管共漏。

进一步地，所述使能信号生成模块包括：

第二差分对，其第一输入端通过第一电阻连接所述脉冲信号输入端，并通过第二电阻接地；其第二输入端连接第二参考电压；其共源极端连接第十六MOS管的漏极；其两个输出端耦接第三电流镜的两个支路的一端；

第三电流镜，其所述两个支路的另一端接地；

第十六MOS管，其栅极作为第三偏置电压输入端，其源极连接所述供电电压；

第十七MOS管，其栅极作为第四偏置电压输入端，其源极连接所述供电电压，其与第十八MOS管共漏极；

第十八MOS管，其栅极连接所述第二差分对中所述第二参考电压对应支路的输出端，其源极接地；

第二反相器，其输入端连接所述第十七MOS管的漏极，其输出端连接或非门的第一输入端；

或非门，其第二输入端作为控制信号输入端，其输出端连接第三反相器的输入端；

第三反相器，其输出端作为所述使能信号生成模块的输出端。

更进一步地，所述第二差分对包括：

第十九MOS管，其栅极作为所述第二差分对的所述第一输入端；其漏极连接所述第三电流镜的一个支路；其与第二十MOS管共源极并作为所述第二差分对的共源极端；

第二十MOS管，其栅极作为所述第二差分对的所述第二输入端；其漏极连接所述第三电流镜的另一个支路。

为实现上述目的，本申请提供的降压式变换电路，包括：如上所述的使能信号处理电路。

进一步地，所述降压式变换电路还包括降压式变换模块，所述降压式变换模块包括：

低压降稳压器，用于接收所述使能信号，并根据所述使能信号向时钟发生器、调制模块、驱动模块供电；

时钟发生器，用于生成时钟信号，并发送至采样模块和调制模块；

采样模块，用于根据所述时钟信号和MOS管驱动信号生成采样信号和反馈信号，并发送至调制模块；

调制模块，用于根据所述时钟信号、所述采样信号、所述反馈信号和所述测试信号生成MOS管栅端控制信号，并发送至驱动模块；

驱动模块，用于根据所述MOS管栅端控制信号生成MOS管驱动信号，发送至所述采样模块，以对所述采样模块中的MOS管进行驱动控制。

为实现上述目的，本申请提供的芯片，包括如上所述的降压式变换电路。

本申请的一种使能信号处理电路、降压式变换电路及芯片，根据本申请实施例的使能信号处理电路，通过使能信号生成模块根据脉冲信号生成使能信号，来向降压式变换电路提供使能，并通过第一差分对比较脉冲信号和第一参考电压，以及通过迟滞电路使进入第一差分对的脉冲信号减少干扰，提高信号比较的准确度，并通过测试信号解析模块根据脉冲信号解析出测试信号，来向降压式变换电路提供测试信号。能够提高降压式变换电路测试模式下的工作状态与实际工作状态的一致性，从而有效提高了测试的准确度，并且，还使降压式变换电路在进入测试模式时，不需要改变电路结构，有效提高了测试操作的便捷性。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请实施例的使能信号处理电路应用示意图；

图2为根据本申请实施例的使能信号处理电路结构示意图；

图3为根据本申请实施例的脉冲信号波形图；

图4为根据本申请实施例的降压式变换电路原理框图；

图5为根据本申请实施例的降压式变换电路结构示意图；

图6为根据本申请实施例的芯片结构框图。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分的基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块、单元或数据进行区分，并非用于限定这些装置、模块、单元或数据所执行的功能的顺序或者相互依存关系。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本申请的实施例。

图1为根据本申请实施例的使能信号处理电路应用示意图，如图1所示，本申请的使能信号处理电路20，用于降压式变换电路100的测试，其包括：使能信号生成模块21和测试信号解析模块22，其中，

使能信号生成模块21，连接在脉冲信号源10和降压式变换模块30之间，被配置为从脉冲信号源10输出的脉冲信号中，生成使能信号，为降压式变换电路100提供使能。

测试信号解析模块22，连接在脉冲信号源10和降压式变换模块30之间，被配置为根据脉冲信号源10输出的脉冲信号，解析出测试信号，为降压式变换电路100提供测试信号。

在具体示例中，脉冲信号的高电平为16V，低电平为8V；测试信号解析模块22解析出的测试信号为方波信号，其高电平为5V，低电平为0V；使能信号生成模块21输出的使能信号为恒定5V。

图2为根据本申请实施例的使能信号处理电路结构示意图，如图2所示，本申请实施例的使能信号处理电路20，包括：使能信号生成模块21和测试信号解析模块22，其中，

测试信号解析模块22，包括，第一差分对221、迟滞电路222、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第一反相器N1、第一电流镜和第二电流镜。

其中，第一差分对221，其第一输入端连接脉冲信号输入端PULSE；其第二输入端连接第一参考电压Vref1；其第一输出端和第二输出端耦接迟滞电路222的两个输入端；其共源极端通过第一电流镜的第一电流支路接地。该第一差分对221用于比较脉冲信号和第一参考电压。

迟滞电路222，其第一输出端连接第一MOS管M1的栅极；其第二输出端连接第二MOS管M2的栅极；其接电端连接供电电压VCC。该迟滞电路222用于使进入第一差分对221的脉冲信号减少干扰，提高信号比较的准确度。

第一MOS管M1，其源极连接供电电压VCC；其漏极通过第二电流镜的第一支路接地。

第二MOS管M2，其源极连接供电电压VCC；其漏极通过第二电流镜的第二支路接地。

第三MOS管M3，其栅极作为第一偏置电压输入端Vb1；其源极连接供电电压VCC；其漏极通过第一电流镜的第二支路接地。

第四MOS管M4，其栅极作为第二偏置电压输入端Vb2；其源极连接供电电压VCC；其与第五MOS管M5共漏极。

第五MOS管M5，其栅极连接第二MOS管M2的漏极；其源极接地。

第一反相器N1，其输入端连接第四MOS管M4的漏极；其输出端连接测试信号解析模块22的输出端Vout1。

第一电流镜和第二电流镜。

本申请实施例的使能信号处理电路的工作原理在于：

降压式变换电路外的脉冲信号源，向使能信号生成模块和测试信号解析模块输入脉冲信号，使得这两个模块能够既不改变脉冲信号，也不改变电路结构，即可进入相应的工作状态。

对于使能信号生成模块来说，其使能开启最低电压低于脉冲信号的低电平，能够根据脉冲信号生成高电平使能信号，来向降压式变换电路提供使能。示例性地，参考图3所示，该脉冲信号的低电平V1（如8V）和高电平V2（如16V）均高于使能信号生成模块的使能开启最低电压（即第二参考电压Vref2，其电压值可以为1.2V），使得使能信号生成模块能够生成高电平使能信号（如5V）。

对于测试信号解析模块来说，其通过第一差分对比较脉冲信号（如图3中提供低电平V1、高电平V2的脉冲信号）和第一参考电压（如图3中的V_EN，即第一参考电压Vref1，其电压值高于V1且低于V2），并通过迟滞电路使进入第一差分对的脉冲信号减少干扰，提高信号比较的准确度，以及通过测试信号解析模块根据脉冲信号解析出测试信号，来向降压式变换电路提供脉冲开关的测试信号（其低电平为0V，高电平可以为5V），在具体示例中，可以通过该测试信号，测试芯片的死区时间。

由此，能够提高降压式变换电路测试模式下的工作状态与实际工作状态的一致性，从而有效提高了测试的准确度，并且，还使降压式变换电路在进入测试模式时，不需要改变电路结构，也不需要改变脉冲输入信号，有效提高了测试操作的便捷性。

本申请实施例中，第一差分对221，包括：第六MOS管M6和第七MOS管M7。

其中，第六MOS管M6，其栅极连接脉冲信号输入端PULSE；其漏极作为第一差分对221的第一输出端；其与第七MOS管M7共源极并作为第一差分对221的共源极端。

第七MOS管M7，其栅极连接第一参考电压Vref1；其漏极作为第一差分对221的第二输出端。

本申请实施例中，迟滞电路222包括：第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11。

其中，第八MOS管M8，与第一MOS管M1共栅共源；其漏极连接其栅极。该第八MOS管M8与第一MOS管M1构成电流镜。

第九MOS管M9，与第八MOS管M8共源共漏；其栅极连接第十一MOS管M11的漏极，作为迟滞电路222的一个输入端。

第十MOS管M10，与第二MOS管M2共栅共源；其漏极连接其栅极。该第十MOS管M10与第二MOS管M2构成电流镜。

第十一MOS管M11，与第十MOS管M10共源共漏；其栅极连接第九MOS管M9的漏极，作为迟滞电路222的另一个输入端。

本申请实施例中，第一电流镜包括：第十二MOS管M12和第十三MOS管M13。

第十二MOS管M12，与第十三MOS管M13共栅共源，与第三MOS管M3共漏；其栅极连接其漏极；其源极接地。从而构成第一电流镜的第二支路。

第十三MOS管M13，其漏极连接第一差分对221的共源极端。从而构成第一电流镜的第一支路。

本申请实施例中，第二电流镜包括：第十四MOS管M14和第十五MOS管M15。

第十四MOS管M14，与第十五MOS管M15共栅共源，与第一MOS管M1共漏；其栅极连接其漏极；其源极接地。从而构成第二电流镜的第一支路。

第十五MOS管M15，与第二MOS管M2共漏。从而构成第二电流镜的第二支路。

本申请实施例中，使能信号生成模块21，包括：第二差分对211、第三电流镜212、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第二反相器N2、或非门NOR和第三反相器N3。

其中，第二差分对211，其第一输入端通过第一电阻R1连接脉冲信号输入端PULSE，并通过第二电阻R2接地；其第二输入端连接第二参考电压Vref2；其共源极端连接第十六MOS管M16的漏极；其两个输出端耦接第三电流镜212的两个支路的一端。

第三电流镜212，其两个支路的另一端接地。

第十六MOS管M16，其栅极作为第三偏置电压输入端Vb3，其源极连接供电电压VCC。

第十七MOS管M17，其栅极作为第四偏置电压输入端Vb4，其源极连接供电电压VCC，其与第十八MOS管M18共漏极。

第十八MOS管M18，其栅极连接第二差分对211中第二参考电压对应支路的输出端，其源极接地。

第二反相器N2，其输入端连接第十七MOS管M17的漏极，其输出端连接或非门NOR的第一输入端。

或非门NOR，其第二输入端作为控制信号输入端IN，其输出端连接第三反相器N3的输入端。在具体示例中，控制信号可以是关于过压保护、过流保护或过温保护的控制信号，用以结合控制信号控制使能信号的输出。

第三反相器N3，其输出端作为使能信号生成模块21的输出端Vout2。

进一步地，第二差分对211包括：第十九MOS管M19和第二十MOS管M20。

其中，第十九MOS管M19，其栅极作为第二差分对的第一输入端；其漏极连接第三电流镜212的一个支路；其与第二十MOS管M20共源极并作为第二差分对211的共源极端；

第二十MOS管M20，其与第十九MOS管N19共源极；其栅极作为第二差分对211的第二输入端；其漏极连接第三电流镜212的另一个支路。

可以理解的是，如图2所示，脉冲信号源还可以通过限流电阻R0和钳位MOS管M0（以Vb0为偏置电压）控制向使能信号处理电路提供的脉冲信号。

综上所述，根据本申请实施例的使能信号处理电路，通过使能信号生成模块根据脉冲信号生成使能信号，来向降压式变换电路提供使能，并通过第一差分对比较脉冲信号和第一参考电压，以及通过迟滞电路使进入第一差分对的脉冲信号减少干扰，提高信号比较的准确度，并通过测试信号解析模块根据脉冲信号解析出测试信号，来向降压式变换电路提供测试信号。由此，能够提高降压式变换电路测试模式下的工作状态与实际工作状态的一致性，从而有效提高了测试的准确度，并且，还使降压式变换电路在进入测试模式时，不需要改变电路结构，也不需要改变脉冲输入信号，有效提高了测试操作的便捷性。

图4为根据本申请实施例的降压式变换电路原理框图。如图4所示，本申请实施例的降压式变换电路100，包括上述实施例中的使能信号处理电路20。

图5为根据本申请实施例的降压式变换电路结构示意图。如图5所示，本申请实施例的降压式变换电路100中，还包括降压式变换模块30。该降压式变换模块30包括：低压降稳压器31、时钟发生器32、采样模块33、调制模块34和驱动模块35。

其中，低压降稳压器31，用于接收使能信号生成模块21发送的使能信号，并根据使能信号向时钟发生器32、调制模块34、驱动模块35供电。

时钟发生器32，用于生成时钟信号，并发送至采样模块33和调制模块34。

采样模块33，用于根据时钟信号和MOS管驱动信号生成采样信号和反馈信号，并发送至调制模块34。

调制模块34，用于根据时钟信号、采样信号、反馈信号以及测试信号解析模块22发送的测试信号生成MOS管栅端控制信号，并发送至驱动模块35。

驱动模块35，用于根据MOS管栅端控制信号生成MOS管驱动信号，发送至所述采样模块33，以对采样模块33中的MOS管进行驱动控制。

需要说明的是，上述实施例中对使能信号处理电路的解释说明，也适用于本实施例中的降压式变换电路，此处不再进行赘述。

图6为根据本申请实施例的芯片结构框图。如图6所示，本申请实施例的芯片1000，包括上述实施例的降压式变换电路100。

本领域普通技术人员可以理解：以上仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种使能信号处理电路，用于降压式变换电路的测试，其特征在于，包括：

使能信号生成模块，被配置为根据脉冲信号，生成使能信号，以向所述降压式变换电路提供使能；以及，

测试信号解析模块，被配置为根据所述脉冲信号，解析出测试信号，以向所述降压式变换电路提供所述测试信号；

其中，所述测试信号解析模块，包括：

第一差分对，其第一输入端连接脉冲信号输入端；其第二输入端连接第一参考电压；其第一输出端和第二输出端耦接迟滞电路的两个输入端；其共源极端通过第一电流镜的第一电流支路接地；

迟滞电路，其第一输出端连接第一MOS管的栅极；其第二输出端连接第二MOS管的栅极；其接电端连接供电电压；

第一MOS管，其源极连接所述供电电压；其漏极通过第二电流镜的第一支路接地；

第二MOS管，其源极连接所述供电电压；其漏极通过第二电流镜的第二支路接地；

第三MOS管，其栅极作为第一偏置电压输入端；其源极连接所述供电电压；其漏极通过第一电流镜的第二支路接地；

第四MOS管，其栅极作为第二偏置电压输入端；其源极连接所述供电电压；其与第五MOS管共漏极；

第五MOS管，其栅极连接所述第二MOS管的漏极；其源极接地；

第一反相器，其输入端连接所述第四MOS管的漏极；其输出端连接所述测试信号解析模块的输出端；

第一电流镜和第二电流镜。

2.根据权利要求1所述的使能信号处理电路，其特征在于，所述第一差分对包括：

第六MOS管，其栅极连接所述脉冲信号输入端；其漏极作为所述第一差分对的所述第一输出端；其与第七MOS管共源极并作为所述第一差分对的共源极端；

第七MOS管，其栅极连接所述第一参考电压；其漏极作为所述第一差分对的所述第二输出端。

3.根据权利要求1所述的使能信号处理电路，其特征在于，所述迟滞电路包括：

第八MOS管，与所述第一MOS管共栅共源；其漏极连接其栅极；

第九MOS管，与所述第八MOS管共源共漏；其栅极连接第十一MOS管的漏极，作为所述迟滞电路的一个输入端；

第十MOS管，与所述第二MOS管共栅共源；其漏极连接其栅极；

第十一MOS管，与所述第十MOS管共源共漏；其栅极连接所述第九MOS管的漏极，作为所述迟滞电路的另一个输入端。

4.根据权利要求1所述的使能信号处理电路，其特征在于，所述第一电流镜包括：

第十二MOS管，与第十三MOS管共栅共源，与所述第三MOS管共漏；其栅极连接其漏极；其源极接地；

第十三MOS管，其漏极连接所述第一差分对的共源极端。

5.根据权利要求1所述的使能信号处理电路，其特征在于，所述第二电流镜包括：

第十四MOS管，与第十五MOS管共栅共源，与所述第一MOS管共漏；其栅极连接其漏极；其源极接地；

第十五MOS管，与所述第二MOS管共漏。

6.根据权利要求1所述的使能信号处理电路，其特征在于，所述使能信号生成模块，包括：

第二差分对，其第一输入端通过第一电阻连接所述脉冲信号输入端，并通过第二电阻接地；其第二输入端连接第二参考电压；其共源极端连接第十六MOS管的漏极；其两个输出端耦接第三电流镜的两个支路的一端；

第三电流镜，其所述两个支路的另一端接地；

第十六MOS管，其栅极作为第三偏置电压输入端，其源极连接所述供电电压；

第十七MOS管，其栅极作为第四偏置电压输入端，其源极连接所述供电电压，其与第十八MOS管共漏极；

第十八MOS管，其栅极连接所述第二差分对中所述第二参考电压对应支路的输出端，其源极接地；

第二反相器，其输入端连接所述第十七MOS管的漏极，其输出端连接或非门的第一输入端；

或非门，其第二输入端作为控制信号输入端，其输出端连接第三反相器的输入端；

第三反相器，其输出端作为所述使能信号生成模块的输出端。

7.根据权利要求6所述的使能信号处理电路，其特征在于，所述第二差分对包括：

第十九MOS管，其栅极作为所述第二差分对的所述第一输入端；其漏极连接所述第三电流镜的一个支路；其与第二十MOS管共源极；

第二十MOS管，其栅极作为所述第二差分对的所述第二输入端；其漏极连接所述第三电流镜的另一个支路。

8.一种降压式变换电路，其特征在于，所述降压式变换电路，包括：权利要求1至7中任一项所述的使能信号处理电路。

9.根据权利要求8所述的降压式变换电路，其特征在于，所述降压式变换电路还包括降压式变换模块，所述降压式变换模块包括：

低压降稳压器，用于接收所述使能信号，并根据所述使能信号向时钟发生器、调制模块、驱动模块供电；

时钟发生器，用于生成时钟信号，并发送至采样模块和调制模块；

采样模块，用于根据所述时钟信号和MOS管驱动信号生成采样信号和反馈信号，并发送至调制模块；

调制模块，用于根据所述时钟信号、所述采样信号、所述反馈信号和所述测试信号生成MOS管栅端控制信号，并发送至驱动模块；

驱动模块，用于根据所述MOS管栅端控制信号生成MOS管驱动信号，发送至所述采样模块，以对所述采样模块中的MOS管进行驱动控制。

10.一种芯片，其特征在于，所述芯片，包括权利要求8或9所述的降压式变换电路。

Images