CN116097434A - 电子电路模块 - Google Patents

电子电路模块 Download PDF

Info

Publication number
CN116097434A
CN116097434A CN202180057460.6A CN202180057460A CN116097434A CN 116097434 A CN116097434 A CN 116097434A CN 202180057460 A CN202180057460 A CN 202180057460A CN 116097434 A CN116097434 A CN 116097434A
Authority
CN
China
Prior art keywords
power semiconductor
sic power
circuit carrier
substrate layer
ltcc circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057460.6A
Other languages
English (en)
Inventor
C·福斯特
J·霍莫斯
T·桑塔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN116097434A publication Critical patent/CN116097434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8084—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子电路模块(1)，具有：多层LTCC电路载体(20)，其由结构化的无机的基板层(22)构成，基板层具有电传导结构和/或热传导结构以用于电传导和/或热传导；至少一个电子器件(5)，被设置在LTCC电路载体(20)的第一侧(20.1)和/或相对置的第二侧(20.2)上；和至少一个SiC功率半导体(7)。在此，至少一个SiC功率半导体(7)嵌入多层LTCC电路载体(20)中，并且在至少三个侧面处被多层LTCC电路载体(20)包围，其中SiC功率半导体(7)的连接触点与LTCC电路载体(20)的电传导结构和/或热传导结构接触。

Description

电子电路模块
技术领域
本发明涉及根据独立权利要求1的类型的电子电路模块。本发明的主题还包括一种用于制造这种电子电路模块的多层LTCC电路载体的方法。
背景技术
功率模块从现有技术中已知，其中碳化硅功率半导体(SiC功率半导体)被设计为MOSFET功率开关，并且首先借助于银烧结安装到AMB基板(AMB：活性金属钎焊)上，其中银烧结是具有低于300℃的低的烧结温度的特殊的AVT工艺(AVT：构造和连接技术)。然后，再次通过银烧结将焊料小板烧结到SiC功率半导体上。又将焊料施加到焊料小板上，焊料随后用于与多层LTCC多层基板的一侧焊接。这就是说，在SiC功率半导体被烧结到AMB基板上之后，还有另外四个工艺步骤，直到连接LTCC多层基板。
从DE 10 2016 202 669 A1中已知一种该类型的电子电路模块，其具有：多层LTCC电路载体，LTCC电路载体由结构化的无机的基板层构成，基板层具有电传导结构和/或热传导结构以用于电传导和/或热传导；至少一个电子器件，电子器件被设置在LTCC电路载体的第一侧和/或相对置的第二侧上；和至少一个SiC功率半导体。而且已知一种该类型的用于制造这种LTCC电路载体的方法。在此，电传导结构和/或热传导结构的部分金属化部被设计为插入件，该插入件填充对应的、引入无机基板层之一中的成型孔。在制造LTCC电路载体时，将用于对应的插入件的至少一个成型孔引入至少一个未烧制的原始材料中。随后，将插入件插入成型孔中并且将原始材料层与插入件在约束烧结工艺中烧制成对应的无机的基板层。在约束烧结工艺中，材料收缩基本上限制于原始材料层的厚度，使得对应的无机的基板层比原始材料层更薄。
发明内容
具有独立权利要求1的特征的电子电路模块的优点在于：至少一个碳化硅功率半导体(SiC功率半导体)在制造LTCC电路载体时已经嵌入或集成到LTCC电路载体中。通过将SiC功率半导体嵌入LTCC电路载体中，实现至少一个SiC功率半导体在LTCC电路载体内部中的接触，进而保护其免受外部影响。由此，可以在SiC功率半导体的前侧和/或后侧上以更简单且明显更便宜的方式设计SiC功率半导体的连接触点。此外，可以显著更精确地执行SiC功率半导体的空间定位。根据结构变型，半导体精确地与LTCC电路载体的下侧或上侧齐平地连接，或完全地嵌入LTCC电路载体的内部中。向下或向上的限定的超出也是可行的。通过900℃的高烧结温度，LTCC电路载体内的电连接和/或热连接比在较低温度下实现的焊接和/或银烧结连接更耐温。由于LTCC电路载体和至少一个SiC功率半导体由陶瓷材料构成，所以它们具有近似相同的膨胀系数。由此，至少一个SiC功率半导体的所描述的集成可以直接在LTCC电路载体的制造工艺中实现。这实现金属功能连接和后续工艺链与对应大的节约潜力的最佳协调。
本发明的实施方式提供一种电子电路模块，其具有：多层LTCC电路载体，多层LTCC电路载体由结构化的无机的基板层构成，基板层具有电传导结构和/或热传导结构以用于电传导和/或热传导；至少一个电子器件，电子器件被设置在LTCC电路载体的第一侧和/或相对置的第二侧上；和至少一个SiC功率半导体。在此，至少一个SiC功率半导体嵌入多层LTCC电路载体中，并且在至少三个侧面处被多层LTCC电路载体包围，其中SiC功率半导体的连接触点与LTCC电路载体的电传导结构和/或热传导结构接触。
此外，提出了一种用于制造这种电子电路模块的多层LTCC电路载体的方法。在此，在具有电传导结构和/或热传导结构的至少一个原始基板层中引入用于对应的SiC功率半导体的至少一个凹部，其中多个原始基板层堆叠，并且将至少一个SiC功率半导体插入到至少一个凹部中。具有SiC功率半导体的原始基板堆在压力和温度下层压。经层压的原始基板堆在压力支持的烧结工艺中收缩成具有嵌入的SiC功率半导体的多层LTCC电路载体，其中SiC功率半导体的连接触点通过压力支持的烧结工艺与无机的基板层的电传导结构和/或热传导结构接触，其通过压力支持的烧结工艺从具有电传导结构和/或热传导结构的原始基板层中产生。
通过在从属权利要求中说明的措施和改进形式可以有利地改进在独立权利要求1中说明的电子电路模块和在独立权利要求12中说明的用于制造用于这种电子电路模块的多层电路载体的方法。
特别有利的是，至少一个SiC功率半导体的第一侧可以朝向多层LTCC电路载体的第一侧，并且至少一个SiC功率半导体的第二侧可以朝向多层LTCC电路载体的第二侧。因此，至少一个SiC功率半导体的第一侧可以对应其上侧并且第二侧对应其后侧。类似地，多层LTCC电路载体的第一侧可以对应其上侧并且第二侧对应其下侧。
在电子电路模块的一个有利的设计方案中，至少一个SiC功率半导体可以填充对应的凹部，该凹部被引入到至少一个无机的基板层中。由此，至少一个SiC功率半导体可以在其上侧和在其下侧处与对应的导电和/或导热轮廓简单地电接触和/或热接触，该导电和/或导热轮廓被设计在直接设置在至少一个SiC功率半导体之上的基板层的下侧处，或被设计在直接设置在至少一个SiC功率半导体之下的基板层的上侧处。
在电子电路模块的另一有利的设计方案中，在至少一个SiC功率半导体的第一侧上或第二侧上的至少一个连接触点可以经由过孔与设置在多层LTCC电路载体的第一侧上或第二侧上的连接触点电连接，或者与设置在多层LTCC电路载体的第一侧上或第二侧上的电子器件电连接。因此，至少一个SiC功率半导体可以经由过孔例如与设计为逻辑电路的电子器件电接触和/或与设计为分立器件的电子器件电接触，其设置在LTCC电路的上侧或下侧。在此，分立器件例如可以是欧姆电阻、电线圈或电容器。
在电子电路模块的另一有利的设计方案中，大电流导体路径可以嵌入多层LTCC电路载体中，并且经由至少一个第一过孔与在多层LTCC电路载体的第一侧上或第二侧上的对应的连接触点电连接。此外，大电流导体路径可以经由至少一个第二过孔与在至少一个SiC功率半导体的第一侧或第二侧上的对应的连接触点电连接。替代地，大电流导体路径可以经由接触面面状地与至少一个SiC功率半导体的第一侧或第二侧上的对应的连接触点电连接。通过大电流导体路径，可以在LTCC电路载体内传递显著超过20A的大电流。由此，根据本发明的电路载体的实施方式可以在车辆中使用或者在用于具有集成逻辑的电功率输出级的固定设施中使用。
在电子电路模块的进一步有利的设计方案中，至少一个SiC功率半导体的第一侧(或上侧)可以与多层LTCC电路载体的第一侧(或上侧)齐平地连接。替代地，至少一个SiC功率半导体的第二侧(或后侧)可以与多层LTCC电路载体的第二侧(或后侧)齐平地连接。由此，可以将至少一个SiC功率半导体与外部组件或设备简单地电接触和/或热接触。例如，因此控制设备或耗电器、即例如电动机可以直接与至少一个SiC功率半导体的对应的连接触点接触。附加地，诸如冷却体的冷却设备可以经由导热性良好的但电绝缘的绝缘层与至少一个SiC功率半导体的对应的连接触点接触。
在电子电路模块的另一有利的设计方案中，至少一个SiC功率半导体的第一侧(或上侧)上或第二侧(或后侧)上的连接触点可以面状地与导热且导电的插入件接触，或者面状地与导热且导电的印制的厚层结构接触。在此，插入件或印制的厚层结构可以与多层LTCC电路载体的第一侧或第二侧齐平地连接。由此，至少一个SiC功率半导体可以与外部组件或设备面状地电接触和/或热接触。
替代地，至少一个SiC功率半导体可以在所有四个侧面处都被多层LTCC电路载体包围。这意味着，至少一个SiC功率半导体完全集成到LTCC电路载体中。
在电子电路模块的另一有利的设计方案中，至少一个SiC功率半导体例如可以被设计为MOSFET功率开关。
在该方法的有利的设计方案中，在堆叠原始基板层之前，可以将至少一个另外的凹部引入到至少一个原始基板层中，在堆叠期间或在堆叠之后将至少一个过孔和/或至少一个大电流导体路径轨道和/或至少一个导热且导电的插入件作为附加的电传导结构插入该至少一个另外的凹部中，和/或可以将至少一个导热且导电的厚层结构作为附加的电传导结构印制到该至少一个另外的凹部中。由此，设计在原始基板层的上侧或后侧处的电传导结构和/或热传导结构可以彼此接触或与LTCC电路载体的第一侧(或上侧)上或第二侧(或后侧)上的连接触点接触。
在该方法的另一有利的设计方案中，压力支持的烧结工艺可以使原始基板层的厚度收缩，使得所产生的基板层比原始基板层更薄。此外，引入到至少一个原始基板层中的凹部的高度可以被设计为高于SiC功率半导体，其中至少一个原始基板层中的凹部的高度被选择为使得在至少一个收缩的基板层中的收缩的凹部的高度等于SiC功率半导体的高度，并且至少一个SiC功率半导体填充对应的收缩的凹部。由此，LTCC电路载体的基板层精确配合地收缩到至少一个SiC功率半导体上。在此，电传导结构和/或热传导结构以及导体路径和过孔与在至少一个SiC功率半导体上的连接触点接触，使得也引起电传导结构和/或热传导结构以及导体路径和过孔也与至少一个SiC功率半导体的连接触点一起烧结，并且形成与欧姆触点的稳定电连接。
本发明的实施例在附图中示出并且在下面的描述中更详细地解释。在附图中，相同的附图标记表示功能相同或相似的部件或元件。
附图说明
图1示出在根据本发明的用于制造用于根据本发明的电子电路模块的多层LTCC电路载体的方法期间在不同时间点的LTCC电路载体的实施例的一部分的示意截面图。
图2示出根据本发明的电子电路模块的第一实施例的示意截面图。
图3示出根据本发明的电子电路模块的第二实施例的示意成截面图。
图4示出根据本发明的电子电路模块的第三实施例的示意截面图。
图5示出根据本发明的电子电路模块的第四实施例的示意截面图。
具体实施方式
在根据本发明的用于制造根据本发明的电子电路模块1、1A、1B、1C、1D的多层LTCC电路载体20的方法中(如图2至图4所示)，在具有电传导结构和/或热传导结构的至少一个原始基板层12中引入用于对应的SiC功率半导体7的至少一个凹部14，其中多个原始基板层12堆叠成在图1a)所示的原始基板堆10。凹部14比至少一个SiC功率半导体7更大、特别是更高，并且例如可以通过冲压引入到至少一个原始基板层12中。原始基板层12优选被设计为薄膜，在薄膜的上侧和下侧处安置预设的、未更详细表示的导电和/或导热的导线结构。在原始基板堆10的堆叠期间，至少一个SiC功率半导体位置正确地安置在对应的凹部14中，如图1b)中可见。具有插入的SiC功率半导体7的原始基板堆10在压力和温度下被层压，使得各个原始基板层12“粘接”并且形成图1c)中所示的层压的原始基板堆10A。由于这种多层LTCC电路载体的基本结构，在所示实施例中，至少一个SiC功率半导体完全嵌入层压的原始基板堆10中进而受到保护。经层压的原始基板堆10A在压力支持的烧结工艺中收缩具有嵌入的SiC功率半导体7的图1d)中所示的多层LTCC电路载体20。在此，SiC功率半导体7的连接触点通过压力支持的烧结工艺与无机的基板层22的电传导结构和/或热传导结构接触，其通过压力支持的烧结工艺从具有电传导结构和/或热传导结构的原始基板层12中产生。
从图1中还可见，压力支持的烧结工艺将原始基板层12的厚度或高度收缩，使得所产生的基板层22比原始基板层12更薄。从图1b)中还可见，引入到原始基板层12中的至少一个中的凹部14的高度被设计为高于SiC功率半导体7，其中至少一个原始基板层12中的凹部14的高度被选择为使得在至少一个收缩的基板层22中的收缩的凹部24的厚度或高度对应于SiC功率半导体7的厚度或高度，并且填充收缩的凹部24，如从图1d)中可见。此外，在堆叠原始基板层之前，在至少一个原始基板层12中引入至少一个另外的凹部，至少一个过孔26、27.1、27.2和/或至少一个大电流导体路径28A、28B和/或至少一个导热且导电的插入件作为附加的电传导结构被插入到该另外的凹部中，和/或至少一个导热且导电的厚层结构29被印制到该另外的凹部中。
从图2至图5中可见，根据本发明的电子电路模块1的所示出的实施例分别包括：由结构化的无机的基板层22构成的多层LTCC电路载体20，基板层具有电传导结构和/或热传导结构以用于电传导和/或热传导；至少一个电子器件5，该电子器件被设置在LTCC电路载体20的第一侧20.1和/或相对置的第二侧20.2上；和至少一个SiC功率半导体7。在此，至少一个SiC功率半导体7嵌入多层LTCC电路载体20中，并且在至少三个侧面处被多层LTCC电路载体20包围，其中SiC功率半导体7的连接触点与LTCC电路载体20的电传导结构和/或热传导结构接触。多层LTCC电路载体20根据上述方法制造。
在所示的实施例中，电子电路模块1、1A、1B、1C、1D例如被设计为功率模块3，并且至少一个SiC功率半导体7被设计为MOSFET功率开关。
从图2至图5中还可见，至少一个SiC功率半导体7的第一侧7.1(在此是上侧)朝向多层LTCC电路载体20的第一侧20.1(在此是上侧)，并且至少一个SiC功率半导体7的第二侧7.2(在此是后侧)朝向多层LTCC电路载体20的第二侧20.2(在此是后侧)。此外，至少一个SiC功率半导体7的强度或高度或厚度对应于至少一个无机的基板层22中的对应的凹部24的强度或高度或厚度。
从图2至图4中还可见，在电子电路模块1、1A、1B、1C、1D的实施例的所示出的部分中，至少一个SiC功率半导体7的第一侧7.1(或上侧)上的至少一个连接触点分别经由过孔26与多层LTCC电路载体20的第一侧20.1(或上侧)上的连接触点电接触，连接触点经由键合线9与设置在第一侧20.1(或上侧)上的且设计为逻辑电路5A的电子器件5电连接。逻辑电路5A经由另一键合线9与电传导结构接触。从图2至图4还可见，在第一侧20.1(或上侧)上还设置有被设计为分立器件5B的另外的电子器件5，并且与对应的电传导结构接触。此外，在所示实施例中，大电流导体路径28A分别嵌入多层LTCC电路载体20中并且经由至少一个第一过孔27.1与多层LTCC电路载体20的第一侧20.1(或上侧)上或第二侧20.2(或下侧)上的对应的连接触点电连接。
从图2中还可见，所示的SiC功率半导体7以其设计为面状的金属化部的第二侧7.2(或后侧)与LTCC电路载体20的第二侧20.2(或后侧)齐平地连接。此外，在电子电路模块1A的所示的第一实施例中，大电流导体路径28A经由多个第一过孔27.1与多层LTCC电路载体20的第二侧20.2(或下侧)上的对应的连接触点电连接。此外，大电流导体路径28A经由多个第二过孔27.2与至少一个SiC功率半导体7的第一侧7.1(或上侧)上的对应的连接触点电连接。
从图3中还可见，所示的SiC功率半导体7在所有四个侧面被多层LTCC电路载体20包围，进而完全集成到LTCC电路载体20中。此外，在电子电路模块1B的所示的第二实施例中，大电流导体路径28A经由多个第一过孔27.1与多层LTCC电路载体20的第二侧20.2(或下侧)上的对应的连接触点电连接。此外，大电流导体路径28A经由多个第二过孔27.2与至少一个SiC功率半导体7的第一侧7.1(或上侧)上的对应的连接触点电连接。SiC功率半导体7的设计为面状金属化部的第二侧7.2(或后侧)经由多个过孔26与LTCC电路载体20的第二侧20.2(或后侧)上的对应的连接触点连接。
从图4中还可见，所示的SiC功率半导体7在三个侧面处被多层LTCC电路载体20包围，其中SiC功率半导体7的设计为面状的金属化部的第二侧7.2(或后侧)面状地与导热且导电的印制的厚层结构29接触。厚层结构29与多层LTCC电路载体20的第二侧20.2(或后侧)齐平地连接。在电子电路模块1C的所示的第三实施例中，大电流导体路径28A经由多个第一过孔27.1与多层LTCC电路载体20的第二侧20.2(或下侧)上的对应的连接触点电连接。此外，大电流导体路径28A经由多个第二过孔27.2与至少一个SiC功率半导体7的第一侧7.1(或上侧)上的对应的连接触点电连接。在未示出的替代的实施例中，SiC功率半导体7的第二侧7.2(或后侧)面状地与导热且导电的插入件接触，而不与印制的厚层结构29接触。
从图5中还可见，所示的SiC功率半导体7在所有四个侧面处都被多层LTCC电路载体20包围，其中SiC功率半导体7的设计为面状的金属化部的第二侧7.2(或后侧)面状地与另外的大电流导体路径28B的接触面27.3接触，该接触面经由多个第一过孔27.1与LTCC电路载体20的第一侧20.1(或上侧)上的对应的连接触点接触。在电子电路模块1C的所示的第三实施例中，大电流导体路径28A经由多个第一过孔27.1与多层LTCC电路载体20的第二侧20.2(或下侧)上的对应的连接触点电连接。此外，大电流导体路径带28A经由多个第二过孔27.2与至少一个SiC功率半导体7的第一侧7.1(或上侧)上的对应的连接触点电连接。
通过在压力支持的烧结工艺期间的高压，原始基板层12的一部分进入凹部24的最后的空腔中，使得至少一个SiC功率半导体7在所示的实施例中嵌入多层LTCC电路载体20中，如图1d)和图2至图5中可见。在该嵌入中，至少一个SiC功率半导体7的电传导结构和/或热传导结构、大电流导体路径28A、28B和过孔26、27.1、27.2以及连接触点相互接触。LTCC电路载体20的各个结构化的无机的基板层22以及用于电传导结构和/或热传导结构和导体路径和过孔的银在900℃下烧结。在此，也产生银与至少一个SiC功率半导体7的金属触点烧结，并且形成与欧姆触点的稳定电连接。

Claims (15)

1.一种电子电路模块(1)，具有：
多层LTCC电路载体(20)，所述多层LTCC电路载体由结构化的无机的基板层(22)构成，所述基板层具有电传导结构和/或热传导结构以用于电传导和/或热传导；
至少一个电子器件(5)，所述电子器件被设置在所述LTCC电路载体(20)的第一侧(20.1)和/或相对置的第二侧(20.2)上；和
至少一个SiC功率半导体(7)，
其特征在于，
所述至少一个SiC功率半导体(7)嵌入所述多层LTCC电路载体(20)中，并且在至少三个侧面处被所述多层LTCC电路载体(20)包围，其中所述SiC功率半导体(7)的连接触点与所述LTCC电路载体(20)的所述电传导结构和/或热传导结构接触。
2.根据权利要求1所述的电子电路模块(1)，其特征在于，所述至少一个SiC功率半导体(7)的第一侧(7.1)朝向所述多层LTCC电路载体(20)的第一侧(20.1)，并且所述至少一个SiC功率半导体(7)的第二侧(7.2)朝向所述多层LTCC电路载体(20)的第二侧(20.2)。
3.根据权利要求1或2所述的电子电路模块(1)，其特征在于，所述至少一个SiC功率半导体(7)填充对应的凹部(24)，所述凹部被引入到至少一个无机的基板层(22)中。
4.根据权利要求1至3中任一项所述的电子电路模块(1)，其特征在于，在所述至少一个SiC功率半导体(7)的第一侧(7.1)上或第二侧(7.2)上的至少一个连接触点经由过孔(26)与设置在所述多层LTCC电路载体(20)的第一侧(20.1)上或第二侧(20.2)上的连接触点电连接，或者与设置在所述多层LTCC电路载体(20)的第一侧(20.1)上或第二侧(20.2)上的电子器件(5)电连接。
5.根据权利要求1至4中任一项所述的电子电路模块(1)，其特征在于，大电流导体路径(28A，28B)嵌入所述多层LTCC电路载体(20)中，并且经由至少一个第一过孔(27.1)与在所述多层LTCC电路载体(20)的第一侧(20.1)上或第二侧(20.2)上的对应的连接触点电连接。
6.根据权利要求5所述的电子电路模块(1)，其特征在于，所述大电流导体路径(28A)经由至少一个第二过孔(27.2)与在所述至少一个SiC功率半导体(7)的第一侧(7.1)上或第二侧(7.2)上的对应的连接触点电连接。
7.根据权利要求5所述的电子电路模块(1)，其特征在于，所述大电流导体路径(28B)经由接触面(27.3)面状地与在所述至少一个SiC功率半导体(7)的第一侧(7.1)上或第二侧(7.2)上的对应的连接触点电连接。
8.根据权利要求2至7中任一项所述的电子电路模块(1)，其特征在于，所述至少一个SiC功率半导体(7)的第一侧(7.1)与所述多层LTCC电路载体(20)的第一侧(20.1)齐平地连接，或者所述至少一个SiC功率半导体(7)的第二侧(7.2)与所述多层LTCC电路载体(20)的第二侧(20.2)齐平地连接。
9.根据权利要求1至8中任一项所述的电子电路模块(1)，其特征在于，在所述至少一个SiC功率半导体(7)的第一侧(7.1)上或第二侧(7.2)上的连接触点面状地与导热且导电的插入件接触，或者面状地与导热且导电的印制的厚层结构(29)接触，其中所述插入件或所述厚层结构(29)与所述多层LTCC电路载体(20)的第一侧(20.1)或第二侧(20.2)齐平地连接。
10.根据权利要求1至8中任一项所述的电子电路模块(1)，其特征在于，所述至少一个SiC功率半导体(7)在所有四个侧面处都被所述多层LTCC电路载体(20)包围。
11.根据权利要求1至10中任一项所述的电子电路模块(1)，其特征在于，所述至少一个SiC功率半导体(7)被设计为MOSFET功率开关。
12.一种用于制造电子电路模块(1)的多层LTCC电路载体(20)的方法，所述电子电路模块根据权利要求1至11中任一项来设计，其特征在于，在具有电传导结构和/或热传导结构的至少一个原始基板层(12)中引入用于对应的SiC功率半导体(7)的至少一个凹部(14)，其中多个原始基板层(12)堆叠，并且将至少一个SiC功率半导体(7)插入到所述至少一个凹部(14)中，其中具有所述SiC功率半导体(7)的原始基板堆(10)在压力和温度下层压，并且其中经层压的原始基板堆(10A)在压力支持的烧结工艺中收缩成具有嵌入的所述SiC功率半导体(7)的所述多层LTCC电路载体(20)，其中所述SiC功率半导体(7)的连接触点通过所述压力支持的烧结工艺与无机的基板层(22)的所述电传导结构和/或热传导结构接触，所述电传导结构和/或热传导结构通过所述压力支持的烧结工艺从具有电传导结构和/或热传导结构的所述原始基板层(12)中产生。
13.根据权利要求12所述的方法，其特征在于，在堆叠所述原始基板层(12)之前，将至少一个另外的凹部引入到至少一个原始基板层(12)中，在堆叠期间或在堆叠之后将至少一个过孔(26，27.1，27.2)和/或至少一个大电流导体路径轨道(28A，28B)和/或至少一个导热且导电的插入件作为附加的电传导结构插入所述至少一个另外的凹部中，和/或将至少一个导热且导电的厚层结构(29)作为附加的电传导结构印制到所述至少一个另外的凹部中。
14.根据权利要求12或13所述的方法，其特征在于，所述压力支持的烧结工艺使所述原始基板层(12)的厚度收缩，使得所产生的基板层(22)比所述原始基板层(12)更薄。
15.根据权利要求12至14中任一项所述的方法，其特征在于，引入到至少一个原始基板层(12)中的凹部(14)的高度被设计为高于所述SiC功率半导体(7)，其中所述至少一个原始基板层(12)中的凹部(14)的高度被选择为使得在至少一个收缩的基板层(22)中的收缩的凹部(24)的高度等于所述SiC功率半导体(7)的高度，并且所述至少一个SiC功率半导体(7)填充对应的收缩的凹部(24)。
CN202180057460.6A 2020-08-03 2021-07-22 电子电路模块 Pending CN116097434A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020209752.6A DE102020209752A1 (de) 2020-08-03 2020-08-03 Elektronisches Schaltungsmodul
DE102020209752.6 2020-08-03
PCT/EP2021/070585 WO2022028915A1 (de) 2020-08-03 2021-07-22 Elektronisches schaltungsmodul

Publications (1)

Publication Number Publication Date
CN116097434A true CN116097434A (zh) 2023-05-09

Family

ID=77179988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057460.6A Pending CN116097434A (zh) 2020-08-03 2021-07-22 电子电路模块

Country Status (7)

Country Link
US (1) US20230268278A1 (zh)
EP (1) EP4189738A1 (zh)
JP (1) JP2023536196A (zh)
KR (1) KR20230042373A (zh)
CN (1) CN116097434A (zh)
DE (1) DE102020209752A1 (zh)
WO (1) WO2022028915A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023200721A1 (de) 2023-01-30 2024-08-01 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagiges Keramiksubstrat

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102005037456B4 (de) 2005-08-01 2007-10-25 Technische Universität Ilmenau Verfahren zur Herstellung eines mehrlagigen Keramikverbundes
US20070231826A1 (en) 2005-10-19 2007-10-04 General Electric Company Article and assembly for magnetically directed self assembly
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
US9225379B2 (en) * 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
DE102015202669A1 (de) 2015-02-13 2016-09-01 Robert Bosch Gmbh Schaltungsträger und Verfahren zur Herstellung eines Schaltungsträgers
DE102016202669A1 (de) 2016-02-22 2017-08-24 Friedrich-Alexander-Universität Erlangen-Nürnberg Spiralförmiges MR-Erfassungsmuster
DE102016214607B4 (de) 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
DE102016224943A1 (de) 2016-12-14 2018-06-14 Robert Bosch Gmbh Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE102018102144A1 (de) 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
EP3547359A1 (en) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Improved pre-packed power cell

Also Published As

Publication number Publication date
WO2022028915A1 (de) 2022-02-10
KR20230042373A (ko) 2023-03-28
US20230268278A1 (en) 2023-08-24
EP4189738A1 (de) 2023-06-07
DE102020209752A1 (de) 2022-02-03
JP2023536196A (ja) 2023-08-23

Similar Documents

Publication Publication Date Title
US10991643B2 (en) Power module comprising a housing which is formed in levels
US6930256B1 (en) Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7285730B2 (en) Ceramic circuit board and method for manufacturing the same
EP0665591A1 (en) Method for forming a power circuit package
EP3584833B1 (en) Power module with improved alignment
KR20200135848A (ko) 전자 모듈 및 그 제조 방법
CN107204300A (zh) 用于制造芯片复合结构的方法
WO2019187400A1 (en) Pre-packed power cell, power module and method for manufacturing pre-packed power cell
US9818730B2 (en) Semiconductor arrangement, method for producing a number of chip assemblies, method for producing a semiconductor arrangement and method for operating a semiconductor arrangement
CN116097434A (zh) 电子电路模块
US10129987B2 (en) Circuit carrier and a method for producing a circuit carrier
US5898128A (en) Electronic component
US11749533B2 (en) Method of manufacturing a power semiconductor component arrangement or a power semiconductor component housing
CN108028242B (zh) 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法
EP0809861A1 (en) Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
US20220377901A1 (en) Electronic device with castellated board
US20220285311A1 (en) Installing an Electronic Assembly
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
Böttcher et al. Concepts for realizing High-Voltage Power Modules by Embedding of SiC Semiconductors
CN118749133A (zh) 具有至少一个被动元件和基底的用于半导体布置的组件
CN115152330A (zh) 陶瓷载体衬底和功率模块
WO2022096638A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
CN118198027A (zh) 用于车辆的功率模块和构建这种功率模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination