CN116089353A - 一种面向片上网络与RapidIO设备的数据包传输方法 - Google Patents

一种面向片上网络与RapidIO设备的数据包传输方法 Download PDF

Info

Publication number
CN116089353A
CN116089353A CN202310030635.5A CN202310030635A CN116089353A CN 116089353 A CN116089353 A CN 116089353A CN 202310030635 A CN202310030635 A CN 202310030635A CN 116089353 A CN116089353 A CN 116089353A
Authority
CN
China
Prior art keywords
data
bits
nwrite
packet
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310030635.5A
Other languages
English (en)
Inventor
鞠虎
高营
田青
韩玉洁
周颖
陈俊如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202310030635.5A priority Critical patent/CN116089353A/zh
Publication of CN116089353A publication Critical patent/CN116089353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/03—Protocol definition or specification 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开一种面向片上网络与RapidIO设备的数据包传输方法，属于集成电路通信领域，规定片上网络中的数据传输格式，其中规定片上网络中的数据传输以数据包为单位进行，并定义一个时钟周期内片上网络中其中一条数据链路上传输的数据为一个微片，该微片的数据位宽为154bit，每个数据包由若干个微片组成。规定转换接口接收/发送的AXI请求的NWRITE包数据负载格式说明；其中，接收的NWRITE包分为NWRITE初始配置包、NWRITE请求包以及NWRITE写数据包，发送的NWRITE包的数据负载格式分为NWRITE读响应数据包和NWRITE各类通知信息包。本发明支持片上网络与RapidIO设备之间的高效通信，降低了数据包传输延迟。

Description

一种面向片上网络与RapidIO设备的数据包传输方法
技术领域
本发明涉及集成电路通信技术领域，特别涉及一种面向片上网络与RapidIO设备的数据包传输方法。
背景技术
随着集成电路进入后摩尔时代，为了应对人工智能、大数据等业务对计算芯片所提出的日益增长的计算需求，传统的依赖于提高单颗芯片集成度的方式会造成芯片制造成本急剧增加，且随着工艺尺寸的缩小，开发单片专用集成电路的成本和开发周期变得极高。摩尔定律的终结将增加对特定领域专用芯片的需求和使用，利用专用加速器与特定处理器的组合来满足云基础设施、网络基础设施、物联网以及边缘计算等特定应用对芯片功率、良率和性能要求也越来越高。在此情况下，构建一个一体化的高性能网络，实现多个功能单元和多个芯片之间的高效通信也尤为重要。
在过去的20多年里，片上网络(Network-on-Chip，NoC)技术取得了充分的研究和长足发展，尤其是在构建大型复杂系统时，片上网络替代传统总线式互连结构成为了不可或缺的系统部件。RapidIO协议是一种在嵌入式系统领域应用广泛的开放式互连技术标准。RapidIO设备(例如DSP)是多裸芯集成微系统的重要组件，RapidIO协议中进行数据写传输时常使用NWRITE包或适用于大量数据流写传输的SWRITE包，对于读传输只能以NREAD包发起读请求，并由RESPONSE包返回读数据。RapidIO协议限定了数据包的有效载荷最多包含256字节的数据，这一数据量远远小于互连裸芯包传输协议中的数据包最大数据负载容量，会导致大数据量的读事务不得不拆分为数次NREAD请求，读响应数据也需要以多次RESPONSE包的形式返回，而每次拆分都会引入更多的数据包传输延迟，这大大降低了大数据量读写传输的效率，影响了系统性能。
发明内容
本发明的目的在于提供一种面向片上网络与RapidIO设备的数据包传输方法，以解决背景技术中的问题数据包传输延迟高和传输效率低的问题，实现了片上网络与RapidIO设备之间的高效通信问题，可高效地对数字信号处理器等RapidIO设备进行快速的扩展与集成。
为解决上述技术问题，本发明提供了一种面向片上网络与RapidIO设备的数据包传输方法，规定片上网络中的数据传输格式，以及规定转换接口接收/发送的AXI请求的数据负载格式。
在一种实施方式中，规定片上网络中的数据传输以数据包为单位进行，并定义一个时钟周期内片上网络中其中一条数据链路上传输的数据为一个微片，该微片的数据位宽为154bit，每个数据包由若干个微片组成；
每个数据包均包含一个头微片、若干个体微片以及一个尾微片；其中，头微片中存储有当前数据包的所有有效信息，以标记数据包的起始位置；体微片用于装载有效数据负载；尾微片用于标记数据包的结束位置。
在一种实施方式中，转换接口通过RapidIO设备接收到的AXI请求均由NWRITE包转换而来，接收的NWRITE包分为NWRITE初始配置包、NWRITE请求包以及NWRITE写数据包；其中，NWRITE初始配置包用于每次复位后配置的各类信息；NWRITE请求包用于发起一次请求，包含发起请求所需的各类控制信息；NWRITE写数据包用于在写相关请求中提供写数据。
在一种实施方式中，所述NWRITE初始配置包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE初始配置包的数据负载共包含5个双字数据，首个双字数据的bit31～bit0为读响应AXI地址；bit35～bit32为片上网络ID；bit36～62为中断信息；最高位bit63为1，用于区分初始配置包和其他包类型；第二个双字数据中的第一个字为重传失败通知的AXI地址信息；第三到第五个双字数据表示不同类型通知的AXI地址信息。
在一种实施方式中，所述NWRITE请求包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE请求包的数据负载共包含3个双字数据，首个双字数据的最高位为0，区分初始配置包和其他包类型；bit16～bit13为事件类型；bit12～bit9为事务ID；bit8～bit0为数据长度；第二个双字数据为64bit主地址，第三个双字地址为64bit辅助地址。
在一种实施方式中，所述NWRITE写数据包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE写数据包的数据负载为写请求想要写入的数据；一次写相关请求由一个请求包和若干个写数据包构成，所述NWRITE写数据包的长度与数量不固定，但对于一次具体的写相关请求，所述NWRITE写数据包包含的数据量与对应所述NWRITE请求包的长度字段信息匹配。
在一种实施方式中，转换接口通过AXI总线向RapidIO设备发送多种类型的数据信息，这些数据信息被IP转换为NWRITE包，发送的NWRITE包的数据负载格式分为NWRITE读响应数据包和NWRITE各类通知信息包；NWRITE读响应数据包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐，NWRITE读响应数据包的负载格式包含事务ID、数据长度、读响应数据的起始地址、读响应数据以及校验结果；
NWRITE各类通知信息包主要包含重传失败通知、占用释放通知、DMA结束通知、共享写通知、写请求信息通知以及请求已接受通知，且数据负载格式以双字数据为单位。
在一种实施方式中，所述重传失败通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0；
所述占用释放通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0；
所述DMA结束通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit60～bit4为预留位，置0；
所述共享写通知包含两个双字数据，第一个双字数据的bit63～bit61为通知类型，bit8～bit0为长度信息，bit12～bit9为事务ID，bit60～bit13为预留位，置0；第二个双字数据为共享数据的地址，该地址作为获取共享数据的读请求主地址；
所述写请求信息通知的bit63～bit61为通知类型，bit31～bit0为发送写请求的AXI写地址，bit40～bit32为长度信息，bit41为错误标志位，该位为1时表示写数据校验不通过，该位为0时表示写数据校验通过，bit60～bit42为预留位，置0；
所述请求已接受通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0。
在本发明提供的一种面向片上网络与RapidIO设备的数据包传输方法中，规定片上网络中的数据传输格式，以及规定转换接口接收/发送的AXI请求的数据负载格式。本发明实现了片上网络与RapidIO设备之间的高效通信问题，可高效地对数字信号处理器等RapidIO设备进行快速的扩展与集成，支持片上网络与RapidIO设备之间的高效通信，降低了数据包传输延迟。
附图说明
图1是本发明提出的一种面向片上网络与RapidIO设备的数据包传输方法示意图；
图2是传输数据包的格式示意图；
图3是NWRITE初始配置包的数据负载格式示意图；
图4是NWRITE请求包数据负载格式示意图；
图5是NWRITE写数据包数据负载格式示意图；
图6是NWRITE读响应数据包数据负载格式示意图；
图7是NWRITE各类通知信息包数据负载格式示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种面向片上网络与RapidIO设备的数据包传输方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种面向片上网络与RapidIO设备的数据包传输方法，其结构如图1所示，规定片上网络中的数据传输格式；同时，规定转换接口接收/发送的AXI请求的数据负载格式。具体设计细节如下：
P1.数据传输格式定义
本发明中规定片上网络中的数据传输以数据包为单位进行，如图2所示，并定义一个时钟周期内网络中某条数据链路上传输的数据为一个微片，数据位宽为154bit，每个数据包由若干个微片组成。所有数据包均包含一个头微片、若干个体微片以及一个尾微片；其中，头微片中存储有当前数据包的所有有效信息以标记数据包的起始位置，体微片用于装载有效数据负载，尾微片以标记数据包的结束位置。
P2.NWRITE包的数据负载格式定义
转换接口通过RapidIO设备接收到的AXI请求均由NWRITE包转换而来，接收的NWRITE包分为NWRITE初始配置包、NWRITE请求包以及NWRITE写数据包；其中，NWRITE初始配置包用于每次复位后配置的各类信息；NWRITE请求包用于发起一次请求，包含发起请求所需的各类控制信息；NWRITE写数据包用于在写相关请求中提供写数据。
NWRITE初始配置包的数据负载格式如图3所示，要求数据量必须是双字的整数倍，且地址必须与双字边界对齐，故图3中也以双字数据(64bit)为单位进行绘制。NWRITE初始配置包的数据负载共包含5个双字数据，首个双字数据的bit31～bit0为读响应AXI地址；bit35～bit32为NoCID；bit36～62为中断信息；最高位bit63为1，用于区分初始配置包和其他包类型；第二个双字数据中的第一个字为重传失败通知的AXI地址信息；第三到第五个双字数据表示不同类型通知的AXI地址信息。
NWRITE请求包数据负载格式如图4所示，要求数据量必须是双字的整数倍，且地址必须与双字边界对齐。请求包类型的NWRITE包数据负载共包含3个双字数据，首个双字数据的最高位为0，区分初始配置包和其他包类型；bit16～bit13为事件类型；bit12～bit9为事务ID；bit8～bit0为数据长度。第二个双字数据为64bit主地址，第三个双字地址为64bit辅助地址。
NWRITE写数据包数据负载格式如图5所示，要求数据量必须是双字的整数倍，且地址必须与双字边界对齐。写数据包类型的NWRITE包的数据负载为写请求想要写入的数据。一次写相关请求由一个请求包和若干个写数据包构成，写数据包类型的NWRITE包的长度与数量不固定，但对于一次具体的写相关请求，写数据包包含的数据量应该与对应请求包的NWRITE长度字段信息匹配。
转换接口通过AXI总线向RapidIO设备发送多种类型的数据信息，这些数据信息被IP转换为NWRITE包，发送的NWRITE包的数据负载格式分为读响应数据包和各类通知信息包。NWRITE读响应数据包数据负载格式如图6所示，要求数据量必须是双字的整数倍，且地址必须与双字边界对齐，读响应的NWRITE包数据负载格式包含事务ID、数据长度、读响应数据的起始地址、读响应数据以及校验结果。
NWRITE各类通知信息包主要包含重传失败通知、占用释放通知、DMA结束通知、共享写通知、写请求信息通知以及请求已接受通知，各个的数据负载格式如图7所示，由于所用RABIP中以双字为包的数据单位，故图7中也以双字数据(64bit)为单位进行绘制，图7中数据格式既是对应NWRITE包数据负载的格式，也是AXIW通道发送的wdata信号(64bit)的数据格式。
请继续参阅图7，所述重传失败通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，可置0；所述占用释放通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，可置0；所述DMA结束通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit60～bit4为预留位，可置0；所述共享写通知包含两个双字数据，第一个双字数据的bit63～bit61为通知类型，bit8～bit0为长度信息，bit12～bit9为事务ID，bit60～bit13为预留位，可置0；第二个双字数据为共享数据的地址，该地址作为获取共享数据的读请求主地址；所述写请求信息通知的bit63～bit61为通知类型，bit31～bit0为发送写请求的AXI写地址，bit40～bit32为长度信息，bit41为错误标志位，该位为1时表示写数据校验不通过，该位为0时表示写数据校验通过，bit60～bit42为预留位，可置0；所述请求已接受通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，可置0。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种面向片上网络与RapidIO设备的数据包传输方法，其特征在于，规定片上网络中的数据传输格式以及规定转换接口接收/发送的AXI请求的数据负载格式。
2.如权利要求1所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，规定片上网络中的数据传输以数据包为单位进行，并定义一个时钟周期内片上网络中其中一条数据链路上传输的数据为一个微片，该微片的数据位宽为154bit，每个数据包由若干个微片组成；
每个数据包均包含一个头微片、若干个体微片以及一个尾微片；其中，头微片中存储有当前数据包的所有有效信息，以标记数据包的起始位置；体微片用于装载有效数据负载；尾微片用于标记数据包的结束位置。
3.如权利要求1所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，转换接口通过RapidIO设备接收到的AXI请求均由NWRITE包转换而来，接收的NWRITE包分为NWRITE初始配置包、NWRITE请求包以及NWRITE写数据包；其中，NWRITE初始配置包用于每次复位后配置的各类信息；NWRITE请求包用于发起一次请求，包含发起请求所需的各类控制信息；NWRITE写数据包用于在写相关请求中提供写数据。
4.如权利要求3所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，所述NWRITE初始配置包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE初始配置包的数据负载共包含5个双字数据，首个双字数据的bit31～bit0为读响应AXI地址；bit35～bit32为片上网络ID；bit36～62为中断信息；最高位bit63为1，用于区分初始配置包和其他包类型；第二个双字数据中的第一个字为重传失败通知的AXI地址信息；第三到第五个双字数据表示不同类型通知的AXI地址信息。
5.如权利要求3所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，所述NWRITE请求包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE请求包的数据负载共包含3个双字数据，首个双字数据的最高位为0，区分初始配置包和其他包类型；bit16～bit13为事件类型；bit12～bit9为事务ID；bit8～bit0为数据长度；第二个双字数据为64bit主地址，第三个双字地址为64bit辅助地址。
6.如权利要求3所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，所述NWRITE写数据包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐；所述NWRITE写数据包的数据负载为写请求想要写入的数据；一次写相关请求由一个请求包和若干个写数据包构成，所述NWRITE写数据包的长度与数量不固定，但对于一次具体的写相关请求，所述NWRITE写数据包包含的数据量与对应所述NWRITE请求包的长度字段信息匹配。
7.如权利要求1所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，转换接口通过AXI总线向RapidIO设备发送多种类型的数据信息，这些数据信息被IP转换为NWRITE包，发送的NWRITE包的数据负载格式分为NWRITE读响应数据包和NWRITE各类通知信息包；NWRITE读响应数据包的数据负载格式要求数据量必须是双字的整数倍，且地址必须与双字边界对齐，NWRITE读响应数据包的负载格式包含事务ID、数据长度、读响应数据的起始地址、读响应数据以及校验结果；
NWRITE各类通知信息包主要包含重传失败通知、占用释放通知、DMA结束通知、共享写通知、写请求信息通知以及请求已接受通知，且数据负载格式以双字数据为单位。
8.如权利要求7所述的面向片上网络与RapidIO设备的数据包传输方法，其特征在于，所述重传失败通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0；
所述占用释放通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0；
所述DMA结束通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit60～bit4为预留位，置0；
所述共享写通知包含两个双字数据，第一个双字数据的bit63～bit61为通知类型，bit8～bit0为长度信息，bit12～bit9为事务ID，bit60～bit13为预留位，置0；第二个双字数据为共享数据的地址，该地址作为获取共享数据的读请求主地址；
所述写请求信息通知的bit63～bit61为通知类型，bit31～bit0为发送写请求的AXI写地址，bit40～bit32为长度信息，bit41为错误标志位，该位为1时表示写数据校验不通过，该位为0时表示写数据校验通过，bit60～bit42为预留位，置0；
所述请求已接受通知的bit63～bit61为通知类型，bit3～bit0为事务ID，bit7～bit4为事件类型，bit60～bit8为预留位，置0。
CN202310030635.5A 2023-01-10 2023-01-10 一种面向片上网络与RapidIO设备的数据包传输方法 Pending CN116089353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310030635.5A CN116089353A (zh) 2023-01-10 2023-01-10 一种面向片上网络与RapidIO设备的数据包传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310030635.5A CN116089353A (zh) 2023-01-10 2023-01-10 一种面向片上网络与RapidIO设备的数据包传输方法

Publications (1)

Publication Number Publication Date
CN116089353A true CN116089353A (zh) 2023-05-09

Family

ID=86202085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310030635.5A Pending CN116089353A (zh) 2023-01-10 2023-01-10 一种面向片上网络与RapidIO设备的数据包传输方法

Country Status (1)

Country Link
CN (1) CN116089353A (zh)

Similar Documents

Publication Publication Date Title
CN112860612B (zh) 互联裸芯与mpu的接口系统及其通信方法
CN109828941B (zh) Axi2wb总线桥实现方法、装置、设备及存储介质
KR101861312B1 (ko) 다중슬롯 링크 계층 플릿에서의 제어 메시징
WO2022166427A1 (zh) 用于互联裸芯的数据传输事件
CN109165178B (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
EP3080708A1 (en) Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses
CN110837486A (zh) 一种基于FPGA的FlexRay-CPCIe通信模块
CN114721979A (zh) 一种面向互连裸芯与axi主设备的转换接口及通信方法
CN202948447U (zh) 基于PCI总线的串行Rapid IO协议控制器
US8090893B2 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
EP1476817A2 (en) Hublink read return streaming
CN116795763B (zh) 基于axi协议的数据分组传输的方法、片上系统和芯片
CN116089353A (zh) 一种面向片上网络与RapidIO设备的数据包传输方法
CN114281499A (zh) 一种总线互连时的中断传递处理方法及系统
CN115982071A (zh) 一种面向ddr3控制器的片上网络转换接口
TWI727581B (zh) 資料傳輸系統
CN115587059A (zh) 一种数据转换系统
CN112131168B (zh) 一种多芯片组及控制方法
US20040098530A1 (en) Flexible data transfer to and from external device of system-on-chip
US6378017B1 (en) Processor interconnection
CN104102604A (zh) 一种业务处理装置
US11636061B2 (en) On-demand packetization for a chip-to-chip interface
US20090210593A1 (en) System and method for communication over a bus
CN115543908B (zh) 基于FPGA的Aurora总线数据交互系统
CN1822597A (zh) 一种ip核接口标准化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination