CN116075212A - 电阻式随机存取存储器及其制备方法 - Google Patents
电阻式随机存取存储器及其制备方法 Download PDFInfo
- Publication number
- CN116075212A CN116075212A CN202310201458.2A CN202310201458A CN116075212A CN 116075212 A CN116075212 A CN 116075212A CN 202310201458 A CN202310201458 A CN 202310201458A CN 116075212 A CN116075212 A CN 116075212A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- random access
- access memory
- resistive random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电阻式随机存取存储器及其制备方法,存储器包括:依次排布的第一电极、阻变存储层和第二电极;第一阻挡层,设置于第二电极上;中间连接层,设置于第一阻挡层上;第二阻挡层,设置于连接层上;第一阻挡层用于阻挡连接层和第二阻挡层中的金属向第二电极扩散,第二阻挡层用作刻蚀阻挡层,中间连接层用于降低第一阻挡层和第二阻挡层之间的接触电阻。本发明不但能够提升电阻式随机存取存储器的热稳定性,而且避免了阻挡层金属在顶电极材料中的扩散,另外还能较大程度降低接触电阻。
Description
技术领域
本发明属于半导体集成电路设计及制造领域,特别是涉及一种电阻式随机存取存储器及其制备方法。
背景技术
电阻式随机存取存储器(resistive random-access memory, RRAM)属于一种非挥发性存储器(non-volatile memory, NVM),具有更小的尺寸、读写快速、数据保存时间长、低耗能、可靠度佳以及与半导体制作工艺相容等特性,因此逐渐受到本领域的关注。电阻式随机存取存储器的基本结构为上、下电极之间夹着一层可变电阻层,通过外加电压使得可变电阻材料在高电阻状态(high resistance state, HRS)和低电阻状态(lowresistancestate, LRS)之间转换,然后将不同的电阻状态编译成1或0来达到存储和辨别数据的目的。
现有的RRAM通常需要在电极上制作阻挡层,然而,现有的RRAM阻挡层容易发生扩散,导致操作电压不稳定,同时热传导能力弱,不利于RRAM的热稳定性,高温下容易导致RRAM的漏电或者失效。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电阻式随机存取存储器及其制备方法,用于解决现有技术中RRAM阻挡层容易发生扩散,导致操作电压不稳定,同时热传导能力弱,不利于RRAM的热稳定性,高温下容易导致RRAM的漏电或者失效的问题。
为实现上述目的及其他相关目的,本发明提供一种电阻式随机存取存储器,所述电阻式随机存取存储器包括:依次排布的第一电极、阻变存储层和第二电极;第一阻挡层,设置于所述第二电极上;中间连接层,设置于所述第一阻挡层上;第二阻挡层,设置于所述连接层上;所述第一阻挡层用于阻挡所述连接层和第二阻挡层中的金属向所述第二电极扩散,所述第二阻挡层用作刻蚀阻挡层,所述中间连接层用于降低所述第一阻挡层和所述第二阻挡层之间的接触电阻。
可选地,所述第一阻挡层的电阻率小于所述第二阻挡层的电阻率。
可选地,所述第一阻挡层的电阻率为所述第二阻挡层的电阻率的五分之一以下。
可选地,所述第一阻挡层的热导率大于所述第二阻挡层的热导率。
可选地,所述第一阻挡层的热导率为所述第二阻挡层的热导率的五倍以上。
可选地,所述第一阻挡层的材质包括钨和铂中的一种或两种。
可选地,所述第一阻挡层的厚度范围为30埃~300埃。
可选地,所述中间连接层的材质包括钛和钽中的一种或两种。
可选地,所述中间连接层的厚度范围为5埃~50埃。
可选地,所述第二阻挡层的材质包括氮化钽和氮化钛中的一种或两种。
可选地,所述第二阻挡层的厚度范围为150埃~1500埃。
可选地,所述阻变存储层至少包括可逆变的高阻态和低阻态。
本发明还提供一种电阻式随机存取存储器的制备方法,所述制备方法包括步骤:形成依次排布第一电极、阻变存储层和第二电极;于所述第二电极上形成第一阻挡层;于所述第一阻挡层上形成中间连接层;于所述连接层上形成第二阻挡层;所述第一阻挡层用于阻挡所述连接层和第二阻挡层中的金属向所述第二电极扩散,所述第二阻挡层用作刻蚀阻挡层,所述中间连接层用于降低所述第一阻挡层和所述第二阻挡层之间的接触电阻。
如上所述,本发明的电阻式随机存取存储器及其制备方法,具有以下有益效果:
本发明在电阻式随机存取存储器的顶电极上设置第一阻挡层、中间连接层和第二阻挡层的三明治结构,第一,该第一阻挡层能都阻断中间连接层和第二阻挡层中原子的扩散,保护顶电极;第二,该第一阻挡层的导热能力较佳,热导率大于第二阻挡层,能够增加电阻式随机存取存储器的热稳定性;第三,该第一阻挡层的电阻率较低,电阻率小于第二阻挡层,其和顶电极的接触良好,能较大程度降低接触电阻;第四,通过中间连接层,可以有效降低第一阻挡层和第二阻挡层之间的接触电阻;第五,该第二阻挡层用作刻蚀阻挡层,可以同时起刻蚀停止层和保护层的作用。上述第一阻挡层、中间连接层和第二阻挡层共同作用,不但能够提升电阻式随机存取存储器的热稳定性,而且避免了阻挡层金属在顶电极材料中的扩散,另外还能较大程度降低接触电阻。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于说明本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1显示为一种电阻式随机存取存储器的结构示意图。
图2显示为另一种电阻式随机存取存储器的结构示意图。
图3~图8显示为本发明实施例的电阻式随机存取存储器的制备方法各步骤所呈现的结构示意图,其中,图8显示为本发明实施例的电阻式随机存取存储器的结构示意图。
元件标号说明:101底电极、102阻变存储层、103顶电极、104阻挡层、201底电极、202阻变存储层、203顶电极、204连接层、205阻挡层、301底电极、302阻变存储层、303顶电极、304第一阻挡层、305中间连接层、306第二阻挡层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1所示,一种RRAM结构包括底电极101、阻变存储层102和顶电极103,顶电极103的上部是阻挡层104,阻挡层104的作用是作为顶电极互连的刻蚀停止层,并且防止顶电极材料被氧化或破坏。如图2所示另一种RRAM结构包括底电极201、阻变存储层202和顶电极203,顶电极上部是阻挡层结构,阻挡层结构由两层膜组成,分别为连接层204和钝化的阻挡层205,连接层204的作用是降低阻挡层205和顶电极203的接触电阻。
RRAM的顶电极上部一般有阻挡层,阻挡层的作用主要是用来做顶电极互连的刻蚀停止层,并且作为顶电极的保护层,防止顶电极材料被氧化或破坏。阻挡层的材料一般为氮化钽,氮化钛等金属氮化物,或者是金属和金属氮化物的双层结构,增加金属层是为了降低接触电阻。这种传统的阻挡层中的金属,容易在高温下容易发生微量的扩散,影响顶电极,导致操作电压的不稳定。另外,传统阻挡层的热传导能力弱,不利于RRAM的热稳定性,高温下容易导致RRAM的漏电或者失效。
如图8所示,本实施例提供一种电阻式随机存取存储器,所述电阻式随机存取存储器包括:底电极301;阻变存储层302,具有可变电阻且设置在所述底电极301上;顶电极303,设置于所述阻变存储层302上;第一阻挡层304,设置于所述顶电极303上;中间连接层305,设置于所述第一阻挡层304上;第二阻挡层306,设置于所述连接层上;所述第一阻挡层304用于阻挡所述连接层和第二阻挡层306中的金属向所述顶电极303扩散,所述第二阻挡层306用作刻蚀阻挡层,所述中间连接层305用于降低所述第一阻挡层304和所述第二阻挡层306之间的接触电阻。
在一个实施例中,所述电阻式随机存取存储器还包括一集成芯片,该集成芯片包括一基底,所述基底中设置有如晶体管等元器件,如CMOS器件等,所述基底上设置有层间介质和互连层,用于所述元器件的引出。在一些实施例中,层间介质可以为二氧化硅、硼硅玻璃等,互连层以包为铜、铝或钨的导电金属。
如图8所示,所述底电极301可以直接与所述互连层接触,在一些实施例中,所述底电极301的材质可以为钛(Ti)、钽(Ta)、镍(Ni)、铜(Cu)、钨(W)、铪(Hf)、锆(Zr)、铌(Nb)、钇(Y)、锌(Zn)、钴(Co)、铝(Al)、硅(Si)、锗(Ge)及其合金所组成的族群中的一种或多种材料。
如图8所示,所述阻变存储层302设置于所述底电极301上方,在一些实施例中,所述阻变存储层302可以直接接触底电极301。所述阻变存储层302至少包括可逆变的高阻态和低阻态。具体地,所述阻变存储层302配置为包括在第一数据状态(例如0)下的高电阻状态和与在第二数据状态(例如1)的低电阻状态,并可在高电阻状态与低电阻状态之间经历可逆变化来存储数据状态。所述阻变存储层302包括具有可变电阻的高k介电材料,例如,所述阻变存储层302可可以包括过度金属氧化物,例如氧化镍(NiO)、氧化钛(TiO)、氧化锌(ZnO)、氧化锆(ZrO)、氧化铪(HfO)、氧化钽(TaO)等,且不限于此处所列举的示例。
如图8所示,所述顶电极303设置于所述阻变存储层302上,在一些实施例中,所述顶电极303的材质可以为钛(Ti)、钽(Ta)、镍(Ni)、铜(Cu)、钨(W)、铪(Hf)、锆(Zr)、铌(Nb)、钇(Y)、锌(Zn)、钴(Co)、铝(Al)、硅(Si)、锗(Ge)及其合金所组成的族群中的一种或多种材料。
如图8所示,所述第一阻挡层304设置于所述顶电极303上,所述第一阻挡层304用于阻挡所述连接层和第二阻挡层306中的金属向所述顶电极303扩散;在一些实施例中,所述第一阻挡层304的材质包括相对惰性的金属材料(不容易扩散的金属材料),例如可以为钨(W)和铂(Pt)中的一种或两种,所述第一阻挡层304的厚度范围为30埃~300埃,以实现其阻挡功能。
如图8所示,所述中间连接层305设置于所述第一阻挡层304上,所述中间连接层305用于降低所述第一阻挡层304和所述第二阻挡层306之间的接触电阻,并增强所述第一阻挡层304和所述第二阻挡层306之间的结合强度。在一些实施例中,所述中间连接层305的材质包括钛(Ti)和钽(Ta)中的一种或两种,所述中间连接层305的厚度范围为5埃~50埃。
如图8所示,所述第二阻挡层306设置于所述连接层上,所述第二阻挡层306用作刻蚀阻挡层,同时可以保护其下方的电极层结构;在一些实施例中,所述第二阻挡层的材质可以为金属氮化物,例如可以包括氮化钽(TaN)和氮化钛(TiN)中的一种或两种,所述第二阻挡层的厚度范围为150埃~1500埃。
在一个实施例中,所述第一阻挡层304的电阻率小于所述第二阻挡层306的电阻率。优选地,所述第一阻挡层304的电阻率为所述第二阻挡层306的电阻率的五分之一以下。在一个实施例中,所述第一阻挡层304的电阻率为所述第二阻挡层306的电阻率的十分之一以下。
在一个实施例中,所述第一阻挡层304的热导率大于所述第二阻挡层306的热导率。优选地,所述第一阻挡层304的热导率为所述第二阻挡层306的热导率的五倍以上。在一个实施例中,所述第一阻挡层304的热导率为所述第二阻挡层306的热导率的十倍以上。
本发明在电阻式随机存取存储器的顶电极303上设置第一阻挡层304、中间连接层305和第二阻挡层306的三明治结构,第一,该第一阻挡层304能都阻断中间连接层305和第二阻挡层306中原子的扩散,保护顶电极303;第二,该第一阻挡层304的导热能力较佳,热导率大于第二阻挡层306,能够增加电阻式随机存取存储器的热稳定性;第三,该第一阻挡层304的电阻率较低,电阻率小于第二阻挡层306,其和顶电极303的接触良好,能较大程度降低接触电阻;第四,通过中间连接层305,可以有效降低第一阻挡层304和第二阻挡层306之间的接触电阻;第五,该第二阻挡层306用作刻蚀阻挡层,可以同时起刻蚀停止层和保护层的作用。上述第一阻挡层304、中间连接层305和第二阻挡层306共同作用,不但能够提升电阻式随机存取存储器的热稳定性,而且避免了阻挡层金属在顶电极303材料中的扩散,另外还能较大程度降低接触电阻。
在一个实施例中,所述电阻式随机存取存储器还包括顶部绝缘层和顶部互连层,顶部互连层包括顶部金属通孔和设置于顶部绝缘层的连接金属部。
如图3~图8所示,本发明还提供一种电阻式随机存取存储器的制备方法,所述电阻式随机存取存储器的基本结构可参阅上述实施例,所述制备方法包括步骤:
首先进行步骤1),提供一基底(未予图示),所述基底上形成有互连层。
例如,所述基底中设置有如晶体管等元器件,如CMOS器件等,所述基底上设置有层间介质和互连层,用于所述元器件的引出。在一些实施例中,层间介质可以为二氧化硅、硼硅玻璃等,互连层以包为铜、铝或钨的导电金属。
如图3所示,然后进行步骤2),于所述互连层上形成底电极301。
例如,可以通过溅射工艺(如磁控溅射)或金属蒸镀工艺等于所述互连层上形成底电极301。
如图4所示,然后进行步骤3),于所述底电极301上形成阻变存储层302,所述阻变存储层302具有可变电阻。
例如,可以通过如溅射工艺、反应溅射工艺、化学气相沉积工艺、原子层沉积工艺等于所述底电极301上形成阻变存储层302。
如图5所示,然后进行步骤4),于所述阻变存储层302上形成顶电极303。
例如,可以通过溅射工艺(如磁控溅射)或蒸镀工艺等于所述阻变存储层302上形成顶电极303。
如图6所示,然后进行步骤5)于所述顶电极303上形成第一阻挡层304。
例如,可以通过溅射工艺于所述顶电极303上形成第一阻挡层304。
如图7所示,然后进行步骤6),于所述第一阻挡层304上形成中间连接层305。
例如,可以通过溅射工艺于所述第一阻挡层304上形成中间连接层305。
如图8所示,最后进行步骤7),于所述连接层上形成第二阻挡层306。
例如,可以通过反应溅射工艺或化学气相沉积工艺等于所述连接层上形成第二阻挡层306。
在上述电阻式随机存取存储器中,所述第一阻挡层304用于阻挡所述连接层和第二阻挡层306中的金属向所述顶电极303扩散,所述第二阻挡层306用作刻蚀阻挡层,所述中间连接层305用于降低所述第一阻挡层304和所述第二阻挡层306之间的接触电阻。
需要说明的是,以上示例提供的方案为垂直方向排布方式的电阻式随机存取存储器及其制备方法,在其他的示例中,所述电阻式随机存取存储器及其制备方法也可以设置为如横向方向排布方式或其他的排布方式,并不限于上述所列举的示例。
如上所述,本发明的电阻式随机存取存储器及其制备方法,具有以下有益效果:
本发明在电阻式随机存取存储器的顶电极303上设置第一阻挡层304、中间连接层305和第二阻挡层306的三明治结构,第一,该第一阻挡层304能都阻断中间连接层305和第二阻挡层306中原子的扩散,保护顶电极303;第二,该第一阻挡层304的导热能力较佳,热导率大于第二阻挡层306,能够增加电阻式随机存取存储器的热稳定性;第三,该第一阻挡层304的电阻率较低,电阻率小于第二阻挡层306,其和顶电极303的接触良好,能较大程度降低接触电阻;第四,通过中间连接层305,可以有效降低第一阻挡层304和第二阻挡层306之间的接触电阻;第五,该第二阻挡层306用作刻蚀阻挡层,可以同时起刻蚀停止层和保护层的作用。上述第一阻挡层304、中间连接层305和第二阻挡层306共同作用,不但能够提升电阻式随机存取存储器的热稳定性,而且避免了阻挡层金属在顶电极303材料中的扩散,另外还能较大程度降低接触电阻。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种电阻式随机存取存储器,其特征在于,所述电阻式随机存取存储器包括:
依次排布的第一电极、阻变存储层和第二电极;
第一阻挡层,设置于所述第二电极上;
中间连接层,设置于所述第一阻挡层上;
第二阻挡层,设置于所述连接层上;
所述第一阻挡层用于阻挡所述连接层和第二阻挡层中的金属向所述第二电极扩散,所述第二阻挡层用作刻蚀阻挡层,所述中间连接层用于降低所述第一阻挡层和所述第二阻挡层之间的接触电阻。
2.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的电阻率小于所述第二阻挡层的电阻率。
3.根据权利要求2所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的电阻率为所述第二阻挡层的电阻率的五分之一以下。
4.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的热导率大于所述第二阻挡层的热导率。
5.根据权利要求4所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的热导率为所述第二阻挡层的热导率的五倍以上。
6.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的材质包括钨和铂中的一种或两种。
7.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第一阻挡层的厚度范围为30埃~300埃。
8.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述中间连接层的材质包括钛和钽中的一种或两种。
9.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述中间连接层的厚度范围为5埃~50埃。
10.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第二阻挡层的材质包括氮化钽和氮化钛中的一种或两种。
11.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述第二阻挡层的厚度范围为150埃~1500埃。
12.根据权利要求1所述的电阻式随机存取存储器,其特征在于:所述阻变存储层至少包括可逆变的高阻态和低阻态。
13.一种如权利要求1~12任意一项所述的电阻式随机存取存储器的制备方法,其特征在于,所述制备方法包括步骤:
形成依次排布第一电极、阻变存储层和第二电极;
于所述第二电极上形成第一阻挡层;
于所述第一阻挡层上形成中间连接层;
于所述连接层上形成第二阻挡层;
所述第一阻挡层用于阻挡所述连接层和第二阻挡层中的金属向所述第二电极扩散,所述第二阻挡层用作刻蚀阻挡层,所述中间连接层用于降低所述第一阻挡层和所述第二阻挡层之间的接触电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310201458.2A CN116075212B (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310201458.2A CN116075212B (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116075212A true CN116075212A (zh) | 2023-05-05 |
CN116075212B CN116075212B (zh) | 2023-07-14 |
Family
ID=86171565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310201458.2A Active CN116075212B (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116075212B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101436643A (zh) * | 2007-11-14 | 2009-05-20 | 旺宏电子股份有限公司 | 一种包含热保护底电极的相变化存储单元及其制作方法 |
CN102104110A (zh) * | 2010-11-16 | 2011-06-22 | 复旦大学 | 一种阻变特性优化的阻变存储器及其制备方法 |
US20140061568A1 (en) * | 2012-08-30 | 2014-03-06 | Durai Vishak Nirmal Ramaswamy | Resistive memory devices |
US20150287914A1 (en) * | 2014-04-02 | 2015-10-08 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
US20170288140A1 (en) * | 2014-09-25 | 2017-10-05 | Intel Corporation | 1s1r memory cells incorporating a barrier layer |
CN108123031A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变式存储器及其制造方法 |
US20180175109A1 (en) * | 2016-12-15 | 2018-06-21 | Samsung Electronics Co., Ltd. | Variable resistance memory device |
CN109148682A (zh) * | 2017-06-19 | 2019-01-04 | 旺宏电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
CN112201749A (zh) * | 2020-09-27 | 2021-01-08 | 昕原半导体(上海)有限公司 | 阻变存储器的制备方法 |
CN113346011A (zh) * | 2020-03-03 | 2021-09-03 | 台湾积体电路制造股份有限公司 | 存储器装置、集成芯片及其形成方法 |
US20220393105A1 (en) * | 2021-06-08 | 2022-12-08 | Microchip Technology Incorporated | Resistive random access memory (rram) cells and methods of construction |
-
2023
- 2023-03-06 CN CN202310201458.2A patent/CN116075212B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101436643A (zh) * | 2007-11-14 | 2009-05-20 | 旺宏电子股份有限公司 | 一种包含热保护底电极的相变化存储单元及其制作方法 |
CN102104110A (zh) * | 2010-11-16 | 2011-06-22 | 复旦大学 | 一种阻变特性优化的阻变存储器及其制备方法 |
US20140061568A1 (en) * | 2012-08-30 | 2014-03-06 | Durai Vishak Nirmal Ramaswamy | Resistive memory devices |
US20150287914A1 (en) * | 2014-04-02 | 2015-10-08 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
US20170288140A1 (en) * | 2014-09-25 | 2017-10-05 | Intel Corporation | 1s1r memory cells incorporating a barrier layer |
CN108123031A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变式存储器及其制造方法 |
US20180175109A1 (en) * | 2016-12-15 | 2018-06-21 | Samsung Electronics Co., Ltd. | Variable resistance memory device |
CN109148682A (zh) * | 2017-06-19 | 2019-01-04 | 旺宏电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
CN113346011A (zh) * | 2020-03-03 | 2021-09-03 | 台湾积体电路制造股份有限公司 | 存储器装置、集成芯片及其形成方法 |
CN112201749A (zh) * | 2020-09-27 | 2021-01-08 | 昕原半导体(上海)有限公司 | 阻变存储器的制备方法 |
US20220393105A1 (en) * | 2021-06-08 | 2022-12-08 | Microchip Technology Incorporated | Resistive random access memory (rram) cells and methods of construction |
Also Published As
Publication number | Publication date |
---|---|
CN116075212B (zh) | 2023-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397292B2 (en) | Methods for forming resistive switching memory elements by heating deposited layers | |
US9373789B2 (en) | Resistive random access memory and method for fabricating the same | |
US7498600B2 (en) | Variable resistance random access memory device and a method of fabricating the same | |
US8637845B2 (en) | Optimized electrodes for Re-RAM | |
CN103907192A (zh) | 具有合金化电极的电阻切换器件及其形成方法 | |
KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 | |
JP2014179571A (ja) | 抵抗変化型記憶装置 | |
EP2927976B1 (en) | Resistive random access memory and method of fabricating the same | |
CN105206743B (zh) | 具有多层器件结构的电阻式随机存取存储器(rram) | |
TW200824046A (en) | Resistive random access memory (RRAM) and method for fabricating the same | |
CN116075212B (zh) | 电阻式随机存取存储器及其制备方法 | |
CN107204397B (zh) | 用于双极性阻变存储器的选择器件及其制备方法 | |
CN107403822A (zh) | 电阻式随机存取内存及其制造方法 | |
US20210408119A1 (en) | Non-volatile storage device and method of manufacturing the same | |
CN111403599B (zh) | 一种半导体结构及其制备方法 | |
TWI670800B (zh) | 電阻式記憶體細胞元結構 | |
CN116018058A (zh) | 电阻式随机存取存储器及其制备方法 | |
US8872152B2 (en) | IL-free MIM stack for clean RRAM devices | |
KR101124403B1 (ko) | 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 | |
JP2013062327A (ja) | 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法 | |
US20200058704A1 (en) | Selector based on transition metal oxide and preparation method therefor | |
US11189660B2 (en) | Non-volatile memory and method of fabricating the same | |
CN112635660B (zh) | 非易失性存储器及其制造方法 | |
KR20120020557A (ko) | 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리 | |
CN116456813A (zh) | 阻变式存储元件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |