CN116072643A - 电路结构体 - Google Patents

电路结构体 Download PDF

Info

Publication number
CN116072643A
CN116072643A CN202211242207.0A CN202211242207A CN116072643A CN 116072643 A CN116072643 A CN 116072643A CN 202211242207 A CN202211242207 A CN 202211242207A CN 116072643 A CN116072643 A CN 116072643A
Authority
CN
China
Prior art keywords
terminal
exposed surface
conductive film
conductive
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211242207.0A
Other languages
English (en)
Inventor
佐佐木庆一
爱知纯也
桥本裕斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd filed Critical Sumitomo Wiring Systems Ltd
Publication of CN116072643A publication Critical patent/CN116072643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connection Or Junction Boxes (AREA)

Abstract

一种电路结构体，提高电路结构体的通用性。电路结构体具备：第一导电构件；第二导电构件；绝缘性的保持构件，保持所述第一导电构件及所述第二导电构件；及电子部件，具有第一端子及第二端子，所述第一导电构件具有第一露出面，所述第一露出面为了电连接于所述第一端子而从所述保持构件露出，所述第二导电构件具有第二露出面，所述第二露出面为了电连接于所述第二端子而从所述保持构件露出，所述保持构件具有绝缘部，所述绝缘部位于所述第一露出面与所述第二露出面之间，所述电路结构体具备第一导电膜，所述第一导电膜将所述第一露出面的至少一部分及所述绝缘部的一部分覆盖，所述第一端子电连接于所述第一导电膜。

Description

电路结构体
技术领域
本公开涉及电路结构体。
背景技术
以往的电路结构体具备多个电子部件(开关元件)、构成电力电路的多个母排(源极母排)及控制端子(栅极母排)、保持母排及控制端子的树脂成形体(例如，参照专利文献1)。树脂成形体通过嵌入成形而与母排及控制端子一体化。电子部件具有源极端子和栅极端子。电子部件的源极端子连接于母排，栅极端子连接于控制端子。
【在先技术文献】
【专利文献】
【专利文献1】日本特开2019-96769号公报
【发明的概要】
【发明要解决的课题】
在以往的电路结构体中，电子部件的源极端子及栅极端子分别连接于母排及控制端子，因此需要使母排与控制端子之间的间隔对应于源极端子与栅极端子之间的端子间隔。然而，在母排与控制端子之间，为了在树脂成形体的嵌入成形时使熔融树脂进入而需要一定值以上的宽的间隔。因此，以往的电路结构体无法安装源极端子与栅极端子之间的端子间隔比所述一定值窄的电子部件，缺乏通用性。
发明内容
因此，在本公开中，目的在于提高电路结构体的通用性。
【用于解决课题的方案】
本公开的一方案的电路结构体具备：第一导电构件；第二导电构件；绝缘性的保持构件，保持所述第一导电构件及所述第二导电构件；及电子部件，具有第一端子及第二端子，所述第一导电构件具有第一露出面，所述第一露出面为了电连接于所述第一端子而从所述保持构件露出，所述第二导电构件具有第二露出面，所述第二露出面为了电连接于所述第二端子而从所述保持构件露出，所述保持构件具有绝缘部，所述绝缘部位于所述第一露出面与所述第二露出面之间，所述电路结构体具备第一导电膜，所述第一导电膜将所述第一露出面的至少一部分及所述绝缘部的一部分覆盖，所述第一端子电连接于所述第一导电膜。
【发明效果】
根据本公开，能够提高电路结构体的通用性。
附图说明
图1是本实施方式的电路结构体的立体图。
图2是电路结构体的俯视图。
图3是表示在第一导电板的露出面载置的电子部件的周边的放大俯视图。
图4是表示在第三导电板的主体露出面载置的电子部件的周边的放大俯视图。
【标号说明】
10 电路结构体
11 导电板(第一导电构件)
12 电源端子
13 控制端子(第二导电构件)
13a 露出面(第二露出面)
14 FET(电子部件)
14a 源极端子(第一端子)
14b 栅极端子(第二端子)
14c 漏极端子
14d 主体部
15 保持构件
15a 第一绝缘部
15b 第二绝缘部
15c 第三绝缘部
15d 第四绝缘部(绝缘部)
15d1 绝缘面
15e 第五绝缘部(绝缘部)
15e1 绝缘面
20 导电膜
31 源极导电膜(第一导电膜)
32 栅极导电膜(第二导电膜)
111 第一导电板
111b 露出面
112 第二导电板
112a 凹部
112c 露出面(第一露出面)
112d 凸部
113 第三导电板
113a 导电主体部
113b 导电延长部
113d 露出面
113e 主体露出面
113f 延长露出面
W1 间隔
W2 端子间隔
W3 间隔
W4 间隔
W5 端子间隔
W6 间隔
具体实施方式
<本公开的实施方式的概要>
首先，列举本公开的实施方式的概要进行说明。
(1)本公开的电路结构体具备：第一导电构件；第二导电构件；绝缘性的保持构件，保持所述第一导电构件及所述第二导电构件；及电子部件，具有第一端子及第二端子，所述第一导电构件具有第一露出面，所述第一露出面为了电连接于所述第一端子而从所述保持构件露出，所述第二导电构件具有第二露出面，所述第二露出面为了电连接于所述第二端子而从所述保持构件露出，所述保持构件具有绝缘部，所述绝缘部位于所述第一露出面与所述第二露出面之间，所述电路结构体具备第一导电膜，所述第一导电膜将所述第一露出面的至少一部分及所述绝缘部的一部分覆盖，所述第一端子电连接于所述第一导电膜。
根据所述电路结构体，在电子部件的第一端子与第二端子之间的端子间隔比第一导电构件的第一露出面与第二导电构件的第二露出面之间的间隔窄的情况下，在使第二端子位于第二露出面的状态下，第一端子有时位于比第一露出面靠跟前的绝缘部。然而，即使在这样的情况下，如果第一端子位于将绝缘部的一部分覆盖的第一导电膜，则通过将第一端子电连接于第一导电膜而第一端子经由第一导电膜电连接于第一露出面。由此，能够安装端子间隔比较窄的电子部件，因此能够提高电路结构体的通用性。
(2)所述第一导电膜优选为金属镀膜。
在该情况下，能够更容易地形成第一导电膜。
(3)优选的是，所述电路结构体具备第二导电膜，所述第二导电膜将所述第二露出面的至少一部分及所述绝缘部的另一部分覆盖，所述第二端子电连接于所述第二导电膜。
在该情况下，在将绝缘部的一部分覆盖的第一导电膜上电连接有第一端子的状态下，即使在第二端子位于比第二露出面靠跟前的绝缘部的情况下，如果第二端子位于绝缘部的另一部分，则通过将第二端子电连接于第二导电膜而第二端子经由第二导电膜电连接于第二露出面。由此，能够安装端子间隔更窄的电子部件，因此能够进一步提高电路结构体的通用性。
(4)所述第二导电膜优选为金属镀膜。
在该情况下，能够容易地形成第二导电膜。
(5)优选的是，在将所述电子部件的所述第一端子与所述第二端子排列的方向设为第一方向的情况下，所述第一端子与所述第二端子之间的所述第一方向的端子间隔比所述第一露出面与所述第二露出面之间的所述第一方向的间隔窄，所述第一导电膜与所述第二导电膜之间的所述第一方向的间隔为所述端子间隔以下。
在该情况下，第一导电膜与第二导电膜之间的间隔为电子部件的第一端子与第二端子之间的端子间隔以下，因此能够使电子部件的第一端子及第二端子分别位于第一导电膜及第二导电膜。因此，通过将电子部件的第一端子及第二端子分别电连接于第一导电膜及第二导电膜而第一端子经由第一导电膜电连接于第一露出面，第二端子经由第二导电膜电连接于第二露出面。由此，即使是端子间隔比第一露出面与第二露出面之间的间隔窄的电子部件也能够安装。
<本公开的实施方式的详情>
以下，基于附图，详细说明本公开的实施方式。需要说明的是，也可以将以下记载的实施方式的至少一部分任意组合。
〔电路结构体〕
图1是本实施方式的电路结构体10的立体图。图2是电路结构体10的俯视图。在以下的本实施方式的说明中，“上”、“下”、“右”、“左”、“前”及“后”这样的方向是指图1所示的方向。
在图1及图2中，电路结构体10能够搭载于各种设备，但是本实施方式的电路结构体10搭载于汽车。具体说明的话，电路结构体10装入于在将未图示的第一车载设备与第二车载设备连结的配线路径的中途介有的电气接线箱。电路结构体10具备多个导电板(第一导电构件)11、多个电源端子12、多个控制端子(第二导电构件)13、多个电子部件14、保持构件15。多个导电板11、多个电源端子12及多个控制端子13构成电路结构体10的电力电路。
本实施方式的电路结构体10具备三个导电板11。导电板11与电源端子12为相同数目，一个导电板11与一个电源端子12以一对一的关系电连接。而且，本实施方式的电路结构体10具备10个控制端子13。控制端子13与电子部件14为相同数目，一个控制端子13与一个电子部件14以一对一的关系电连接。需要说明的是，导电板11、电源端子12、控制端子13及电子部件14的各个数任意，变更自如。
导电板11通过将金属板冲压加工成规定形状来制造，也称为母排。导电板11优选为例如纯铜或铜合金等铜制构件。导电板11的整体为导体，一般的印制基板具有的配线图案未形成于导电板11。本实施方式的电路结构体10具备第一导电板111、第二导电板112及第三导电板113作为多个导电板11。
第一导电板111配置在最前侧，沿左右方向延伸形成。第二导电板112隔开间隔地配置在第一导电板111的后侧，沿左右方向延伸形成。凹部112a及凸部112d在第二导电板112的前后两侧分别沿左右方向交替地连续形成。在本实施方式中，5个凹部112a及5个凸部112d在第二导电板112的前后两侧分别交替地连续形成。
第三导电板113具有沿左右方向延伸形成的导电主体部113a、从导电主体部113a的左端部向前方向延伸形成的导电延长部113b。导电主体部113a隔开间隔地配置在第二导电板112的后侧。导电延长部113b的前部延伸至第一导电板111的左侧的位置而形成。导电延长部113b隔开间隔地配置在第一导电板111及第二导电板112的左侧。需要说明的是，第一导电板111、第二导电板112及第三导电板113的各形状没有限定为本实施方式的形状。例如，第三导电板113也可以仅由导电主体部113a构成。
导电板11具有从保持构件15露出的露出面(第一露出面)。具体而言，第一导电板111具有从保持构件15向上侧露出的露出面111b。第一导电板111中的除了露出面111b之外的一部分(比露出面111b靠下侧的一部分)埋设于保持构件15。第二导电板112具有从保持构件15向上侧露出的露出面112c。第二导电板112的除了露出面112c之外的一部分(比露出面112c靠下侧的一部分)埋设于保持构件15。
第三导电板113具有从保持构件15向上侧露出的露出面113d。露出面113d具有在导电主体部113a中从保持构件15露出的主体露出面113e和在导电延长部113b中从保持构件15露出的延长露出面113f。第三导电板113的除了露出面113d之外的一部分(比露出面113d靠下侧的一部分)埋设于保持构件15。
电源端子12通过将金属线材冲压加工成规定形状来制造。电源端子12是金属制的端子。电源端子12优选为例如纯铜或铜合金等铜制构件。在本实施方式中，多个电源端子12分别经由金属镀膜等导电膜20而与各导电板11电连接。各电源端子12从导电板11向未图示的控制基板供给电力。
控制端子13通过将金属线材冲压加工成规定形状来制造。控制端子13是金属制的端子。控制端子13优选为例如纯铜或铜合金等铜制构件。在本实施方式中，多个控制端子13分别配置于第二导电板112中的前后两侧的各凹部112a。各控制端子13具有从保持构件15向上侧露出的露出面(第二露出面)13a。各控制端子13的除了露出面13a之外的一部分(比露出面13a靠下侧的一部分)埋设于保持构件15。各控制端子13向下方向延伸，并与所述控制基板电连接。
电子部件14是例如场效应晶体管(FET：Field Effect Transistor)等半导体继电器。在以下的说明中，说明电子部件14为场效应晶体管的情况，将场效应晶体管称为“FET”。在本实施方式中，多个FET14由在第一导电板111的露出面111b的后侧沿左右方向隔开间隔地载置的5个FET14、在第三导电板113的主体露出面113e的前侧沿左右方向隔开间隔地载置的5个FET14构成。需要说明的是，电子部件14也可以是FET以外的其他的部件，例如，也可以是机械式继电器等。
保持构件15为具有热塑性的树脂制。保持构件15例如由PPS(聚苯硫醚)、PBT(聚对苯二甲酸丁二醇酯)、尼龙、PP(聚丙烯)、PE(聚乙烯)等构成，具有绝缘性。本实施方式的保持构件15由PPS构成。保持构件15通过注塑成形来成形。在本实施方式中，保持构件15通过将导电板11、电源端子12及控制端子13设置于注塑成形的模具(图示省略)而进行的嵌入成形来制造。由此，保持构件15保持导电板11、电源端子12及控制端子13。导电板11、电源端子12、控制端子13及保持构件15是一体化的嵌入品。
〔电子部件的端子〕
如图2的放大图所示，各FET14具有主体部14d、多个(在图例中为4个)源极端子(第一端子)14a、1个栅极端子(第二端子)14b、1个漏极端子14c。主体部14d形成为长方体状。需要说明的是，源极端子14a的个数任意，变更自如。
图3是表示在第一导电板111的露出面111b载置的FET14的周边的放大俯视图。如图3所示，各FET14的多个源极端子14a在主体部14d的后表面沿左右方向排列设置。各源极端子14a电连接于第二导电板112的露出面112c中的凸部112d的上表面。关于其详情，在后文叙述。
栅极端子14b在主体部14d的后表面中与多个源极端子14a一起沿左右方向排列设置。具体而言，栅极端子14b在主体部14d的后表面中，从位于最左侧的源极端子14a向左侧隔开间隔地设置。栅极端子14b电连接于控制端子13的露出面13a。关于其详情，在后文叙述。漏极端子14c设置于主体部14d的前表面，沿左右方向延伸形成。漏极端子14c通过焊锡等而电连接于第一导电板111的露出面111b。
图4是表示在第三导电板113的主体露出面113e载置的FET14的周边的放大俯视图。如图4所示，各FET14的多个源极端子14a在主体部14d的前表面中沿左右方向排列设置。各源极端子14a电连接于第二导电板112的露出面112c中的凸部112d的上表面。关于其详情，在后文叙述。
栅极端子14b在主体部14d的前表面中与多个源极端子14a一起沿左右方向排列设置。具体而言，栅极端子14b在主体部14d的前表面中，从位于最右侧的源极端子14a向右侧隔开间隔地设置。栅极端子14b电连接于控制端子13的露出面13a。关于其详情，在后文叙述。漏极端子14c设置于主体部14d的后表面，沿左右方向延伸形成。漏极端子14c通过焊锡等而电连接于第三导电板113的主体露出面113e。
〔绝缘部〕
在图2中，保持构件15具有第一绝缘部15a、第二绝缘部15b及第三绝缘部15c作为将相邻的导电板11的露出面彼此之间绝缘的绝缘部。第一绝缘部15a位于第一导电板111的露出面111b与第二导电板112的露出面112c之间，将两露出面111b、112c之间绝缘。第二绝缘部15b位于第二导电板112的露出面112c与第三导电板113的主体露出面113e之间，将两露出面112c、113e之间绝缘。
第三绝缘部15c位于第三导电板113的延长露出面113f与第一导电板111及第二导电板112的各露出面111b、112c之间，将延长露出面113f与各露出面111b、112c之间绝缘。第三绝缘部15c与第一绝缘部15a及第二绝缘部15b的各左端连结。
保持构件15具有多个第四绝缘部15d及多个第五绝缘部15e作为将第二导电板112与各控制端子13的露出面彼此之间绝缘的绝缘部。本实施方式的保持构件15具备位于第二导电板112的上侧的5个第四绝缘部15d和位于第二导电板112的下侧的5个第五绝缘部15e。各第四绝缘部15d与第一绝缘部15a连结。各第五绝缘部15e与第二绝缘部15b连结。
如图3所示，第四绝缘部15d位于第二导电板112的露出面112c与比露出面112c靠前侧的各控制端子13的露出面13a之间，将两露出面112c、13a之间绝缘。本实施方式的第四绝缘部15d在第二导电板112的凹部112a内，以包围控制端子13的露出面13a的方式形成。由此，第四绝缘部15d在各FET14的后侧具有位于第二导电板112的露出面112c中的凸部112d的上表面与其左侧的控制端子13的露出面13a之间的绝缘面15d1。
如图4所示，第五绝缘部15e位于第二导电板112的露出面112c与比露出面112c靠后侧的各控制端子13的露出面13a之间，将两露出面112c、13a之间绝缘。本实施方式的第五绝缘部15e在第二导电板112的凹部112a内，以包围控制端子13的露出面13a的方式形成。由此，第五绝缘部15e在各FET14的前侧具有位于第二导电板112的露出面112c中的凸部112d的上表面与其右侧的控制端子13的露出面13a之间的绝缘面15e1。
第一绝缘部15a～第五绝缘部15e的各上表面配置在同一平面上。此外，导电板11的露出面111b、112c、113d及控制端子13的露出面13a配置在与保持构件15的绝缘部15a～15e的各上表面(包括绝缘面15d1、15e1)相同的平面上(也参照图1)。
〔源极导电膜〕
在图3及图4中，电路结构体10具备将各FET14的源极端子14a电连接的多个源极导电膜(第一导电膜)31。本实施方式的电路结构体10具备与FET14相同数目(10个)的源极导电膜31。需要说明的是，在图1及图2中，省略源极导电膜31的图示。源极导电膜31例如通过真空蒸镀来成膜。本实施方式的源极导电膜31是在铜镀层上层叠有镍镀层而成的金属镀膜。
图3所示的源极导电膜31在各FET14的后侧，以覆盖第二导电板112的露出面112c的一部分(凸部112d的上表面)及第四绝缘部15d的一部分(绝缘面15d1的右端部)的方式形成。图3所示的源极导电膜31的右端缘位于比凸部112d的上表面的右端缘靠左侧的位置。图3所示的源极导电膜31的前端缘以与凸部112d的上表面的前端缘一致的方式设置。由此，在图3所示的源极导电膜31中，仅仅是将第四绝缘部15d的一部分覆盖的左端部从第二导电板112的露出面112c露出，所述左端部以外的其他的部分配置于露出面112c(凸部112d的上表面)。
图3所示的源极导电膜31形成为将各FET14的全部的源极端子14a载置的大小。各FET14的全部的源极端子14a通过焊锡等而电连接于源极导电膜31的上表面。由此，各FET14的全部的源极端子14a经由图3所示的源极导电膜31电连接于第二导电板112的露出面112c(凸部112d的上表面)。需要说明的是，图3所示的源极导电膜31只要至少形成为仅载置与栅极端子14b相邻的最左侧的源极端子14a的大小即可。
图4所示的源极导电膜31在各FET14的前侧，以覆盖第二导电板112的露出面112c的一部分(凸部112d的上表面)及第五绝缘部15e的一部分(绝缘面15e1的左端部)的方式形成。图4所示的源极导电膜31的左端缘位于比凸部112d的上表面的左端缘靠右侧的位置。图4所示的源极导电膜31的后端缘以与凸部1 12d的上表面的后端缘一致的方式设置。由此，在图4所示的源极导电膜31中，仅仅是将第五绝缘部15e的一部分覆盖的右端部从第二导电板112的露出面112c露出，所述右端部以外的其他的部分配置于露出面112c(凸部112d的上表面)。
图4所示的源极导电膜31形成为载置各FET14的全部的源极端子14a的大小。各FET14的全部的源极端子14a通过焊锡等而电连接于源极导电膜31的上表面。由此，各FET14的全部的源极端子14a经由图4所示的源极导电膜31电连接于第二导电板112的露出面112c(凸部112d的上表面)。需要说明的是，图4所示的源极导电膜31只要至少形成为仅载置与栅极端子14b相邻的最右侧的源极端子14a的大小即可。
〔栅极导电膜〕
在图3及图4中，电路结构体10具备将各FET14的栅极端子14b电连接的多个栅极导电膜(第二导电膜)32。本实施方式的电路结构体10具备与FET14相同数目(10个)的栅极导电膜32。需要说明的是，在图1及图2中，省略栅极导电膜32的图示。栅极导电膜32例如通过真空蒸镀来成膜。本实施方式的栅极导电膜32是与源极导电膜31同样地在铜镀层上层叠有镍镀层而成的金属镀膜。
图3所示的栅极导电膜32在各FET14的后侧以覆盖控制端子13的露出面13a的一部分及第四绝缘部15d的其他的一部分(绝缘面15d1的左端部)的方式形成。图3所示的栅极导电膜32的左端缘位于比露出面13a的左端缘靠右侧的位置。图3所示的栅极导电膜32的前端缘位于比露出面13a的前端缘靠前侧的位置。图3所示的栅极导电膜32的后端缘位于比露出面13a的后端缘靠前侧的位置。由此，图3所示的栅极导电膜32覆盖控制端子13的露出面13a的一部分。需要说明的是，图3所示的栅极导电膜32也可以覆盖控制端子13的露出面13a的整体。
在图3所示的栅极导电膜32的上表面通过焊锡等来电连接各FET14的栅极端子14b。由此，各FET14的栅极端子14b经由图3所示的栅极导电膜32电连接于控制端子13的露出面13a。
图3所示的源极导电膜31及栅极导电膜32以满足W1≤W2的关系的方式形成。W1是位于各FET14的后侧的源极导电膜31与栅极导电膜32之间的左右方向的间隔。W2是各FET14的最左侧的源极端子14a与栅极端子14b之间的左右方向的端子间隔。端子间隔W2比分别位于绝缘面15d1的左右两侧的露出面112c(凸部112d的上表面)与露出面13a之间的左右方向的间隔W3窄。在本实施方式中，源极导电膜31与栅极导电膜32的间隔W1比FET14的端子间隔W2窄。
图4所示的栅极导电膜32在各FET14的前侧，以覆盖控制端子13的露出面13a的一部分及第五绝缘部15e的另一部分(绝缘面15e1的右端部)的方式形成。图4所示的栅极导电膜32的右端缘位于比露出面13a的右端缘靠左侧的位置。图4所示的栅极导电膜32的前端缘位于比露出面13a的前端缘靠后侧的位置。图4所示的栅极导电膜32的后端缘位于比露出面13a的后端缘靠后侧的位置。由此，图4所示的栅极导电膜32覆盖控制端子13的露出面13a的一部分。需要说明的是，图4所示的栅极导电膜32也可以覆盖控制端子13的露出面13a的整体。
在图4所示的栅极导电膜32的上表面通过焊锡等来电连接各FET14的栅极端子14b。由此，各FET14的栅极端子14b经由图4所示的栅极导电膜32电连接于控制端子13的露出面13a。
图4所示的源极导电膜31及栅极导电膜32以满足W4≤W5的关系的方式形成。W4是位于各FET14的前侧的源极导电膜31与栅极导电膜32之间的左右方向的间隔。W5是各FET14的最右侧的源极端子14a与栅极端子14b之间的左右方向的端子间隔。端子间隔W5比分别位于绝缘面15e1的左右两侧的露出面112c(凸部112d的上表面)与露出面13a之间的左右方向的间隔W6窄。在本实施方式中，源极导电膜31与栅极导电膜32之间的间隔W4比FET14的端子间隔W5窄。
[关于效果]
在本实施方式的电路结构体10中，源极导电膜31与栅极导电膜32之间的间隔W1、W4为FET14的源极端子14a与栅极端子14b之间的端子间隔W2、W5以下。因此，能够使FET14的源极端子14a及栅极端子14b分别位于源极导电膜31及栅极导电膜32。因此，通过将FET14的源极端子14a及栅极端子14b分别电连接于源极导电膜31及栅极导电膜32，源极端子14a经由源极导电膜31电连接于第二导电板112的露出面112c，栅极端子14b经由栅极导电膜32电连接于控制端子13的露出面13a。由此，即使是端子间隔W2、W5比露出面112c与露出面13a之间的间隔W3、W6窄的FET14也能够安装，因此能够提高电路结构体10的通用性。
源极导电膜31及栅极导电膜32都是金属镀膜，因此能够容易地形成源极导电膜31及栅极导电膜32。
源极导电膜31的左端部以外或右端部以外配置于露出面112c，跨露出面112c与保持构件15的交界而未露出，因此在所述交界上能够抑制源极导电膜31的破裂。
[其他]
本实施方式的源极导电膜31及栅极导电膜32通过真空蒸镀来成膜，但是没有限定于此，也可以通过例如溅射或印刷等来成膜。本实施方式的源极导电膜31电连接于第二导电板112，但是也可以电连接于第一导电板111或第三导电板113。
在本实施方式中，将源极导电膜31设为第一导电膜，将栅极导电膜32设为第二导电膜，但是也可以将栅极导电膜32设为第一导电膜，将源极导电膜31设为第二导电膜。在该情况下，控制端子13及露出面13a分别成为第一导电构件及第一露出面，第二导电板112及露出面112c分别成为第二导电构件及第二露出面。而且，FET14的栅极端子14b成为第一端子，源极端子14a成为第二端子。
本实施方式的电路结构体10具备源极导电膜31及栅极导电膜32，但是也可以仅具备任一方的导电膜。在该情况下，所述一方的导电膜成为第一导电膜。
在电路结构体10仅具备源极导电膜31的情况下，FET14的栅极端子14b只要通过焊锡等而电连接于控制端子13的露出面13a即可。而且，源极导电膜31在使栅极端子14b位于露出面13a的状态下，只要以覆盖绝缘面15d1、15e1的一部分的方式形成至源极端子14a的位置即可。由此，通过将源极端子14a电连接于源极导电膜31而源极端子14a经由源极导电膜31电连接于第二导电板112的露出面112c。因此，即使在电路结构体10仅具备源极导电膜31的情况下，也能够安装端子间隔W2、W5比露出面112c与露出面13a之间的间隔W3、W6窄的FET14。
在电路结构体10仅具备栅极导电膜32的情况下，FET14的源极端子14a只要通过焊锡等而电连接于第二导电板112的露出面112c即可。而且，栅极导电膜32在使源极端子14a位于露出面112c的状态下，只要以覆盖绝缘面15d1、15e1的一部分的方式形成至栅极端子14b的位置即可。由此，通过将栅极端子14b电连接于栅极导电膜32而栅极端子14b经由栅极导电膜32电连接于控制端子13的露出面13a。因此，即使在电路结构体10仅具备栅极导电膜32的情况下，也能够安装端子间隔W2、W5比露出面112c与露出面13a之间的间隔W3、W6窄的FET14。
需要说明的是，在如上所述电路结构体10仅具备一方的导电膜的情况下，相应于该导电膜的膜厚而产生阶梯，电子部件的安装有时变得困难。因此，如果考虑电子部件的安装性，则优选如本实施方式那样具备源极导电膜31及栅极导电膜32这两方。
应考虑的是本次公开的实施方式在全部的点上为例示而不是限制性内容。本发明的范围不是由上述的意思而是由权利要求书示出，并意图包含与权利要求书等同的意思及范围内的全部变更。

Claims (5)

1.一种电路结构体，具备：
第一导电构件；
第二导电构件；
绝缘性的保持构件，保持所述第一导电构件及所述第二导电构件；及
电子部件，具有第一端子及第二端子，
所述第一导电构件具有第一露出面，所述第一露出面为了电连接于所述第一端子而从所述保持构件露出，
所述第二导电构件具有第二露出面，所述第二露出面为了电连接于所述第二端子而从所述保持构件露出，
所述保持构件具有绝缘部，所述绝缘部位于所述第一露出面与所述第二露出面之间，
所述电路结构体具备第一导电膜，所述第一导电膜将所述第一露出面的至少一部分及所述绝缘部的一部分覆盖，
所述第一端子电连接于所述第一导电膜。
2.根据权利要求1所述的电路结构体，其中，
所述第一导电膜是金属镀膜。
3.根据权利要求1或2所述的电路结构体，其中，
所述电路结构体具备第二导电膜，所述第二导电膜将所述第二露出面的至少一部分及所述绝缘部的另一部分覆盖，
所述第二端子电连接于所述第二导电膜。
4.根据权利要求3所述的电路结构体，其中，
所述第二导电膜是金属镀膜。
5.根据权利要求3或4所述的电路结构体，其中，
在将所述电子部件的所述第一端子与所述第二端子排列的方向设为第一方向的情况下，
所述第一端子与所述第二端子之间的所述第一方向的端子间隔比所述第一露出面与所述第二露出面之间的所述第一方向的间隔窄，
所述第一导电膜与所述第二导电膜之间的所述第一方向的间隔为所述端子间隔以下。
CN202211242207.0A 2021-10-29 2022-10-11 电路结构体 Pending CN116072643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-177069 2021-10-29
JP2021177069A JP2023066463A (ja) 2021-10-29 2021-10-29 回路構成体

Publications (1)

Publication Number Publication Date
CN116072643A true CN116072643A (zh) 2023-05-05

Family

ID=85983838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211242207.0A Pending CN116072643A (zh) 2021-10-29 2022-10-11 电路结构体

Country Status (4)

Country Link
US (1) US20230139630A1 (zh)
JP (1) JP2023066463A (zh)
CN (1) CN116072643A (zh)
DE (1) DE102022126465A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096769A (ja) 2017-11-24 2019-06-20 株式会社オートネットワーク技術研究所 回路構成体

Also Published As

Publication number Publication date
DE102022126465A1 (de) 2023-05-04
JP2023066463A (ja) 2023-05-16
US20230139630A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US7167377B2 (en) Circuit-constituting unit and method of producing the same
JP3927017B2 (ja) 回路構成体及びその製造方法
US6693370B2 (en) Electric junction box for vehicle
US6611066B2 (en) Power distributor for vehicle
CN108463375B (zh) 电路结构体
US20150373836A1 (en) Semiconductor device
JP2004221256A (ja) 回路構成体及びその製造方法
US20040190272A1 (en) Control circuit board and circuit structural body
CN110036700B (zh) 电路结构体
US7736157B2 (en) Electric connection box
JP3929781B2 (ja) 回路構成体
CN108781507B (zh) 电路结构体
US7914297B2 (en) Electric connection box
CN116072643A (zh) 电路结构体
CN112531379B (zh) 电路单元、电气接线箱及电路单元的制造方法
CN116072642A (zh) 电路结构体
CN211959061U (zh) 驱动电路装置
US20220022337A1 (en) Circuit board
US20230369725A1 (en) Busbar module
US11343913B2 (en) Circuit board structure
US20230103105A1 (en) Circuit assembly and electrical junction box
US10573619B2 (en) Printed wiring board
CN112640100A (zh) 电路结构体及电气连接箱
JP3685040B2 (ja) ジャンクションボックスおよび該ジャンクションボックスの形成方法
JP2002134870A (ja) 大電流用回路基板、その製造方法及び複合回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination