CN116054836A - 三步式变焦adc及模数转换方法 - Google Patents

Abstract

本发明揭示了一种三步式变焦ADC及模数转换方法，所述ADC包括：粗量化SAR ADC单元；细量化ΔΣADC单元，与粗量化SAR ADC单元相连；扩展量化SAR ADC单元，与细量化ΔΣADC单元相连；输出单元，与粗量化SAR ADC单元、细量化ΔΣADC单元及扩展量化SAR ADC单元分别相连。本发明的三步式变焦ADC可以在两步式量化的基础上，通过扩展量化SAR ADC单元对细量化ΔΣADC单元中积分器产生的电压信号V_INT进行第三次量化，提高了ADC的转换速度，降低了量化误差。

Description

三步式变焦ADC及模数转换方法

技术领域

本发明属于模数转换技术领域，具体涉及一种三步式变焦ADC及模数转换方法。

背景技术

参图1所示为现有技术中两步式变焦ADC(Analog-to-Digital Converter，模数转换器)的电路图，其包括粗量化SAR(逐次逼近型)ADC单元、细量化ΔΣ(Delta-sigma)ADC单元及输出单元，其中：

粗量化SAR ADC单元包括电容阵列12、量化器11及第一加法器13，量化器的输入端与输入信号V_IN相连，输出端与输出单元相连，第一加法器的第一输入端与输入信号V_IN相连，第二输入端与电容阵列的第一端相连，电容阵列的第二端与量化器的输出端相连；第一加法器的第一输入端和第二输入端分别获取输入信号V_IN和第一量化结果D_SAR，输出端输出余差信号为V_RES＝V_IN-D_SAR。

细量化ΔΣADC单元包括第二加法器23、积分器21、比较器22、数字滤波器24及第一乘法器25，第二加法器的第一输入端与余差信号V_RES相连，第二输入端与比较器的输出端相连，输出端与积分器的输入端相连，积分器的输出端与比较器的输入端及数字滤波器的输入端相连，数字滤波器的输出端与第一乘法器的输入端相连，第一乘法器的输出端与输出单元相连；

输出单元包括第三加法器，第三加法器的输入端分别与粗量化SAR ADC单元、细量化ΔΣADC单元相连，输出端输出最终的转换结果。

现有技术中两步式变焦ADC的工作原理如下：

1、首先，粗量化SAR ADC单元对输入信号V_IN进行一次粗量化，该步的数字输出结果为D_SAR，模拟输出结果为余差信号V_RES＝V_IN-D_SAR。

2、然后，细量化ΔΣADC单元对余差信号V_RES进行N次量化，每次的量化结果为Y(i),i＝1,2...N，ΔΣADC中的数字滤波器对量化结果进行处理，得到最终细量化的数字输出结果D_ΔΣ。

3、最后，输出单元将以上两步的数字输出结果组合起来，即得到最终的转换结果D_OUT＝D_SAR+D_ΔΣ。

参图2所示为两步式变焦ADC的量化原理图，对于某一个输入信号V_IN，首先通过SARADC量化，在满摆幅区间(0～1)内找到输入信号的近似数字表示D_SAR；然后在(D_SAR-k*LSB，D_SAR+k*LSB)的信号范围内进行N次ΔΣADC量化，其中LSB为SAR ADC的一个最小量化区间，将以上两步的结果组合起来后，最终得到的ADC转换结果。

现有技术中的两步式变焦ADC虽然可在粗量化SAR ADC的基础上有效地增加ADC的位数，然而这种方式比较低效，主要体现在ΔΣADC转换次数过多，大大降低了整体ADC的工作速度。

因此，针对上述技术问题，有必要提供一种三步式变焦ADC及模数转换方法。

发明内容

有鉴于此，本发明的目的在于提供一种三步式变焦ADC及模数转换方法，以提高ADC的转换速度，降低量化误差。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种三步式变焦ADC，所述ADC包括：

粗量化SAR ADC单元；

细量化ΔΣADC单元，与粗量化SAR ADC单元相连；

扩展量化SAR ADC单元，与细量化ΔΣADC单元相连；

输出单元，与粗量化SAR ADC单元、细量化ΔΣADC单元及扩展量化SAR ADC单元分别相连。

一实施例中，所述粗量化SAR ADC单元包括电容阵列、量化器及第一加法器，所述量化器的输入端与输入信号V_IN相连，输出端与输出单元相连，第一加法器的第一输入端与输入信号V_IN相连，第二输入端与电容阵列的第一端相连，电容阵列的第二端与量化器的输出端相连。

一实施例中，所述细量化ΔΣADC单元包括第二加法器、积分器、比较器、数字滤波器及第一乘法器，所述第二加法器的第一输入端与余差信号V_RES相连，第二输入端与比较器的输出端相连，输出端与积分器的输入端相连，积分器的输出端与比较器的输入端及数字滤波器的输入端相连，数字滤波器的输出端与第一乘法器的输入端相连，第一乘法器的输出端与输出单元相连。

一实施例中，所述扩展量化SAR ADC单元包括扩展电容阵列、第二比较器及第二乘法器，扩展电容阵列的第一端与电压信号V_INT直接或间接相连，第二比较器的输入端与电压信号V_INT相连，输出端与扩展电容阵列的第二端及第二乘法器的输入端相连，第二乘法器的输出端与输出单元相连。

一实施例中，所述扩展量化SAR ADC单元中的第二比较器复用细量化ΔΣADC单元中的第一比较器。

一实施例中，所述扩展电容阵列集成于细量化ΔΣADC单元中，扩展电容阵列的第一端与电压信号V_INT直接相连。

一实施例中，所述扩展电容阵列集成于粗量化SAR ADC单元中，扩展电容阵列的第一端与余差信号V_RES直接相连。

一实施例中，所述细量化ΔΣADC单元中的积分器为基于电容叠加与缓冲的积分器，包括第一电容、缓冲器及第二电容，所述第一电容的第一端与第二加法器的输出端相连，第二端与缓冲器的输入端相连，缓冲器的输出端与第一比较器的输入端相连，第二电容的第一端与缓冲器的输出端相连，第二端与地电位相连，所述积分器的输出端电压与输入端电压相同。

一实施例中，所述输出单元包括第三加法器，第三加法器的输入端分别与粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元相连。

本发明另一实施例提供的技术方案如下：

一种模数转换方法，所述方法包括以下步骤：

对输入信号V_IN进行粗量化，得到余差信号V_RES和第一量化结果D_SAR；

对余差信号V_RES进行细量化，得到电压信号V_INT和第二量化结果D_ΔΣ；

对电压信号V_INT进行扩展量化，得到第三量化结果D_EX；

根据第一量化结果D_SAR、第二量化结果D_ΔΣ及第三量化结果D_EX获取最终转换结果D_OUT并输出。

一实施例中，所述余差信号为V_RES＝V_IN-D_SAR。

一实施例中，对余差信号V_RES进行细量化具体为：

根据余差信号V_RES及第i次细量化结果Y(i)，对V_RES-Y(i)进行积分，得到电压信号V_INT，对电压信号V_INT进行比较后输出第i次细量化结果Y(i)；

对N次量化结果进行求和，根据求和结果

输出第二量化结果

一实施例中，对电压信号V_INT进行扩展量化具体为：

对电压信号V_INT进行量化后输出第三量化结果D_EX＝V_INT-E，其中，E为量化后的残余误差。

一实施例中，量化后的残余误差E满足：

LSB为最小量化区间，B为量化位数，k≥1。

一实施例中，输出的转换结果D_OUT为：

D_OUT＝D_SAR+D_ΔΣ+D_EX/N；

量化误差为：

其中，N为量化次数，LSB为最小量化区间，B为量化位数，k≥1。

本发明具有以下有益效果：

本发明的三步式变焦ADC可以在两步式量化的基础上，通过扩展量化SAR ADC单元对细量化ΔΣADC单元中积分器产生的电压信号V_INT进行第三次量化，提高了ADC的转换速度，降低了量化误差；

扩展量化SAR ADC单元中的扩展电容阵列可以集成到粗量化SAR ADC单元或细量化ΔΣADC单元中，并复用粗量化SAR ADC单元或细量化ΔΣADC单元的电路，几乎不消耗额外的硬件资源；同时，扩展电容阵列无需采样，可直接对积分器输出信号进行转换，避免了在采样过程中引入的噪声、电荷注入等误差，提高了ADC的转换精度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中两步式变焦ADC的电路图；

图2为两步式变焦ADC的量化原理图；

图3为本发明中三步式变焦ADC的模块示意图；

图4为本发明中模数转换方法的流程示意图；

图5为本发明实施例1中三步式变焦ADC的电路图；

图6为本发明实施例2中三步式变焦ADC的电路图；

图7为本发明实施例3中三步式变焦ADC的电路图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

如背景技术所述，现有技术中两步式变焦ADC的转换较为低效，下面以一阶单比特ΔΣADC为例来说明两步式变焦ADC对转换精度的提升作用。

ΔΣADC中的积分器对粗量化的模拟输入结果V_RES和细量化结果Y(i)之差进行累计，经过N次量化和积分后，积分器的输出电压为：

由于ΔΣADC的反馈机制，最终的积分器输出电压处于(-k*LSB，k*LSB)的区间内，即：

对于一阶ΔΣADC，量化结果为：

可得最终ADC的量化误差为：

其中，N为量化次数，LSB为最小量化区间，B为量化位数，k≥1。

由于粗量化SAR ADC的量化误差为LSB/2，通过以上分析可见，两步式变焦ADC的量化误差降低了N/2k倍；即在SAR ADC的基础上，将精度提升了

比特。例如，N＝2048，k＝1，则变焦ADC将精度提升了10位。

两步式变焦ADC虽然可在粗量化SAR的基础上有效地增加ADC的位数，然而这种方式比较低效。以上述的一阶单比特量化ΔΣADC为例，k＝1时，要想获取10位的额外精度，需要ΔΣADC转换N＝2048次，这大大地降低了整体ADC的转换速度。

针对上述问题，参图3所示，本发明公开了一种三步式变焦ADC，包括：

粗量化SAR ADC单元；

细量化ΔΣADC单元，与粗量化SAR ADC单元相连；

扩展量化SAR ADC单元，与细量化ΔΣADC单元相连；

输出单元，与粗量化SAR ADC单元、细量化ΔΣADC单元及扩展量化SAR ADC单元分别相连。

参图4所示，本发明还公开了一种模数转换方法，包括以下步骤：

S1、对输入信号V_IN进行粗量化，得到余差信号V_RES和第一量化结果D_SAR；

S2、对余差信号V_RES进行细量化，得到电压信号V_INT和第二量化结果D_ΔΣ；

S3、对电压信号V_INT进行扩展量化，得到第三量化结果D_EX；

S4、根据第一量化结果D_SAR、第二量化结果D_ΔΣ及第三量化结果D_EX获取最终转换结果D_OUT并输出。

以下结合具体实施例对本发明作进一步说明。

实施例1：

参图5所示，本实施例中的三步式变焦ADC包括粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元及输出单元，其中：

粗量化SAR ADC单元包括电容阵列(DAC)12、量化器11及第一加法器13，量化器的输入端与输入信号V_IN相连，输出端与输出单元相连，第一加法器的第一输入端与输入信号V_IN相连，第二输入端与电容阵列的第一端相连，电容阵列的第二端与量化器的输出端相连；

粗量化SAR ADC单元用于对输入信号V_IN进行粗量化，得到余差信号V_RES和第一量化结果D_SAR。具体地，第一加法器的第一输入端和第二输入端分别获取输入信号V_IN和第一量化结果D_SAR，输出端输出余差信号为V_RES＝V_IN-D_SAR。

细量化ΔΣADC单元包括第二加法器23、积分器21、比较器22、数字滤波器24及第一乘法器25，第二加法器的第一输入端与余差信号V_RES相连，第二输入端与比较器的输出端相连，输出端与积分器的输入端相连，积分器的输出端与比较器的输入端及数字滤波器的输入端相连，数字滤波器的输出端与第一乘法器的输入端相连，第一乘法器的输出端与输出单元相连；

细量化ΔΣADC单元用于对余差信号V_RES进行细量化，得到电压信号V_INT和第二量化结果D_ΔΣ。具体地，第二加法器的第一输入端和第二输入端分别获取余差信号V_RES及第i次细量化结果Y(i)，积分器对第二加法器输出端输出的结果V_RES-Y(i)进行积分，得到电压信号V_INT，比较器对电压信号V_INT进行比较后输出第i次细量化结果Y(i)，数字滤波器用于对N次量化结果进行求和，第一乘法器根据数字滤波器的求和结果

输出第二量化结果

扩展量化SAR ADC单元采用一个完整的SAR ADC作为扩展ADC，需对积分器的输出信号进行采样和SAR转换。该扩展ADC包含扩展电容阵列、比较器、数字逻辑等电路，该扩展SAR ADC为常规的电路结构，此处不再进行赘述。

扩展量化SAR ADC单元用于对电压信号V_INT进行扩展量化，得到第三量化结果为D_EX。经过N次ΔΣADC细量化后，需对最终积分器输出的结果进行数字量化，N次ΔΣADC使原始信号放大了N倍，因此这里要乘以1/N来补偿。

具体地，输出单元包括第三加法器40，第三加法器的输入端分别与粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元相连，输出端输出的转换结果为：

D_OUT＝D_SAR+D_ΔΣ+D_EX/N。

本实施例中利用一个扩展量化SAR ADC单元将积分器的输出信号V_INT再次量化，从而进一步提高精度。扩展量化SAR ADC单元对V_INT的量化可用公式表示为：

V_INT＝D_EX+E；

其，中D_EX为扩展量化SAR ADC单元的数字输出结果，E为量化后的残余误差。

若扩展量化SAR ADC单元在(-k*LSB，k*LSB)区间内的量化位数为B位，则最终的残余误差E将处于(-k*LSB/2^B，k*LSB/2^B)的范围内，即：

最终整个ADC的量化误差为：

与现有技术中的两步式变焦ADC相比，该三步式变焦ADC将量化误差降低了2^B倍，即量化精度进一步提升了B位。

从另一个角度，对于三步式变焦ADC，若要在粗量化SAR ADC的基础上获取10位的额外精度，只需让ΔΣADC转换N＝128次，再添加一个4位的扩展ADC即可，这大大地提高了ADC的工作速度。

实施例2：

参图6所示，本实施例中的三步式变焦ADC包括粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元及输出单元，粗量化SAR ADC单元、细量化ΔΣADC单元及输出单元与实施例1完全相同，此处不再进行赘述。

与实施例1不同的是，本实施例中的扩展量化SAR ADC单元包括扩展电容阵列31、第二比较器32及第二乘法器33，扩展电容阵列集成于细量化ΔΣADC单元中，扩展电容阵列的第一端与电压信号V_INT直接相连。

具体地，扩展电容阵列的第一端与积分器的输出端相连，第二比较器的输入端与电压信号V_INT相连，输出端与扩展电容阵列的第二端及第二乘法器的输入端相连，第二乘法器的输出端与输出单元相连。其中，扩展量化SAR ADC单元中的第二比较器32复用细量化ΔΣADC单元中的第一比较器22。

与实施例1相比，本实施例无需增加完整的扩展量化SAR ADC，只增加了一个由多个电容构成的扩展电容阵列，并将该扩展电容阵列集成到细量化ΔΣADC单元中，扩展电容阵列直接连接至积分器的输出端。一方面，由于该扩展电容阵列直接与V_INT相连，因此不需要额外的采样操作，细量化完成后可直接对V_INT进行模数转换，避免了采样过程引入和噪声和电荷注入等误差。另一方面，该扩展电容阵列复用了细量化ΔΣADC单元中的比较器，组成扩展量化SAR ADC，避免了额外的硬件消耗。

同样地，扩展量化SAR ADC单元量化后的残余误差E满足：

LSB为最小量化区间，B为量化位数，k≥1。

实施例3：

参图7所示，本实施例中的三步式变焦ADC包括粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元及输出单元，粗量化SAR ADC单元、细量化ΔΣADC单元及输出单元与实施例1完全相同，此处不再进行赘述。

与实施例1不同的是，本实施例中的扩展量化SAR ADC单元包括扩展电容阵列31、第二比较器32及第二乘法器33，扩展电容阵列集成于粗量化SAR ADC单元中，扩展电容阵列的第一端与余差信号V_RES直接相连。

具体地，扩展电容阵列的第一加法器的输出端相连，第二比较器的输入端与电压信号V_INT相连，输出端与扩展电容阵列的第二端及第二乘法器的输入端相连，第二乘法器的输出端与输出单元相连。其中，扩展量化SAR ADC单元中的第二比较器32复用细量化ΔΣADC单元中的第一比较器22。

与实施例1相比，本实施例无需增加完整的扩展量化SAR ADC，只增加了一个由多个电容构成的扩展电容阵列，并将该扩展电容阵列集成到粗量化SAR ADC单元中，同时，细量化ΔΣADC单元中的积分器需采用基于电容叠加与缓冲的积分器。

具体地，基于电容叠加与缓冲的积分器包括第一电容C1、缓冲器及第二电容C2，第一电容C1的第一端与第二加法器的输出端相连，第二端与缓冲器的输入端相连，缓冲器的输出端与第一比较器的输入端相连，第二电容C2的第一端与缓冲器的输出端相连，第二端与地电位相连，缓冲器的增益为1，积分器的输出端电压与输入端电压相同。通过该积分器，可以将积分器输入端的电压变化会无损传输至积分器的输出端，只有在采用该积分器时，才可以将扩展DAC集成到粗量化SAR ADC单元中，通过扩展DAC调节V_RES的电压，进而实现对V_INT的量化。

本实施例同样不需要额外的采样操作，细量化完成后可直接通过扩展电容阵列对V_INT进行模数转换，也同样避免了采样过程引入和噪声和电荷注入等误差。

由以上技术方案可以看出，本发明具有以下优点：

本发明的三步式变焦ADC可以在两步式量化的基础上，通过扩展量化SAR ADC单元对细量化ΔΣADC单元中积分器产生的电压信号V_INT进行第三次量化，提高了ADC的转换速度，降低了量化误差；

扩展量化SAR ADC单元中的扩展电容阵列可以集成到粗量化SAR ADC单元或细量化ΔΣADC单元中，并复用粗量化SAR ADC单元或细量化ΔΣADC单元的电路，几乎不消耗额外的硬件资源；同时，扩展电容阵列无需采样，可直接对积分器输出信号进行转换，避免了在采样过程中引入的噪声、电荷注入等误差，提高了ADC的转换精度。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (15)

1.一种三步式变焦ADC，其特征在于，所述ADC包括：

粗量化SAR ADC单元；

细量化ΔΣADC单元，与粗量化SAR ADC单元相连；

扩展量化SAR ADC单元，与细量化ΔΣADC单元相连；

输出单元，与粗量化SAR ADC单元、细量化ΔΣADC单元及扩展量化SAR ADC单元分别相连。

2.根据权利要求1所述的三步式变焦ADC，其特征在于，所述粗量化SAR ADC单元包括电容阵列、量化器及第一加法器，所述量化器的输入端与输入信号V_IN相连，输出端与输出单元相连，第一加法器的第一输入端与输入信号V_IN相连，第二输入端与电容阵列的第一端相连，电容阵列的第二端与量化器的输出端相连。

3.根据权利要求1所述的三步式变焦ADC，其特征在于，所述细量化ΔΣADC单元包括第二加法器、积分器、比较器、数字滤波器及第一乘法器，所述第二加法器的第一输入端与余差信号V_RES相连，第二输入端与比较器的输出端相连，输出端与积分器的输入端相连，积分器的输出端与比较器的输入端及数字滤波器的输入端相连，数字滤波器的输出端与第一乘法器的输入端相连，第一乘法器的输出端与输出单元相连。

4.根据权利要求3所述的三步式变焦ADC，其特征在于，所述扩展量化SAR ADC单元包括扩展电容阵列、第二比较器及第二乘法器，扩展电容阵列的第一端与电压信号V_INT直接或间接相连，第二比较器的输入端与电压信号V_INT相连，输出端与扩展电容阵列的第二端及第二乘法器的输入端相连，第二乘法器的输出端与输出单元相连。

5.根据权利要求4所述的三步式变焦ADC，其特征在于，所述扩展量化SAR ADC单元中的第二比较器复用细量化ΔΣADC单元中的第一比较器。

6.根据权利要求5所述的三步式变焦ADC，其特征在于，所述扩展电容阵列集成于细量化ΔΣADC单元中，扩展电容阵列的第一端与电压信号V_INT直接相连。

7.根据权利要求5所述的三步式变焦ADC，其特征在于，所述扩展电容阵列集成于粗量化SAR ADC单元中，扩展电容阵列的第一端与余差信号V_RES直接相连。

8.根据权利要求7所述的三步式变焦ADC，其特征在于，所述细量化ΔΣADC单元中的积分器为基于电容叠加与缓冲的积分器，包括第一电容、缓冲器及第二电容，所述第一电容的第一端与第二加法器的输出端相连，第二端与缓冲器的输入端相连，缓冲器的输出端与第一比较器的输入端相连，第二电容的第一端与缓冲器的输出端相连，第二端与地电位相连，所述积分器的输出端电压与输入端电压相同。

9.根据权利要求1所述的三步式变焦ADC，其特征在于，所述输出单元包括第三加法器，第三加法器的输入端分别与粗量化SAR ADC单元、细量化ΔΣADC单元、扩展量化SAR ADC单元相连。

10.一种模数转换方法，其特征在于，所述方法包括以下步骤：

对输入信号V_IN进行粗量化，得到余差信号V_RES和第一量化结果D_SAR；

对余差信号V_RES进行细量化，得到电压信号V_INT和第二量化结果D_ΔΣ；

对电压信号V_INT进行扩展量化，得到第三量化结果D_EX；

根据第一量化结果D_SAR、第二量化结果D_ΔΣ及第三量化结果D_EX获取最终转换结果D_OUT并输出。

11.根据权利要求10所述的模数转换方法，其特征在于，所述余差信号为V_RES＝V_IN-D_SAR。

12.根据权利要求11所述的模数转换方法，其特征在于，对余差信号V_RES进行细量化具体为：

根据余差信号V_RES及第i次细量化结果Y(i)，对V_RES-Y(i)进行积分，得到电压信号V_INT，对电压信号V_INT进行比较后输出第i次细量化结果Y(i)；

对N次量化结果进行求和，根据求和结果

输出第二量化结果

13.根据权利要求12所述的模数转换方法，其特征在于，对电压信号V_INT进行扩展量化具体为：

对电压信号V_INT进行量化后输出第三量化结果D_EX＝V_INT-E，其中，E为量化后的残余误差。

14.根据权利要求13所述的模数转换方法，其特征在于，量化后的残余误差E满足：

LSB为最小量化区间，B为量化位数，k≥1。

15.根据权利要求10所述的模数转换方法，其特征在于，输出的转换结果D_OUT为：

D_OUT＝D_SAR+D_ΔΣ+D_EX/N；

量化误差为：

其中，N为量化次数，LSB为最小量化区间，B为量化位数，k≥1。

Images