CN116054765B - Pvt稳定的偏置增强型高增益环形放大器及其控制方法 - Google Patents

Abstract

本发明提供一种PVT稳定的偏置增强型高增益环形放大器及其控制方法，环形放大器为差分放大器，包括：输入级、两个第二级反相器、两个输出级、偏置增强电路和动态共模反馈电路；偏置增强电路分别与输入级和每个第二级反相器连接并提供偏置电压；动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点；本发明中偏置增强电路的偏置增强效果具有PVT稳定性；输出级使用Cascode结构的反相器，输出阻抗更大，过驱动电压更低，无需额外的偏置电路，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度。

Description

PVT稳定的偏置增强型高增益环形放大器及其控制方法

技术领域

本发明涉及环形放大电路技术领域，更具体地，涉及一种PVT稳定的偏置增强型高增益环形放大器及其控制方法。

背景技术

运算放大器是Pipeline ADC和Pipeline-SAR ADC中的重要组成部分，它构成的残差放大器决定了ADC的最高采样速率、信噪失真比SNDR和积分非线性DNL等关键性能。传统结构的运算放大器，难以在低电压的条件下工作，为了满足增益和稳定性的需求，通常需要多级级联、复杂的频率补偿，数字校正等技术，大大增加了运算放大器的功耗和面积，同时限制了运放的带宽。

环形放大器作为一种新的运放结构可以避免这些问题，它由三级反相器结构的运放级联组成，可以工作在低压条件下，无需频率补偿，可以满足高速的应用场景。目前环形放大器主要分为三种，一种是传统的环形放大器，拆分第二级反相器，使用外部失调电压设置死区；第二种是自偏置结构的环形放大器，在第二级反相器的PMOS和NMOS的源极间插入电阻设置死区，第三级反相器使用高阈值器件保证稳定性；第三种是全差分的环形放大器，在第一级反相器中引入共模反馈，在第二级反相器的PMOS和NMOS的源极间插入电阻设置死区。

目前的方案中，由于使用外部失调电压设置死区，因此有偏置电路设计复杂的缺点；或者不采用外部失调电压，但由于需要电阻实现自偏置，也有PVT稳定性较差的缺点。目前的方案受晶体管等器件的非理想因素影响，速度和增益往往与理想相差甚远。

为了提高电路的PVT稳定性，需要保证电路的静态工作点能跟随PVT条件变化；为了提高增益，则需要提高运放的跨导或输出阻抗；为了提高速度，则需要将运放的次极点推向高频。因此针对高速高精度应用而设计出PVT稳定、高增益高速环形放大器至关重要。

目前的现有技术公开了一种环形放大器电路，分为第一级、第二级和第三级结构，形成三级结构，所述第一级、第二级和第三级之间的耦合方式为直接耦合；第一级包括负反馈PMOS管MPR、M1和M2，输入信号直接连接到M1管的栅端和M2管的栅端，MPR的栅端与M1管的漏端和M2的漏端相连接，M1和M2工作在共源放大器模式；第二级包括PMOS管M3、电阻R和NMOS管M4，都工作在共源放大器模式，使用电阻R代替传统的V_OS偏压方式；第三级包括两个高阈值管MRP和MRN，工作在共源放大器模式，其阈值电压大于第一级的M1管、M2管以及第二级的M3管、M4管的阈值电压；现有技术中的方法在第二极电路使用电阻R实现自偏置，由于降低了第二级电路的输出阻抗，使整体放大器的增益下降；同时，由于在第二级反相器的源极间串联电阻，增加了运放的等效输入噪声；另外，电阻的阻值会随PVT变化，偏置效果不具备PVT稳定性；除此之外，该现有技术在第三级反相器中使用大尺寸的高阈值器件来提高环形放大器的增益，虽然提高了增益，但同时也增加了第二级反相器的负载电容，从而降低了环形放大器的速度。

发明内容

本发明为克服上述现有技术中的环形放大器无法兼顾PVT稳定性、高增益和高速度的缺陷，提供一种PVT稳定的偏置增强型高增益环形放大器及其控制方法，能够提高整体电路的增益，还能够在保持PVT稳定性的同时提高环形放大器的速度。

为解决上述技术问题，本发明的技术方案如下：

一种PVT稳定的偏置增强型高增益环形放大器，所述环形放大器为差分放大器，包括：输入级、第二级反相器、输出级、偏置增强电路和动态共模反馈电路；

所述输入级包括两个输入端和两个输出端，输入级的两个输入端作为所述环形放大器的差分输入端；

所述输入级的每个输出端分别与一个第二级反相器的输入端连接，每个第二级反相器的输出端对应与一个输出级的输入端连接，两个输出级的输出端作为所述环形放大器的差分输出端；

所述偏置增强电路分别与输入级和每个第二级反相器连接并提供对应的偏置电压；

所述动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点。

优选地，所述输入级包括：PMOS管MP0、MP1和MP2，NMOS管MN0、MN1、MN2和MN3，电阻R0和R1，以及传输门P0和P1；

所述MP0和MP1的栅极分别与传输门P0和P1的输入端连接，MP0和MP1的漏极分别与传输门P0和P1的输出端连接，MP0和MP1的源极相互连接，并共同连接至MP2的漏极；

所述MP2的源极连接外部电压VDD，MP2的栅极连接偏置增强电路，偏置增强电路为MP2的栅极提供偏置电压Vp1；

所述MN0和MN1的栅极分别与传输门P0和P1的输入端连接，MN0和MN1的漏极分别与传输门P0和P1的输出端连接，MN0和MN1的源极相互连接，并共同连接至MN2和MN3的漏极；

所述MN2和MN3的源极接地，MN2的栅极与动态共模反馈电路的输出端连接，动态共模反馈电路为MN2的栅极提供电压CMFB；MN3的栅极分别与电阻R0和R1的一端连接，电阻R0和R1的另一端分别与传输门P0和P1的输出端连接；

所述MN3的栅极还与动态共模反馈电路连接，将MN3的栅极电压CM作为输入级的输出共模电压输入动态共模反馈电路；

所述传输门P0和P1的输入端作为环形放大器的差分输入端，传输门P0和P1的输出端作为输入级的两个输出端，分别与一个第二级反相器的输入端连接；

传输门P0和P1的输入电压分别记为VIP和VIN，输出电压分别记为VON1和VOP1；

所述传输门P0和P1均受时钟信号CLKS1和时钟信号CLKS1b的控制；

MP0和MP1构成PMOS差分输入对，MN0和MN1构成NMOS差分输入对；MP2作为尾电流管，R0、R1与MN3构成输入级的输出共模反馈电路。

优选地，每个所述第二级反相器包括：PMOS管MP4、MP5和MP8，NMOS管MN4、MN5、MN8和MN9，以及电容C0和C1；

所述电容C0和C1的一端相互连接，作为第二级反相器的输入端，电容C0和C1的另一端分别与MP4和MN4的漏极连接；

MP4和MN4的源极分别与偏置增强电路连接，偏置增强电路分别为MP4和MN4的源极提供偏置电压Vp_Bias和Vn_Bias，MP4和MN4的栅极分别连接时钟信号CLKSb和CLKS；

MP5的栅极与MP4的漏极连接，MP5的源极连接外部电压VDD，MP5的漏极分别与MP8的源极和MN9的漏极连接；

MN5的栅极与MN4的漏极连接，MN5的源极接地，MN5的漏极与MN8的源极连接；

MN8的漏极分别与MP8的漏极和MN9的源极连接，MN8的栅极连接时钟信号CLKB；

MP8和MN9的栅极分别与偏置增强电路连接，偏置增强电路分别为MP8和MN9的栅极提供偏置电压Vp2和Vn2；

MP5和MN8的漏极作为第二级反相器的输出端。

优选地，每个所述输出级包括：PMOS管MP6和MP7，以及NMOS管MN6和MN7；

所述输出级为Cascode结构的反相器；

所述MP6的源极连接外部电压VDD，MP6的漏极连接MP7的源极，MP7的漏极连接MN7的漏极，MN7的源极连接MN6的漏极，MN6的源极接地；

所述MP6和MN7的栅极相互连接，并分别与MP5的漏极连接，MN6和MP7的栅极相互连接，并分别与MN8的漏极连接；

MP7的漏极作为输出级的输出端，与动态共模反馈电路的连接。

优选地，所述偏置增强电路包括：PMOS管MP14、MP15、MP16、MP17、MP18和MP19，NMOS管MN16、MN17、MN18、MN19、MN20、MN21和MN22，以及电流源；

所述电流源的正极连接MN17的漏极，MN17的栅极和电流源负极分别连接外部电压VDD，电流源的电流记为I_ibias；

MN17的源极与MN16的漏极连接，MN16的源极接地，MN16的栅极分别与MN18和MN19的栅极连接，MN16的栅极还与MN17的漏极连接；

MP14的源极连接外部电压VDD，MP14的漏极连接MP15的源极，MP15的漏极连接MP16的源极，MP16的漏极连接MN18的漏极，MN18的源极接地；

MP15的漏极还与MP14的栅极连接，MP15的栅极连接外部电压VSS，MP14的栅极与MP4的源极连接，为MP4的源极提供偏置电压Vp_Bias；

MN18的漏极还与MP16的栅极连接，MP16的栅极与MP8的栅极连接，为MP8的栅极提供偏置电压Vp2；

MP17的源极连接外部电压VDD，MP17的漏极连接MP18的源极，MP18的漏极连接MN19的漏极，MN19的源极接地；

MP17的栅极分别连接MP19的栅极和MP18的漏极，MP17的栅极还与MP2的栅极连接，为MP2的栅极提供电压Vp1；MP18的栅极连接外部电压VSS；

MP19的源极连接外部电压VDD，MP19的漏极分别连接MN22的漏极和栅极，MN22的源极连接MN21的漏极，MN21的源极连接MN20的漏极，MN20的源极接地；

MN22的栅极还与MN9的栅极连接，为MN9的栅极提供偏置电压Vn2；MN21的栅极连接外部电压VDD，MN21的漏极还与MN20的栅极连接，MN20的栅极还与MN4的源极连接，为MN4的源极提供偏置电压Vn_Bias。

优选地，所述动态共模反馈电路包括：传输门P3、P4、P5、P6和P7，以及反馈电容C4和C5；

传输门P3的输出端分别与反馈电容C4和C5的一端连接，反馈电容C4的另一端分别连接传输门P4和P5的输出端，反馈电容C5的另一端分别连接传输门P6和P7的输出端；

所述传输门P3、P5和P7均受时钟信号CLKS和时钟信号CLKSb的控制，传输门P4和P6均受时钟信号CLKB和时钟信号CLKBb的控制；

所述环形放大器的两个输出级的输出端电压分别为差分输出电压VOUTN和VOUTP；

所述传输门P3的输入电压为MN3的栅极电压CM，传输门P4和P6的输入电压分别为差分输出电压VOUTP和VOUTN，传输门P5和P7的输入电压均为外部电压VCM；

传输门P3的输出端还与MN2的栅极连接，为MN2的栅极提供电压CMFB。

优选地，所述环形放大器的制作工艺为TSMC 65 nm CMOS工艺。

本发明还提供一种PVT稳定的偏置增强型高增益环形放大器控制方法，基于上述的一种PVT稳定的偏置增强型高增益环形放大器，包括以下步骤：

S1：初始化环形放大器的参数并设置时钟信号；

S2：初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压。

优选地，所述步骤S1中，初始化环形放大器的参数包括设置外部电压VDD、VSS和VCM，设置时钟频率和差分输入的电压值。

优选地，所述步骤S2中，初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作的具体方法为：

在一个时钟周期内，当时钟信号CLKSB为低电平时，环形放大器复位，此时环形放大器的差分输出为0V，当时钟信号CLKSB为高电平时，环形放大器开始工作；

所述输入级的控制方法具体为：

当CLKS1为高电平，CLKS1b为低电平时，传输门P0和P1导通，输入级的输入端和输出端短接，即VIP与VON1短接，VIN与VOP1短接，输入级复位，设置输入级的共模电压；当CLKS1为低电平，CLKS1b为高电平时，传输门P0和P1断开，输入级开始工作；

所述第二级反相器和输出级的控制方法具体为：

CLKS和CLKSb为互补时钟信号，当CLKS为高电平，CLKSb为低电平时，MP4和MN4导通，此时偏置电压Vp_Bias和Vn_Bias分别存储在电容C0和C1上；当CLKS为低电平，CLKSb为高电平时，MP4和MN4断开；

当CLKSB为低电平时，第二级反相器的电流通路断路，输出级中的MP6、MP7、MN6和MN7的栅极连接至VDD，且NMOS管MN6和MN7导通，PMOS管MP6和MP7关断，输出级的输出端接地；当CLKSB为高电平时，第二级反相器正常工作，输出级电路被偏置在预设的工作点；

所述动态共模反馈电路的控制方法具体为：

当CLKS和CLKBb为高电平，CLKSb和CLKB为低电平时，动态共模反馈电路复位，此时传输门P3、P5、P7导通，传输门P4、P6断开；当CLKS和CLKBb为低电平，CLKSb和CLKB为高电平时，动态共模反馈电路工作，此时传输门P3、P5、P7断开，传输门P4、P7导通。

与现有技术相比，本发明技术方案的有益效果是：

本发明提供一种PVT稳定的偏置增强型高增益环形放大器及其控制方法，所述环形放大器为差分放大器，包括：输入级、第二级反相器、输出级、偏置增强电路和动态共模反馈电路；所述输入级包括两个输入端和两个输出端，输入级的两个输入端作为所述环形放大器的差分输入端；所述输入级的每个输出端分别与一个第二级反相器的输入端连接，每个第二级反相器的输出端对应与一个输出级的输入端连接，两个输出级的输出端作为所述环形放大器的差分输出端；所述偏置增强电路分别与输入级和每个第二级反相器连接并提供对应的偏置电压；所述动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点；

本发明基于偏置增强电路实现偏置增强技术，无需对环形放大器的核心电路进行修改，不会影响核心电路的PVT稳定性以及噪声性能，其偏置增强效果具有PVT稳定性，更具有实用性；另外，本发明中的输出级使用Cascode结构的反相器，相较于传统的使用高阈值器件的反相器，Cascode结构的反相器的输出阻抗更大，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度；同时得益于偏置增强技术，本发明的输出级具有更低的过驱动电压，且无需额外的偏置电路，能够有效降低芯片面积和功耗。

附图说明

图1为实施例1所提供的一种PVT稳定的偏置增强型高增益环形放大器结构图。

图2为实施例2所提供的一种PVT稳定的偏置增强型高增益环形放大器主要部分电路图。

图3为实施例2所提供的传统的偏置增强技术和本发明的偏置增强技术对比图。

图4为实施例2所提供的传统的输出级电路和本发明的输出级电路及偏置方案对比图。

图5为实施例2所提供的偏置增强电路电路图。

图6为实施例2所提供的动态共模反馈电路电路图。

图7为实施例3所提供的基于环形放大器的开关电容电路电路图及时钟信号图。

图8为实施例3所提供的基于环形放大器的开关电容电路在5个工艺角下的仿真结果图。

图9为实施例3所提供的传统的环形放大器与本发明中的环形放大器速度对比仿真结果图。

图10为实施例3所提供的传统的环形放大器与本发明中的环形放大器增益对比仿真结果图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

如图1所示，本实施例提供一种PVT稳定的偏置增强型高增益环形放大器，所述环形放大器为差分放大器，包括：输入级、第二级反相器、输出级、偏置增强电路和动态共模反馈电路；

所述输入级包括两个输入端和两个输出端，输入级的两个输入端作为所述环形放大器的差分输入端；

所述输入级的每个输出端分别与一个第二级反相器的输入端连接，每个第二级反相器的输出端对应与一个输出级的输入端连接，两个输出级的输出端作为所述环形放大器的差分输出端；

所述偏置增强电路分别与输入级和每个第二级反相器连接并提供对应的偏置电压；

所述动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点。

在具体实施过程中，首先初始化环形放大器的参数并设置时钟信号；之后初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压；

本实施例基于偏置增强电路实现偏置增强技术，无需对环形放大器的核心电路进行修改，不会影响核心电路的PVT稳定性以及噪声性能，其偏置增强效果具有PVT稳定性，更具有实用性；另外，本实施例中的输出级使用Cascode结构的反相器，相较于传统的使用高阈值器件的反相器，Cascode结构的反相器的输出阻抗更大，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度；同时得益于偏置增强技术，本实施例的输出级具有更低的过驱动电压，且无需额外的偏置电路，能够有效降低芯片面积和功耗。

实施例2

如图2所示，本实施例提供一种PVT稳定的偏置增强型高增益环形放大器，所述环形放大器为差分放大器，包括：输入级、第二级反相器、输出级、偏置增强电路和动态共模反馈电路；

所述输入级包括两个输入端和两个输出端，输入级的两个输入端作为所述环形放大器的差分输入端；

所述输入级的每个输出端分别与一个第二级反相器的输入端连接，每个第二级反相器的输出端对应与一个输出级的输入端连接，两个输出级的输出端作为所述环形放大器的差分输出端；

所述偏置增强电路分别与输入级和每个第二级反相器连接并提供对应的偏置电压；

所述动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点；

所述输入级包括：PMOS管MP0、MP1和MP2，NMOS管MN0、MN1、MN2和MN3，电阻R0和R1，以及传输门P0和P1；

所述MP0和MP1的栅极分别与传输门P0和P1的输入端连接，MP0和MP1的漏极分别与传输门P0和P1的输出端连接，MP0和MP1的源极相互连接，并共同连接至MP2的漏极；

所述MP2的源极连接外部电压VDD，MP2的栅极连接偏置增强电路，偏置增强电路为MP2的栅极提供偏置电压Vp1；

所述MN0和MN1的栅极分别与传输门P0和P1的输入端连接，MN0和MN1的漏极分别与传输门P0和P1的输出端连接，MN0和MN1的源极相互连接，并共同连接至MN2和MN3的漏极；

所述MN2和MN3的源极接地，MN2的栅极与动态共模反馈电路的输出端连接，动态共模反馈电路为MN2的栅极提供电压CMFB；MN3的栅极分别与电阻R0和R1的一端连接，电阻R0和R1的另一端分别与传输门P0和P1的输出端连接；

所述MN3的栅极还与动态共模反馈电路连接，将MN3的栅极电压CM作为输入级的输出共模电压输入动态共模反馈电路；

所述传输门P0和P1的输入端作为环形放大器的差分输入端，传输门P0和P1的输出端作为输入级的两个输出端，分别与一个第二级反相器的输入端连接；

传输门P0和P1的输入电压分别记为VIP和VIN，输出电压分别记为VON1和VOP1；

所述传输门P0和P1均受时钟信号CLKS1和时钟信号CLKS1b的控制；

MP0和MP1构成PMOS差分输入对，MN0和MN1构成NMOS差分输入对；MP2作为尾电流管，R0、R1与MN3构成输入级的输出共模反馈电路；

每个所述第二级反相器包括：PMOS管MP4、MP5和MP8，NMOS管MN4、MN5、MN8和MN9，以及电容C0和C1；

所述电容C0和C1的一端相互连接，作为第二级反相器的输入端，电容C0和C1的另一端分别与MP4和MN4的漏极连接，在本实施例中，电容C0和C1有两个作用，一个是将输入级的输出端和第二级反相器的输入端隔离开，第二个作用是存储第二级反相器偏置电压Vp_Bias和Vn_Bias；

MP4和MN4的源极分别与偏置增强电路连接，偏置增强电路分别为MP4和MN4的源极提供偏置电压Vp_Bias和Vn_Bias，MP4和MN4的栅极分别连接时钟信号CLKSb和CLKS；

MP5的栅极与MP4的漏极连接，MP5的源极连接外部电压VDD，MP5的漏极分别与MP8的源极和MN9的漏极连接；

MN5的栅极与MN4的漏极连接，MN5的源极接地，MN5的漏极与MN8的源极连接；

MN8的漏极分别与MP8的漏极和MN9的源极连接，MN8的栅极连接时钟信号CLKB；

MP8和MN9的栅极分别与偏置增强电路连接，偏置增强电路分别为MP8和MN9的栅极提供偏置电压Vp2和Vn2；

MP5和MN8的漏极作为第二级反相器的输出端；

在本实施例中，反向并行连接的PMOS管MP8和NMOS管MN9实现浮动电压源的作用，使输出级的MP6和MN7偏置在不同的电压；

NMOS管MN8作为一个开关控制第二级反相器电流通路的通断，同时控制着输出级的偏置状态；

每个所述输出级包括：PMOS管MP6和MP7，以及NMOS管MN6和MN7；

所述输出级为Cascode结构的反相器；

所述MP6的源极连接外部电压VDD，MP6的漏极连接MP7的源极，MP7的漏极连接MN7的漏极，MN7的源极连接MN6的漏极，MN6的源极接地；

所述MP6和MN7的栅极相互连接，并分别与MP5的漏极连接，MN6和MP7的栅极相互连接，并分别与MN8的漏极连接；

MP7的漏极作为输出级的输出端，与动态共模反馈电路的连接；

所述偏置增强电路包括：PMOS管MP14、MP15、MP16、MP17、MP18和MP19，NMOS管MN16、MN17、MN18、MN19、MN20、MN21和MN22，以及电流源；

所述电流源的正极连接MN17的漏极，MN17的栅极和电流源负极分别连接外部电压VDD，电流源的电流记为I_ibias；

MN17的源极与MN16的漏极连接，MN16的源极接地，MN16的栅极分别与MN18和MN19的栅极连接，MN16的栅极还与MN17的漏极连接；

MP14的源极连接外部电压VDD，MP14的漏极连接MP15的源极，MP15的漏极连接MP16的源极，MP16的漏极连接MN18的漏极，MN18的源极接地；

MP15的漏极还与MP14的栅极连接，MP15的栅极连接外部电压VSS，MP14的栅极与MP4的源极连接，为MP4的源极提供偏置电压Vp_Bias；

MN18的漏极还与MP16的栅极连接，MP16的栅极与MP8的栅极连接，为MP8的栅极提供偏置电压Vp2；

MP17的源极连接外部电压VDD，MP17的漏极连接MP18的源极，MP18的漏极连接MN19的漏极，MN19的源极接地；

MP17的栅极分别连接MP19的栅极和MP18的漏极，MP17的栅极还与MP2的栅极连接，为MP2的栅极提供电压Vp1；MP18的栅极连接外部电压VSS；

MP19的源极连接外部电压VDD，MP19的漏极分别连接MN22的漏极和栅极，MN22的源极连接MN21的漏极，MN21的源极连接MN20的漏极，MN20的源极接地；

MN22的栅极还与MN9的栅极连接，为MN9的栅极提供偏置电压Vn2；MN21的栅极连接外部电压VDD，MN21的漏极还与MN20的栅极连接，MN20的栅极还与MN4的源极连接，为MN4的源极提供偏置电压Vn_Bias；

所述动态共模反馈电路包括：传输门P3、P4、P5、P6和P7，以及反馈电容C4和C5；

传输门P3的输出端分别与反馈电容C4和C5的一端连接，反馈电容C4的另一端分别连接传输门P4和P5的输出端，反馈电容C5的另一端分别连接传输门P6和P7的输出端；

所述传输门P3、P5和P7均受时钟信号CLKS和时钟信号CLKSb的控制，传输门P4和P6均受时钟信号CLKB和时钟信号CLKBb的控制；

所述环形放大器的两个输出级的输出端电压分别为差分输出电压VOUTN和VOUTP；

所述传输门P3的输入电压为MN3的栅极电压CM，传输门P4和P6的输入电压分别为差分输出电压VOUTP和VOUTN，传输门P5和P7的输入电压均为外部电压VCM；

传输门P3的输出端还与MN2的栅极连接，为MN2的栅极提供电压CMFB；

所述环形放大器的制作工艺为TSMC 65 nm CMOS工艺。

在具体实施过程中，首先初始化环形放大器的参数并设置时钟信号；之后初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压；

传统的偏置增强技术和新的偏置增强技术对比如图3所示，传统的偏置增强技术在第一级反相器的PMOS管和NMOS管的源极两端串联电阻，使第二级反相器的PMOS管和NMOS管偏置在不同的电压，MN5管的栅极连接在MP4管的源极，MP5管的栅极连接在MN4管的源极，提高了MN5管和MP5管的过驱动电压，降低了第二级反相器的输出阻抗，使第二级反相器的输出端处的次极点推向高频处，提高了环形放大器的速度；传统偏置增强技术的缺点是使用电阻提高第二级反相器的过驱动电压，电阻的阻值会随PVT变化，偏置增强的效果不稳定；另外在第一级反相器的PMOS管和NMOS管的源极两端串联电阻，增加了电路的等效输入噪声，降低了环形放大器的噪声性能；

本实施例提出一种新的PVT稳定的偏置增强技术实现方案，如图3的右图所示，使用电容C0、C1将输入级的输出与第二级反相器的输入端隔开，第二级反相器的偏置电压由偏置增强电路提供；新的PVT稳定的偏置增强技术实现方案的优点是不会增加环形放大器的等效输入噪声，而且由于第二级反相器的偏置电压由偏置电路提供，偏置增强效果不会随PVT变化影响；

传统的输出级电路和新的输出级电路及偏置方案如图4所示，传统的输出级电路是使用高阈值器件搭建的反相器，使用高阈值器件可以提高输出级的输出阻抗，提高输出级的增益，同时也有助于环形放大器的稳定；传统的输出级电路的缺点是只能通过加大高阈值器件的尺寸来提高增益，大尺寸的高阈值器件会增加第二级反相器的负载电容，使第二级反相器的输出次极点移向低频处，降低了环形放大器的速度；

本实施例中提出一种新的输出级电路及偏置方案，如图4右图所示，输出级采用使用标准器件的Cascode结构的反相器结构，Cascode管MP7的栅极和MN6的栅极相连，Cascode管MN7的栅极和MP6的栅极相连，输出级电路的偏置均由第二级反相器设置，无需额外的偏置电路，MP6和MN6被偏置在亚阈值区或截止区；新的输出级电路及偏置方案的优点是使用Cascode结构，Cascode管MP7、MN7可以提高输出级的输出阻抗和增益；得益于偏置增强技术的使用，输出级的MN6、MP7管可以有更小的过驱动电压，输出级使用标准器件也可保持环形放大器的稳定；标准器件的使用以及Cascode结构使输出级无需使用大尺寸的器件，降低第二级反相器的负载电容，有助于提高环形放大器的速度；

如图5所示的偏置增强电路，NMOS管MN16、MN18、MN19组成一组电流镜，MN16的栅极和漏极之间串联了一个工作在线性区的NMOS管MN17，作用是提高MN16、MN18、MN19的过驱动电压，给其它MOS管留下足够的电压裕度；MP14的栅极和漏极之间串联了一个工作在线性区的PMOS管MP15，用于提高MP14的过驱动电压；MP17的栅极和漏极之间串联了一个工作在线性区的PMOS管MP18，用于提高MP17的过驱动电压；MN20的栅极和漏极之间串联了一个工作在线性区的NMOS管MN21，用于提高MN20的过驱动电压；偏置增强电路可以提高第二级反相器的过驱动电压，即生成更低的偏置电压Vp_Bias和更高的偏置电压Vn_Bias，实现偏置增强的功能；

如图6所示为动态共模反馈电路，动态共模反馈电路用于引入负反馈，并稳定环形放大器的输出共模点；

本实施例基于偏置增强电路实现偏置增强技术，无需对环形放大器的核心电路进行修改，不会影响核心电路的PVT稳定性以及噪声性能，其偏置增强效果具有PVT稳定性，更具有实用性；另外，本实施例中的输出级使用Cascode结构的反相器，相较于传统的使用高阈值器件的反相器，Cascode结构的反相器的输出阻抗更大，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度；同时得益于偏置增强技术，本实施例的输出级具有更低的过驱动电压，且无需额外的偏置电路，能够有效降低芯片面积和功耗。

实施例3

本实施例提供一种PVT稳定的偏置增强型高增益环形放大器控制方法，基于实施例2中的一种PVT稳定的偏置增强型高增益环形放大器，包括以下步骤：

S1：初始化环形放大器的参数并设置时钟信号；

初始化环形放大器的参数包括设置外部电压VDD、VSS和VCM，设置时钟频率和差分输入的电压值；

S2：初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压；

初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作的具体方法为：

在一个时钟周期内，当时钟信号CLKSB为低电平时，环形放大器复位，此时环形放大器的差分输出为0V，当时钟信号CLKSB为高电平时，环形放大器开始工作；

所述输入级的控制方法具体为：

当CLKS1为高电平，CLKS1b为低电平时，传输门P0和P1导通，输入级的输入端和输出端短接，即VIP与VON1短接，VIN与VOP1短接，输入级复位，设置输入级的共模电压；当CLKS1为低电平，CLKS1b为高电平时，传输门P0和P1断开，输入级开始工作；

所述第二级反相器和输出级的控制方法具体为：

CLKS和CLKSb为互补时钟信号，当CLKS为高电平，CLKSb为低电平时，MP4和MN4导通，此时偏置电压Vp_Bias和Vn_Bias分别存储在电容C0和C1上；当CLKS为低电平，CLKSb为高电平时，MP4和MN4断开；

当CLKSB为低电平时，第二级反相器的电流通路断路，输出级中的MP6、MP7、MN6和MN7的栅极连接至VDD，且NMOS管MN6和MN7导通，PMOS管MP6和MP7关断，输出级的输出端接地；当CLKSB为高电平时，第二级反相器正常工作，输出级电路被偏置在预设的工作点；

所述动态共模反馈电路的控制方法具体为：

当CLKS和CLKBb为高电平，CLKSb和CLKB为低电平时，动态共模反馈电路复位，此时传输门P3、P5、P7导通，传输门P4、P6断开，反馈电容C4、C5的一个极板充电至电压VCM，另一个极板CMFB与输入级的输出共模电压连接并充电至电压CM；当CLKS和CLKBb为低电平，CLKSb和CLKB为高电平时，动态共模反馈电路工作，此时传输门P3、P5、P7断开，传输门P4、P7导通，反馈电容C4、C5的一个极板连接至环形放大器的差分输出VOUTN和VOUTP，输入级的输出共模电压的变化会引起反馈电容C4、C5的另一极板CMFB的变化，由此引入负反馈，从而稳定环形放大器的输出共模点。

在具体实施过程中，本实施例使用Cadence软件进行电路仿真，采用TSMC 65 nmCMOS工艺，环形放大器的电路中采用的MOS管尺寸与现有的环形放大器尺寸一致；

搭建开关电容电路作为测试电路，电路原理图及时钟信号如图7所示，开关电容电路包括环形放大器、自调零电容Cz、采样电容Cs、电容Cf、负载电容CL和若干开关；

首先初始化环形放大器和其他器件的参数，在本实施例中，外部电压VDD = 1.0V，VCM = 0.5V，时钟频率为50MHz，差分输入电压为125mV，自调零电容Cz = 1pF，采样电容Cs= 400fF，电容Cf = 100fF，负载电容CL = 500fF；

初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压；

基于环形放大器的开关电容电路在5个工艺角下的仿真结果如图8所示：当时钟CLKSB为低电平时，环形放大器复位，此时环形放大器的差分输出为0V，采样电容对信号进行采样；当时钟CLKSB为高电平时，环形放大器开始工作，此时环形放大器的差分输出约为0.5V，实现开关电容电路的功能，说明本实施例中的环形放大器的功能稳定；

传统的环形放大器与本实施例中的环形放大器速度对比仿真结果如图9所示：使用相同的测试电路和测试条件，本实施例中的环形放大器的差分输出的过充电压峰值为502.9mV，传统的环形放大器的差分输出过充电压峰值为532.1mV，相差29.2mV；说明本实施例提出的新的偏置增强技术功能正常，可有效提高环形放大器的速度；

传统的环形放大器与本实施例中的环形放大器增益对比仿真结果如图10所示：使用相同的测试电路和测试条件，本实施例提出的环形放大器的差分输出的输出电压为499.27mV，传统的环形放大器的差分输出为499.04mV，增益误差相差0.23mV，因此，本实施例提出的环形放大器的增益误差更小，增益更大，说明本实施例改进的无需额外偏置电路的输出级结构可有效提高环形放大器的增益；

本实施例基于偏置增强电路实现偏置增强技术，无需对环形放大器的核心电路进行修改，不会影响核心电路的PVT稳定性以及噪声性能，其偏置增强效果具有PVT稳定性，更具有实用性；另外，本实施例中的输出级使用Cascode结构的反相器，相较于传统的使用高阈值器件的反相器，Cascode结构的反相器的输出阻抗更大，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度；同时得益于偏置增强技术，本实施例的输出级具有更低的过驱动电压，且无需额外的偏置电路，能够有效降低芯片面积和功耗。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (4)

1.一种PVT稳定的偏置增强型高增益环形放大器，其特征在于，所述环形放大器为差分放大器，包括：输入级、第二级反相器、输出级、偏置增强电路和动态共模反馈电路；

所述输入级包括两个输入端和两个输出端，输入级的两个输入端作为所述环形放大器的差分输入端；

所述输入级的每个输出端分别与一个第二级反相器的输入端连接，每个第二级反相器的输出端对应与一个输出级的输入端连接，两个输出级的输出端作为所述环形放大器的差分输出端；

所述偏置增强电路分别与输入级和每个第二级反相器连接并提供对应的偏置电压；

所述输入级包括：PMOS管MP0、MP1和MP2，NMOS管MN0、MN1、MN2和MN3，电阻R0和R1，以及传输门P0和P1；

所述MP0和MP1的栅极分别与传输门P0和P1的输入端连接，MP0和MP1的漏极分别与传输门P0和P1的输出端连接，MP0和MP1的源极相互连接，并共同连接至MP2的漏极；

所述MP2的源极连接外部电压VDD，MP2的栅极连接偏置增强电路，偏置增强电路为MP2的栅极提供偏置电压Vp1；

所述MN0和MN1的栅极分别与传输门P0和P1的输入端连接，MN0和MN1的漏极分别与传输门P0和P1的输出端连接，MN0和MN1的源极相互连接，并共同连接至MN2和MN3的漏极；

所述MN2和MN3的源极接地，MN2的栅极与动态共模反馈电路的输出端连接，动态共模反馈电路为MN2的栅极提供电压CMFB；MN3的栅极分别与电阻R0和R1的一端连接，电阻R0和R1的另一端分别与传输门P0和P1的输出端连接；

所述MN3的栅极还与动态共模反馈电路连接，将MN3的栅极电压CM作为输入级的输出共模电压输入动态共模反馈电路；

所述传输门P0和P1的输入端作为环形放大器的差分输入端，传输门P0和P1的输出端作为输入级的两个输出端，分别与一个第二级反相器的输入端连接；

传输门P0和P1的输入电压分别记为VIP和VIN，输出电压分别记为VON1和VOP1；

所述传输门P0和P1均受时钟信号CLKS1和时钟信号CLKS1b的控制；

MP0和MP1构成PMOS差分输入对，MN0和MN1构成NMOS差分输入对；MP2作为尾电流管，R0、R1与MN3构成输入级的输出共模反馈电路；

每个所述第二级反相器包括：PMOS管MP4、MP5和MP8，NMOS管MN4、MN5、MN8和MN9，以及电容C0和C1；

所述电容C0和C1的一端相互连接，作为第二级反相器的输入端，电容C0和C1的另一端分别与MP4和MN4的漏极连接；

MP4和MN4的源极分别与偏置增强电路连接，偏置增强电路分别为MP4和MN4的源极提供偏置电压Vp_Bias和Vn_Bias，MP4和MN4的栅极分别连接时钟信号CLKSb和CLKS；

MP5的栅极与MP4的漏极连接，MP5的源极连接外部电压VDD，MP5的漏极分别与MP8的源极和MN9的漏极连接；

MN5的栅极与MN4的漏极连接，MN5的源极接地，MN5的漏极与MN8的源极连接；

MN8的漏极分别与MP8的漏极和MN9的源极连接，MN8的栅极连接时钟信号CLKB；

MP8和MN9的栅极分别与偏置增强电路连接，偏置增强电路分别为MP8和MN9的栅极提供偏置电压Vp2和Vn2；

MP5和MN8的漏极作为第二级反相器的输出端；

每个所述输出级包括：PMOS管MP6和MP7，以及NMOS管MN6和MN7；

所述输出级为Cascode结构的反相器；

所述MP6的源极连接外部电压VDD，MP6的漏极连接MP7的源极，MP7的漏极连接MN7的漏极，MN7的源极连接MN6的漏极，MN6的源极接地；

所述MP6和MN7的栅极相互连接，并分别与MP5的漏极连接，MN6和MP7的栅极相互连接，并分别与MN8的漏极连接；

MP7的漏极作为输出级的输出端，与动态共模反馈电路连接；

所述偏置增强电路包括：PMOS管MP14、MP15、MP16、MP17、MP18和MP19，NMOS管MN16、MN17、MN18、MN19、MN20、MN21和MN22，以及电流源；

所述电流源的正极连接MN17的漏极，MN17的栅极和电流源负极分别连接外部电压VDD，电流源的电流记为I_ibias；

MN17的源极与MN16的漏极连接，MN16的源极接地，MN16的栅极分别与MN18和MN19的栅极连接，MN16的栅极还与MN17的漏极连接；

MP14的源极连接外部电压VDD，MP14的漏极连接MP15的源极，MP15的漏极连接MP16的源极，MP16的漏极连接MN18的漏极，MN18的源极接地；

MP15的漏极还与MP14的栅极连接，MP15的栅极连接外部电压VSS，MP14的栅极与MP4的源极连接，为MP4的源极提供偏置电压Vp_Bias；

MN18的漏极还与MP16的栅极连接，MP16的栅极与MP8的栅极连接，为MP8的栅极提供偏置电压Vp2；

MP17的源极连接外部电压VDD，MP17的漏极连接MP18的源极，MP18的漏极连接MN19的漏极，MN19的源极接地；

MP17的栅极分别连接MP19的栅极和MP18的漏极，MP17的栅极还与MP2的栅极连接，为MP2的栅极提供电压Vp1；MP18的栅极连接外部电压VSS；

MP19的源极连接外部电压VDD，MP19的漏极分别连接MN22的漏极和栅极，MN22的源极连接MN21的漏极，MN21的源极连接MN20的漏极，MN20的源极接地；

MN22的栅极还与MN9的栅极连接，为MN9的栅极提供偏置电压Vn2；MN21的栅极连接外部电压VDD，MN21的漏极还与MN20的栅极连接，MN20的栅极还与MN4的源极连接，为MN4的源极提供偏置电压Vn_Bias；

所述动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点。

2.根据权利要求1所述的一种PVT稳定的偏置增强型高增益环形放大器，其特征在于，所述动态共模反馈电路包括：传输门P3、P4、P5、P6和P7，以及反馈电容C4和C5；

传输门P3的输出端分别与反馈电容C4和C5的一端连接，反馈电容C4的另一端分别连接传输门P4和P5的输出端，反馈电容C5的另一端分别连接传输门P6和P7的输出端；

所述传输门P3、P5和P7均受时钟信号CLKS和时钟信号CLKSb的控制，传输门P4和P6均受时钟信号CLKB和时钟信号CLKBb的控制；

所述环形放大器的两个输出级的输出端电压分别为差分输出电压VOUTN和VOUTP；

所述传输门P3的输入电压为MN3的栅极电压CM，传输门P4和P6的输入电压分别为差分输出电压VOUTP和VOUTN，传输门P5和P7的输入电压均为外部电压VCM；

传输门P3的输出端还与MN2的栅极连接，为MN2的栅极提供电压CMFB。

3.根据权利要求2所述的一种PVT稳定的偏置增强型高增益环形放大器，其特征在于，所述环形放大器的制作工艺为TSMC 65 nm CMOS工艺。

4.一种PVT稳定的偏置增强型高增益环形放大器控制方法，基于权利要求1~3中任意一条所述的一种PVT稳定的偏置增强型高增益环形放大器，其特征在于，包括以下步骤：

S1：初始化环形放大器的参数并设置时钟信号；

初始化环形放大器的参数包括设置外部电压VDD、VSS和VCM，设置时钟频率和差分输入的电压值；

S2：初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作，将差分输入的电压转换为差分输出电压；

初始化后的环形放大器根据设置好的时钟信号循环进行复位和工作的具体方法为：

在一个时钟周期内，当时钟信号CLKSB为低电平时，环形放大器复位，此时环形放大器的差分输出为0V，当时钟信号CLKSB为高电平时，环形放大器开始工作；

所述输入级的控制方法具体为：

当CLKS1为高电平，CLKS1b为低电平时，传输门P0和P1导通，输入级的输入端和输出端短接，即VIP与VON1短接，VIN与VOP1短接，输入级复位，设置输入级的共模电压；当CLKS1为低电平，CLKS1b为高电平时，传输门P0和P1断开，输入级开始工作；

所述第二级反相器和输出级的控制方法具体为：

CLKS和CLKSb为互补时钟信号，当CLKS为高电平，CLKSb为低电平时，MP4和MN4导通，此时偏置电压Vp_Bias和Vn_Bias分别存储在电容C0和C1上；当CLKS为低电平，CLKSb为高电平时，MP4和MN4断开；

当CLKSB为低电平时，第二级反相器的电流通路断路，输出级中的MP6、MP7、MN6和MN7的栅极连接至VDD，且NMOS管MN6和MN7导通，PMOS管MP6和MP7关断，输出级的输出端接地；当CLKSB为高电平时，第二级反相器正常工作，输出级电路被偏置在预设的工作点；

所述动态共模反馈电路的控制方法具体为：

当CLKS和CLKBb为高电平，CLKSb和CLKB为低电平时，动态共模反馈电路复位，此时传输门P3、P5、P7导通，传输门P4、P6断开；当CLKS和CLKBb为低电平，CLKSb和CLKB为高电平时，动态共模反馈电路工作，此时传输门P3、P5、P7断开，传输门P4、P7导通。

Images