CN116033205A - 可支持高刷新率视频源实时切换的显示控制方法及系统 - Google Patents

可支持高刷新率视频源实时切换的显示控制方法及系统 Download PDF

Info

Publication number
CN116033205A
CN116033205A CN202211733243.7A CN202211733243A CN116033205A CN 116033205 A CN116033205 A CN 116033205A CN 202211733243 A CN202211733243 A CN 202211733243A CN 116033205 A CN116033205 A CN 116033205A
Authority
CN
China
Prior art keywords
module
display
frame buffer
transmission
video source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211733243.7A
Other languages
English (en)
Other versions
CN116033205B (zh
Inventor
刘施
何颖
周泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Microelectronics Technology Wuhan Co ltd
Original Assignee
Xindong Microelectronics Technology Wuhan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xindong Microelectronics Technology Wuhan Co ltd filed Critical Xindong Microelectronics Technology Wuhan Co ltd
Priority to CN202211733243.7A priority Critical patent/CN116033205B/zh
Publication of CN116033205A publication Critical patent/CN116033205A/zh
Application granted granted Critical
Publication of CN116033205B publication Critical patent/CN116033205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种可支持高刷新率视频源实时切换的显示控制方法及系统。该方法包括:以第二方式进行显示;以第二方式进行显示进一步包括:根据分辨率信息计算行头的地址并进行标示;配置使能信号,基于使能信号配置帧缓存基地址;在检测到行头标志时,根据配置的帧缓存基地址,计算得到读地址;根据计算得到的读地址,从地址空间读取图像视频源数据。本发明一方面能兼容常规应用,即根据显示设备的帧率需求更新图像视频源数据,另一方面能解决高刷新率的图像视频源实时更新显示的需求。

Description

可支持高刷新率视频源实时切换的显示控制方法及系统
技术领域
本发明属于图像处理技术领域,更具体地,涉及一种可支持高刷新率视频源实时切换的显示控制方法及系统。
背景技术
图像视频显示系统中,一般都是根据显示设备需求的帧率产生固定时序,行、场同步信号以及视频数据源信号采用乒乓操作的方式写入不同的帧缓存(frame buffer)中,视频源数据信号的更新是在固定时序的帧中断信号到来后,再开始切换视频源数据的基地址获取更新后的数据。在视频源数据的更新帧率非常高,远高于显示设备的帧率时,例如当GPU渲染完一帧的图像是1/600秒,而显示设备的帧率为1/60秒时,显示设备就不能实时地更新显示GPU渲染出的新图像,因此无法为用户提供更实时更流畅的图像视频体验。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种可支持高刷新率视频源实时切换的显示控制方法及系统,一方面能兼容常规应用,即根据显示设备的帧率需求更新图像视频源数据,另一方面能解决高刷新率的图像视频源实时更新显示的需求。
为实现上述目的,按照本发明的一个方面,提供了一种显示控制方法,包括:以第二方式进行显示;
以第二方式进行显示进一步包括:
根据分辨率信息计算行头的地址并进行标示;
配置使能信号,基于使能信号配置帧缓存基地址;
在检测到行头标志时,根据配置的帧缓存基地址,计算得到读地址;
根据计算得到的读地址,从地址空间读取图像视频源数据。
在一些实施方式中,计算得到的读地址=配置的帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
在一些实施方式中,上述显示控制方法还包括:以第一方式进行显示;所述以第一方式进行显示进一步包括:从寄存器信号中的基地址读取图像视频源数据,以固定帧率更新视频源进行显示。
在一些实施方式中,以第一方式进行显示还包括:按照固定时序在有帧中断时,开始更新视频源数据,帧缓存采用乒乓操作的方式,保证一帧图像的稳定显示。
在一些实施方式中,上述显示控制方法还包括:确认是否需要实时切换视频源;在需要实时切换视频源时,选择第二工作模式,在所述第二工作模式下,执行所述以第二方式进行显示的步骤;在不需要实时切换视频源时,选择第一工作模式,在所述第一工作模式下,执行所述以第一方式进行显示的步骤。
在一些实施方式中,根据分辨率信息计算行头的地址并进行标示进一步包括:
根据分辨率确定一行需用总线传输的字节总数;
每发起一次AXI传输,根据arlen和AXI数据总线宽度,计算单次传输的字节总数,将每次AXI传输的字节总数进行累加,得到累计传输的字节总数;
在累计传输的字节总数等于一行需用总线传输的字节总数时,将当前AXI传输作为行头的传输,将行头的传输标注出来。
按照本发明的另一方面,提供了一种显示处理模块,包括:行头计算单元和读出模块;行头计算单元用于根据分辨率信息计算行头的地址并进行标示;读出模块用于在第二工作模式下,利用行头计算单元的计算结果和配置的帧缓存基地址,计算得到读地址,以及根据新的读地址,从帧缓存中读取图像视频源数据并输出。
在一些实施方式中,计算得到的读地址=配置的帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
在一些实施方式中,读出模块用于在第一工作模式下,根据寄存器信号中的帧缓存基地址以及图像视频数据的行步进,读出帧缓存中的数据。
在一些实施方式中,上述显示处理模块还包括总线控制模块和寄存器控制模块;总线控制模块用于接收外部下发的寄存器信息,并将外部下发的寄存器信息发送至寄存器控制模块;寄存器控制模块用于接收外部下发的寄存器信息,并将外部下发的寄存器信息转换为显示处理模块内部的寄存器信号,寄存器信号中包含分辨率信息和帧缓存基地址;寄存器控制模块还用于接收配置的帧缓存基地址。
在一些实施方式中,上述显示处理模块还包括显示输出时序产生模块;显示输出时序产生模块用于根据寄存器信号中的分辨率信息产生相应的行场时序信息。
在一些实施方式中,上述显示处理模块还包括输入先入先出控制模块、视频层管道、输出先入先出模块和显示输出管道;输入先入先出控制模块用于接收读出模块输出的数据并输出;视频层管道用于接收输入先入先出控制模块的数据流并将其传输至输出先入先出模块;输出先入先出模块用于缓存来自视频层管道的数据流;显示输出管道用于根据显示输出时序产生模块产生的行场时序信息,控制数据输出的节奏,并将数据输出至外部显示设备进行显示。
在一些实施方式中,输入先入先出控制模块还用于在其自身有空间时向所述读出模块请求数据,以及在其自身没有空间时使所述读出模块从帧缓存中继续读出数据。
在一些实施方式中,根据分辨率信息计算行头的地址并进行标示进一步包括:
根据分辨率确定一行需用总线传输的字节总数;
每发起一次AXI传输,根据arlen和AXI数据总线宽度,计算单次传输的字节总数,将每次AXI传输的字节总数进行累加,得到累计传输的字节总数;
在累计传输的字节总数等于一行需用总线传输的字节总数时,将当前AXI传输作为行头的传输,将行头的传输标注出来。
按照本发明的又一方面,提供了一种显示控制系统,包括上述显示处理模块。
在一些实施方式中,上述显示控制系统还包括视频源产生器、总线互联模块、存储控制器和显示接口控制器;视频源产生器用于产生视频图像,并经总线互联模块,将产生的视频图像发送到存储控制器;存储控制器用于将视频图像写入显示控制系统外部的帧缓存;显示处理模块用于经总线互联模块,通过存储控制器,将显示控制系统外部的帧缓存中的视频图像读出,并将读出的视频图像通过显示接口控制器发送到显示控制系统外部的显示设备。
按照本发明的又一方面,提供了一种电子设备,包括上述显示控制系统、帧缓存和显示设备。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:通过改进一般DAMR(Direct Access Memory Read)硬件设计的方案,以及软件的配合调度,在第一模式下,能够根据显示视频的帧率需求更新图像视频源数据,在第二种模式下,能够比较实时地更新图像视频源,在显示过程中,启动第二种模式时,能够在当前显示行的下一行切换更新到新的图像视频源数据。因此,本发明一方面能兼容常规应用,即根据显示设备的帧率需求更新图像视频源数据,另一方面能解决高刷新率的图像视频源实时更新显示的需求。
附图说明
图1是本发明实施例的电子设备的结构示意图;
图2是本发明实施例的显示处理模块的结构示意图;
图3是本发明实施例的显示控制方法的流程示意图;
图4是本发明实施例的高刷新率视频源实时切换的显示示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。正如本领域技术人员可以认识到的那样,在不脱离本申请的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
如图1所示,本发明实施例的电子设备包括显示控制系统、帧缓存(frame buffer)和显示设备。其中,显示控制系统进一步包括处理器、视频源产生器、显示处理模块、显示接口控制器、总线互联模块和存储控制器。处理器用于给系统中的各模块下发配置,视频源产生器用于产生视频图像,并经总线互联模块,将产生的视频图像发送到存储控制器,存储控制器用于将视频图像写入帧缓存。显示处理模块用于经总线互联模块,通过存储控制器,将帧缓存中的视频图像读出,并将读出的视频图像通过显示接口控制器发送到显示设备。
在一些实施方式中,显示接口控制器为EDP控制器、HDMI控制器或者MIPI控制器。总线互联模块为高级微控制器总线架构(Advanced Microcontroller Bus Architecture,AMBM)高级可扩展接口(Advanced eXtensible Interface,AXI)总线互联。存储控制器为直接存储控制器(Direct memory controller,DMC)。
如图2所示,本发明实施例的显示处理模块进一步包括总线控制模块、寄存器控制模块、行头计算单元、读出模块、显示输出时序产生模块、输入先入先出(First In FirstOut,FIFO)控制模块、视频层管道、输出先入先出模块和显示输出管道。
总线控制模块用于接收外部软件下发的寄存器信息,并将寄存器信息发送至寄存器控制模块。在一些实施方式中,总线控制模块为高级外围总线(Advanced PeripheralBus,APB)控制模块,其对外的接口是APB总线接口。
寄存器控制模块用于接收寄存器信息,并将寄存器信息转换为内部的一个个寄存器信号,输出给其它模块使用。在一些实施方式中,寄存器控制模块还用于接收配置的帧缓存基地址。
行头计算单元用于根据寄存器信号中的分辨率等信息计算AXI地址行头的地址并进行标示。具体地,根据分辨率确定一行需用总线传输的字节总数;每发起一次AXI传输,可根据arlen和AXI数据总线(data bus)宽度计算出单次传输的字节总数,将每次AXI传输的字节总数进行累加,得到累计传输的字节总数;当累计传输的字节总数等于一行需用总线传输的字节总数时,将当前AXI传输作为行头的传输,将行头的传输标注出来供读出模块使用。在一些实施方式中,将行头标志为1。
读出模块在第一工作模式(即常规工作模式)下,根据寄存器控制模块的寄存器信号中的帧缓存基地址以及图像视频数据的行步进(line stride),通过AXI接口读出帧缓存中的数据,并将读出的数据传递到输入先入先出控制模块。读出模块在切换到第二工作模式(即实时更新数据源的数据模式)时,利用行头计算单元的计算结果和寄存器控制模块的配置的(新的)帧缓存基地址,计算得到(新的)读出模块的读地址,并根据计算得到的(新的)读地址,从(新的)地址空间读取(新的)图像视频源数据并输出。
在一些实施方式中,读出模块为直接存储器访问(Direct Memory Access,DMA)读出模块。在一些实施方式中,计算得到的读地址=配置的帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
显示输出时序产生模块用于根据寄存器信号中的分辨率信息产生相应的行场时序信息。
输入先入先出控制模块用于接收读出模块输出的数据并输出,并且在其自身有空间时向读出模块请求数据,在其自身没有空间时使读出模块从帧缓存中继续读出数据。
视频层管道用于接收输入先入先出控制模块的数据流并将其传输至输出先入先出模块。
输出先入先出模块作为输出控制部分的缓存模块。
显示输出管道用于根据显示输出时序产生模块产生的行场时序信息,控制数据输出的节奏,并将数据输出至外部显示设备进行显示。
如图3所示,本发明实施例的显示控制方法包括:
步骤S301:确认是否需要实时切换视频源,即选择工作模式,看是否需要实时更新高刷新率的视频源数据。
在一些实施方式中,由用户评估和选择是否需要实时切换视频源。
步骤S303:确认不需要实时切换视频源(即选择第一工作模式),读出模块按常规工作模式工作,即进入第一工作模式。
以第一方式进行显示,具体包括:
步骤S305:从寄存器信号中的基地址读取图像视频源数据,以固定帧率更新视频源进行显示。
在一些实施方式中,按照固定时序在有帧中断时,开始更新视频源数据,帧缓存采用乒乓操作的方式,保证一帧图像的稳定显示。
步骤S307:确认需要实时切换视频源(即选择第二工作模式),读出模块进入第二工作模式。
以第二方式进行显示,具体包括:
步骤S309:配置第二工作模式下的使能信号,基于使能信号配置(新的)帧缓存基地址。
步骤S311:读出模块在检测到行头计算单元的行头标志(例如检测到行头标志1)时,根据配置的(新的)帧缓存基地址,计算得到(新的)DMA读地址。
在一些实施方式中,新的DMA读地址=配置的(新的)帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
步骤S313:读出模块根据(新的)DMA读地址,从(新的)地址空间读取(新的)图像视频源数据。
本发明实施例的高刷新率视频源实时切换的显示示意图如图4所示。
假设输出的是640X480@60HZ的图像,存放视频源的帧缓存有三个帧缓存区,如图4所示,分别标记为第一帧缓存区(frame buffer 1)、第二帧缓存区(frame buffer 2)和第三帧缓存区(frame buffer 3)。
常规工作模式时(即第一工作模式下),显示处理模块在0时刻输出frame buffer1空间的数据,1/60秒时刻输出frame buffer 2空间的数据,2/60秒时刻输出frame buffer3空间的数据,3/60秒时刻再输出frame buffer1空间的数据,1秒60帧的数据就依次类推从3个frame buffer中轮询取出输出。
需及时更新图像数据源时(即第二工作模式下),如图4所示,当在显示framebuffer 1的数据时,可以在比如239行的时刻触发了切换使能,并且更新了帧缓存的地址为frame buffer 2的基地址,则会在240行的时刻把要显示的图像对应到了frame buffer 2,并一直显示frame buffer 2的数据,直到第390行时又更新了帧缓存的地址为framebuffer 3的基地址,就会从391行开始显示frame buffer 3的数据,直到显示一帧数据结束,若没有更新frame buffer基地址,下一帧就继续显示frame buffer 3的数据,若要退出此切换模式回到frame buffer1,可以关闭切换使能。
本发明使用DMA通道控制读地址以切换视频源数据,并使用监测计算行头的方式在行头进行视频源切换,能够兼容固定时序和监测行头更新视频源切换。具体地,在第一模式下,能够根据显示视频的帧率需求更新图像视频源数据,在第二种模式下,能够比较实时地更新图像视频源,在显示过程中,启动第二种模式时,能够在当前显示行的下一行切换更新到新的图像视频源数据。因此,本发明一方面能兼容常规应用,即根据显示设备的帧率需求更新图像视频源数据,另一方面能解决高刷新率的图像视频源实时更新显示的需求。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或多个(两个或两个以上)用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分。并且本申请的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。
应理解的是,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。上述实施例方法的全部或部分步骤是可以通过程序来指令相关的硬件完成,该程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本申请各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。上述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读存储介质中。该存储介质可以是只读存储器,磁盘或光盘等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种显示控制方法,其特征在于,包括:以第二方式进行显示;
所述以第二方式进行显示包括:
根据分辨率信息计算行头的地址并进行标示;
配置使能信号,基于使能信号配置帧缓存基地址;
在检测到行头标志时,根据配置的帧缓存基地址,计算得到读地址;
根据计算得到的读地址,从地址空间读取图像视频源数据。
2.如权利要求1所述的显示控制方法,其特征在于,计算得到的读地址=配置的帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
3.如权利要求1所述的显示控制方法,其特征在于,还包括:以第一方式进行显示;所述以第一方式进行显示包括:从寄存器信号中的基地址读取图像视频源数据,以固定帧率更新视频源进行显示。
4.如权利要求3所述的显示控制方法,其特征在于,所述以第一方式进行显示还包括:按照固定时序在有帧中断时,开始更新视频源数据,帧缓存采用乒乓操作的方式,保证一帧图像的稳定显示。
5.如权利要求4所述的显示控制方法,其特征在于,还包括:确认是否需要实时切换视频源;在需要实时切换视频源时,选择第二工作模式,在所述第二工作模式下,执行所述以第二方式进行显示的步骤;在不需要实时切换视频源时,选择第一工作模式,在所述第一工作模式下,执行所述以第一方式进行显示的步骤。
6.如权利要求1至5中任一项所述的显示控制方法,其特征在于,所述根据分辨率信息计算行头的地址并进行标示包括:
根据分辨率确定一行需用总线传输的字节总数;
每发起一次AXI传输,根据arlen和AXI数据总线宽度,计算单次传输的字节总数,将每次AXI传输的字节总数进行累加,得到累计传输的字节总数;
在累计传输的字节总数等于一行需用总线传输的字节总数时,将当前AXI传输作为行头的传输,将行头的传输标注出来。
7.一种显示处理模块,其特征在于,包括:行头计算单元和读出模块;所述行头计算单元用于根据分辨率信息计算行头的地址并进行标示;所述读出模块用于在第二工作模式下,利用所述行头计算单元的计算结果和配置的帧缓存基地址,计算得到读地址,以及根据计算得到的读地址,从帧缓存中读取图像视频源数据并输出。
8.如权利要求7所述的显示处理模块,其特征在于,计算得到的读地址=配置的帧缓存基地址+当前读出模块的读地址-上次帧缓存基地址。
9.如权利要求7所述的显示处理模块,其特征在于,所述读出模块用于在第一工作模式下,根据寄存器信号中的帧缓存基地址以及图像视频数据的行步进,读出帧缓存中的数据。
10.如权利要求7所述的显示处理模块,其特征在于,还包括总线控制模块和寄存器控制模块;所述总线控制模块用于接收外部下发的寄存器信息,并将外部下发的寄存器信息发送至所述寄存器控制模块;所述寄存器控制模块用于接收外部下发的寄存器信息,并将外部下发的寄存器信息转换为所述显示处理模块内部的寄存器信号,所述寄存器信号中包含分辨率信息和帧缓存基地址;所述寄存器控制模块还用于接收配置的帧缓存基地址。
11.如权利要求10所述的显示处理模块,其特征在于,还包括显示输出时序产生模块;所述显示输出时序产生模块用于根据寄存器信号中的分辨率信息产生相应的行场时序信息。
12.如权利要求11所述的显示处理模块,其特征在于,还包括输入先入先出控制模块、视频层管道、输出先入先出模块和显示输出管道;所述输入先入先出控制模块用于接收所述读出模块输出的数据并输出;所述视频层管道用于接收所述输入先入先出控制模块的数据流并将其传输至所述输出先入先出模块;所述输出先入先出模块用于缓存来自所述视频层管道的数据流;所述显示输出管道用于根据所述显示输出时序产生模块产生的行场时序信息,控制数据输出的节奏,并将数据输出至外部显示设备进行显示。
13.如权利要求12所述的显示处理模块,其特征在于,所述输入先入先出控制模块还用于在其自身有空间时向所述读出模块请求数据,以及在其自身没有空间时使所述读出模块从帧缓存中继续读出数据。
14.如权利要求7至13中任一项所述的显示处理模块,其特征在于,根据分辨率信息计算行头的地址并进行标示包括:
根据分辨率确定一行需用总线传输的字节总数;
每发起一次AXI传输,根据arlen和AXI数据总线宽度,计算单次传输的字节总数,将每次AXI传输的字节总数进行累加,得到累计传输的字节总数;
在累计传输的字节总数等于一行需用总线传输的字节总数时,将当前AXI传输作为行头的传输,将行头的传输标注出来。
15.一种显示控制系统,其特征在于,包括权利要求7至14中任一项所述的显示处理模块。
16.如权利要求15所述的显示控制系统,其特征在于,还包括视频源产生器、总线互联模块、存储控制器和显示接口控制器;所述视频源产生器用于产生视频图像,并经所述总线互联模块,将产生的视频图像发送到所述存储控制器;所述存储控制器用于将视频图像写入所述显示控制系统外部的帧缓存;所述显示处理模块用于经所述总线互联模块,通过所述存储控制器,将所述显示控制系统外部的帧缓存中的视频图像读出,并将读出的视频图像通过所述显示接口控制器发送到所述显示控制系统外部的显示设备。
17.一种电子设备,其特征在于,包括权利要求15或16所述的显示控制系统、帧缓存和显示设备。
CN202211733243.7A 2022-12-30 2022-12-30 可支持高刷新率视频源实时切换的显示控制方法及系统 Active CN116033205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211733243.7A CN116033205B (zh) 2022-12-30 2022-12-30 可支持高刷新率视频源实时切换的显示控制方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211733243.7A CN116033205B (zh) 2022-12-30 2022-12-30 可支持高刷新率视频源实时切换的显示控制方法及系统

Publications (2)

Publication Number Publication Date
CN116033205A true CN116033205A (zh) 2023-04-28
CN116033205B CN116033205B (zh) 2023-08-15

Family

ID=86070522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211733243.7A Active CN116033205B (zh) 2022-12-30 2022-12-30 可支持高刷新率视频源实时切换的显示控制方法及系统

Country Status (1)

Country Link
CN (1) CN116033205B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007333892A (ja) * 2006-06-13 2007-12-27 Canon Inc メモリ制御装置、バス制御装置及び表示デバイス制御システム
CN103186492A (zh) * 2011-12-28 2013-07-03 联芯科技有限公司 基于axi总线的数据一致性保护方法及其系统
CN105872432A (zh) * 2016-04-21 2016-08-17 天津大学 快速自适应帧率变换的装置与方法
CN107770500A (zh) * 2017-11-17 2018-03-06 桂林电子科技大学 基于FPGA的Camera Link接口的非标准视频协议传输系统及传输方法
CN115103208A (zh) * 2022-08-26 2022-09-23 广州市保伦电子有限公司 一种视频数据的行缓存方法、行读取方法及处理系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007333892A (ja) * 2006-06-13 2007-12-27 Canon Inc メモリ制御装置、バス制御装置及び表示デバイス制御システム
CN103186492A (zh) * 2011-12-28 2013-07-03 联芯科技有限公司 基于axi总线的数据一致性保护方法及其系统
CN105872432A (zh) * 2016-04-21 2016-08-17 天津大学 快速自适应帧率变换的装置与方法
CN107770500A (zh) * 2017-11-17 2018-03-06 桂林电子科技大学 基于FPGA的Camera Link接口的非标准视频协议传输系统及传输方法
CN115103208A (zh) * 2022-08-26 2022-09-23 广州市保伦电子有限公司 一种视频数据的行缓存方法、行读取方法及处理系统

Also Published As

Publication number Publication date
CN116033205B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
KR100482493B1 (ko) 화상 출력 장치 및 화상 출력 제어 방법
KR100450980B1 (ko) 데이타프로세서및그래픽프로세서
US20070159412A1 (en) Method of synchronizing images on multiple display devices with different refresh rates
JP3781980B2 (ja) データ転送システム
JP5091643B2 (ja) 画像処理装置、運転支援システム及び車両
US6948022B2 (en) Digital image transfer controller
CN116033205B (zh) 可支持高刷新率视频源实时切换的显示控制方法及系统
US5530458A (en) Image memory control device
US20120188261A1 (en) Contract based memory management for isochronous streams
US6717989B1 (en) Video decoding apparatus and method for a shared display memory system
JP2001255860A (ja) 映像データ転送装置及び映像データの転送方法
US7619634B2 (en) Image display apparatus and image data transfer method
JP2002032063A (ja) 液晶表示装置およびウィンドウ表示拡大制御方法
JP3974153B2 (ja) データ転送システム
US20090195542A1 (en) Image processing apparatus
JP2004166017A (ja) 画像表示装置
US7030849B2 (en) Robust LCD controller
JP3454113B2 (ja) グラフィックス表示装置
US10867587B2 (en) Display control apparatus, electronic equipment, and control method of display control apparatus
CN115858167A (zh) 视觉软件图像处理系统、方法、装置、电子设备及介质
US8035740B2 (en) Image processing apparatus and method
JPH09269762A (ja) 表示装置
TW200805211A (en) Panel control signal picking-apparatus and method
JP2000267642A (ja) 画像表示装置
US20080150953A1 (en) Buffer management for video data provided asynchronously relative to display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant