CN116032220A - 运算放大器、功率放大器、芯片、终端设备以及相关方法 - Google Patents

Abstract

本申请实施例提供了一种运算放大器、功率放大器、芯片、终端设备以及相关方法，该运算放大器应用于芯片上功率放大器中的积分器，所述运算放大器包括：主放大通路和辅助通路；所述主放大通路包括输入差分对和输出差分对，所述输入差分对与输入斩波电路相连接，所述输出差分对与输出斩波电路相连接；所述输入斩波电路和所述输出斩波电路用于降低所述输入差分对和所述输出差分对产生的闪烁噪声；所述辅助通路与所述主放大通路相连接，所述辅助通路用于校准所述功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。本申请提供的运算放大器输出噪声较小，输出失调电压较小，且占用面积较小，因此实用性较高。

Description

运算放大器、功率放大器、芯片、终端设备以及相关方法

技术领域

本申请涉及电子技术领域，尤其涉及一种运算放大器、功率放大器、芯片、终端设备以及相关方法。

背景技术

D类功率放大器具有省电、输出功率大、音质佳、讯号稳定等特点，因此现在越来越多的便携式电子产品、家庭影音系统、音响系统采用D类放大器，闭环结构的D类功率放大器在谐波失真性能方面具有明显的优势，因此是主流的D类功率放大器结构。

目前，通过增大闭环结构的D类功率放大器中各开关管的面积，或者设置斩波电路达到降低该放大器的闪烁噪声的效果。

但是，应用斩波电路的同时，电压失调校准技术会失效，从而导致失调电压较大，会引起较大的爆音，严重影响使用体验，因此现有的闭环结构的D类功率放大器仅可以通过增大各开关管的面积降低闪烁噪声，而由于芯片的面积有限，因此现有的闭环结构的D类功率放大器的闪烁噪声较大，实用性较低。

发明内容

有鉴于此，本申请实施例提供一种运算放大器、功率放大器、芯片、终端设备以及相关方法，以至少部分解决上述问题。

根据本申请实施例的第一方面，提供了一种运算放大器，应用于芯片上功率放大器中的积分器，所述运算放大器包括：主放大通路和辅助通路；所述主放大通路包括输入差分对和输出差分对，所述输入差分对与输入斩波电路相连接，所述输出差分对与输出斩波电路相连接；所述输入斩波电路和所述输出斩波电路用于降低所述输入差分对和所述输出差分对产生的闪烁噪声；所述辅助通路与所述主放大通路相连接，所述辅助通路用于校准所述功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

在一种可能的实现方式中，所述输出差分对包括第一输出差分对和第二输出差分对，所述辅助通路包括第一MOS管和第二MOS管；所述第一MOS管和所述第二MOS管的栅极均与所述功率放大器的共模电压相连接，所述第一MOS管和所述第二MOS管的源极均与第一尾电流源相连接，所述第一MOS管和所述第二MOS管的漏极均与所述第二输出差分对相连接。

在一种可能的实现方式中，所述第一MOS管和所述第二MOS管中的至少一个为可编程MOS管，所述第一MOS管和所述第二MOS管的跨导比例不同，产生不同的补偿失调电压，以校准所述功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

在一种可能的实现方式中，所述第一MOS管和所述第二MOS管均为PMOS管。

在一种可能的实现方式中，所述输入差分对包括的两个MOS管中的至少一个为可编程MOS管，所述输入差分对包括的两个MOS管的跨导比例不同，产生不同的补偿失调电压，以校准所述输入差分对、所述第一输出差分对和所述第二输出差分对产生的失调电压。

在一种可能的实现方式中，所述输入差分对包括第一NMOS管和第二NMOS管；所述输入斩波电路的两个输入端连接至不同的所述输入电阻，所述输入斩波电路的第一输出端与所述第一NMOS管的栅极相连接，所述输入斩波电路的第二输出端与所述第二NMOS管的栅极相连接；所述第一NMOS管和所述第二NMOS管的漏极均与所述第一输出差分对相连接，所述第一NMOS管和所述第二NMOS管的源极均与第二尾电流源相连接。

在一种可能的实现方式中，所述输入差分对包括第一PMOS管和第二PMOS管；所述输入斩波电路的两个输入端连接至不同的所述输入电阻，所述输入斩波电路的第一输出端与所述第二PMOS管的栅极相连接，所述输入斩波电路的第二输出端与所述第一PMOS管的栅极相连接；所述第一PMOS管和所述第二PMOS管的源极均与第三尾电流源相连接，所述第一PMOS管和所述第二PMOS管的漏极均与所述第二输出差分对相连接。

在一种可能的实现方式中，所述第一输出差分对包括第三PMOS管和第四PMOS管，所述第二输出差分对包括第三NMOS管和第四NMOS管；所述输出斩波电路包括第一输出斩波电路和第二输出斩波电路；所述主放大通路包括第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管；所述第一输出斩波电路的第一输入端分别与所述第一NMOS管的漏极和所述第三PMOS管的漏极相连接，所述第一输出斩波电路的第二输入端分别与所述第二NMOS管的漏极和所述第四PMOS管的漏极相连接；所述第一输出斩波电路的第一输出端与所述第五PMOS管的源极相连接，所述第一输出斩波电路的第二输出端与所述第六PMOS管的源极相连接；所述第五PMOS管的漏极与第一输出引脚相连接，所述第六PMOS管的漏极与第二输出引脚相连接；所述第二输出斩波电路的第一输入端与所述第三NMOS管的漏极相连接，所述第二输出斩波电路的第二输入端与所述第四NMOS管的漏极相连接；所述第二输出斩波电路的第一输出端分别与所述第五NMOS管的源极和所述第一MOS管的漏极相连接，所述第二输出斩波电路的第二输出端分别与所述第六NMOS管的源极和所述第二MOS管的漏极相连接；所述第五NMOS管的漏极与所述第一输出引脚相连接，所述第六NMOS管的漏极与所述第二输出引脚相连接；所述第三PMOS管的栅极和所述第四PMOS管的栅极相连接，所述第三NMOS管的栅极和所述第四NMOS管的栅极相连接；所述第五PMOS管的栅极和所述第六PMOS管的栅极相连接，所述第五NMOS管的栅极和所述第六NMOS管的栅极相连接。

在一种可能的实现方式中，所述第一输出差分对包括第七PMOS管和第八PMOS管，所述第二输出差分对包括第七NMOS管和第八NMOS管；所述输出斩波电路包括第三输出斩波电路和第四输出斩波电路；所述主放大通路包括第九PMOS管、第十PMOS管、第九NMOS管和第十NMOS管；所述第三输出斩波电路的第一输入端与所述第七PMOS管的漏极相连接，所述第三输出斩波电路的第二输入端与所述第八PMOS管的漏极相连接；所述第三输出斩波电路的第一输出端与所述第九PMOS管的源极相连接，所述第三输出斩波电路的第二输出端与所述第十PMOS管的源极相连接；所述第九PMOS管的漏极与第一输出引脚相连接，所述第十PMOS管的漏极与第二输出引脚相连接；所述第四输出斩波电路的第一输入端分别与所述第七NMOS管的漏极和所述第二PMOS管的漏极相连接，所述第四输出斩波电路的第二输入端与所述第八NMOS管的漏极和所述第一PMOS管的漏极相连接；所述第四输出斩波电路的第一输出端分别与所述第九NMOS管的源极和所述第一MOS管的漏极相连接，所述第四输出斩波电路的第二输出端分别与所述第十NMOS管的源极和所述第二MOS管的漏极相连接；所述第九NMOS管的漏极与所述第一输出引脚相连接，所述第十NMOS管的漏极与所述第二输出引脚相连接；所述第七PMOS管的栅极和所述第八PMOS管的栅极相连接，所述第七NMOS管的栅极和所述第八NMOS管的栅极相连接；所述第九PMOS管的栅极和所述第十PMOS管的栅极相连接，所述第九NMOS管的栅极和所述第十NMOS管的栅极相连接。

根据本申请实施例的第二方面，提供了一种功率放大器，应用于芯片，所述功率放大器包括：第一输入电阻、第二输入电阻、第一反馈电阻、第二反馈电阻、第一级积分器、第二级积分器、第一比较器、第二比较器和输出功率电路；所述第一级积分器包括上述第一方面或第一方面的任一可能实现方式提供的运算放大器；所述第一输入电阻的第一端与第一输入引脚相连接，所述第一输入电阻的第二端分别与第一反馈电阻的第一端和所述第一级积分器的第一输入端相连接；所述第二输入电阻的第一端与第二输入引脚相连接，所述第二输入电阻的第二端分别与第二反馈电阻的第一端和所述第一级积分器的第二输入端相连接；所述第一级积分器的第一输出端与所述第二级积分器的第一输入端相连接，所述第一级积分器的第二输出端与所述第二级积分器的第二输入端相连接；所述第二级积分器的第一输出端与所述第一比较器的第一输入端相连接，所述第二级积分器的第二输出端与所述第二比较器的第一输入端相连接，所述第一比较器的第二输入端和所述第二比较器的第二输入端与标准信号发生器相连接；所述第一比较器的输出端与所述输出功率电路的第一输入端相连接，所述第二比较器的输出端与所述输出功率电路的第二输入端相连接，所述输出功率电路的第一输出端分别与所述第一反馈电阻的第二端和第三输出引脚相连接，所述输出功率电路的第二输出端分别与所述第二反馈电阻的第二端和第四输出引脚相连接。

根据本申请实施例的第三方面，提供了一种芯片，其中，包括如上述本申请实施例的第二方面所述的功率放大器。

根据本申请实施例的第四方面，提供了一种终端设备，其中，所述终端设备包括如上述本申请实施例的第三方面所述的芯片。

根据本申请实施例的第五方面，提供了一种失调校准方法，应用于上述第二方面中的功率放大器，包括：将所述运算放大器的输入端短接至共模电压，并关闭所述输入斩波电路和所述输出斩波电路；调整所述运算放大器中输入差分对包括的两个MOS管的导通比例，以校准所述运算放大器产生的失调电压；将所述运算放大器的输入端通过所述第一输入电阻和所述第二输入电阻连接至所述数模转换器，并将所述第一反馈电阻的第二端和所述第二反馈电阻的第二端均连接至所述共模电压；调整所述运算放大器中辅助通路包括的两个MOS管的导通比例，以校准所述功率放大器中所述数模转换器、第一输入电阻、所述第二输入电阻、所述第一反馈电阻和所述第二反馈电阻产生的失调电压。

由上述技术方案可知，该运算放大器包括主放大通路和辅助通路，主放大通路采用斩波技术消除输入差分对和输出差分对中各MOS管的闪烁噪声，辅助通路可以校准输出失调电压，从而可以同时实现降低闪烁噪声和降低失调电压的效果，且由于主放大通路采取斩波技术，无需通过增大MOS管的面积降低闪烁噪声，从而使运算放大器的面积较小，适用于面积较小的芯片，且该运算放大器的噪声较小，输出失调电压较小，因此具有较强的实用性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例中记载的一些实施例，对于本领域普通技术人员讲，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种运算放大器的示意图；

图2是本申请实施例提供的一种功率放大器的示意图；

图3是本申请实施例提供的一种相关技术中运算放大器的示意图；

图4是本申请实施例提供的一种包括两个输出斩波电路的运算放大器的电路图；

图5是本申请实施例提供的另一种包括两个输出斩波电路的运算放大器的电路图；

图6是本申请实施例提供的另一种功率放大器的电路图；

图7是本申请实施例提供的一种失调校准方法的流程图；

图8是本申请实施例提供的一种失调校准方法的连接示意图；

图9是本申请实施例提供的另一种失调校准方法的连接示意图。

具体实施方式

为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

图1是本申请实施例提供的一种运算放大器的示意图，该运算放大器应用于芯片上功率放大器中的积分器，如图1所示，该运算放大器包括：主放大通路和辅助通路105。主放大通路包括输入差分对101和输出差分对103，输入差分对101与输入斩波电路102相连接，输出差分对103与输出斩波电路104相连接。输入斩波电路102和输出斩波电路104用于降低输入差分对101和输出差分对103产生的闪烁噪声。辅助通路105与主放大通路相连接，辅助通路105用于校准功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

在芯片中的功率放大器的应用中，衡量功率放大器的其中两个指标分别为输出失调电压和输出噪声，功率放大器通过其所包括的运算放大器来校准输出失调电压和降低输出噪声，闭环D类放大器的详细结构为经典的两级积分器，第一级积分器将数模转换器输出的信号和反馈信号的差量积分放大，经过第二级积分器后和PWM信号比较，经一定的数字逻辑后转换成驱动输出功率级的控制信号，并根据该控制信号控制输出功率级驱动负载将该信号转换成声音信号，其中，该闭环D类放大器的放大倍数等于反馈电阻/输入电阻。

图2是本申请实施例提供的一种功率放大器的示意图，在图2所示的结构中，该功率放大器的失调电压主要来源为输入失调电压，即图2中的数模转换器DAC的输出失调电压、输入电阻R_IN失配、反馈电阻R_FB失配和运算放大器的失调电压。而若想降低该功率放大器的失调电压，一般通过运算放大器的等效输入失调电压来与功率放大器中的失调电压进行抵消，从而可以达到降低失调电压的效果。

具体的，图3是本申请实施例提供的一种运算放大器的结构示意图，如图3所示，该运算放大器包括输入差分对301和输出差分对302，输入差分对301中包括可编程的MOS管，通过一定的校准机制改变输入差分对301中两个可编程MOS管的比例，调整闭环D类放大器的输出失调电压。

而对于另一个指标输出噪声来说，运算放大器中的噪声一般来源于各MOS管的噪声，例如图3中输入差分对301和输出差分对302中MOS管产生的噪声，MOS管产生的噪声分为热噪声和闪烁噪声，通过增加输入差分对301中各MOS管的跨导和降低输出差分对302中的各MOS管的跨导可以减小热噪声，而闪烁噪声通过两种方式减小，一种是增大MOS管的面积，另一种是通过斩波技术将闪烁噪声移至高频带外，从而等效减小了闪烁噪声在信号频宽内的幅度。但是使用斩波电路除了将闪烁噪声移至高频外，也会将功率放大器的补偿失调电压移至高频，因此在使用失调校准的功率放大器中，无法使用斩波技术降低闪烁噪声。

具体的，图3所示的运算放大器中，通过调整输入差分对301中两个可编程MOS管的比例使运算放大器产生一个输入失调电压，利用该输入失调电压来补偿数模转换器DAC输出失调电压和电阻失配产生的失调电压。但若使用斩波技术，该输入失调电压会被斩波技术移至高频，等效于没有产生输入失调电压，因此图3所示的运算放大器中，失调校准技术和斩波技术是无法同时使用。故若要降低该放大器的闪烁噪声，只能通过增大MOS管的面积来实现。

而在本申请提供的运算放大器中，包括有主放大通路和辅助通路105，主放大通路中包括输入差分对101和输出差分对103，输入差分对101和输入斩波电路102相连接，输出差分对103和输出斩波电路104相连接，即输入差分对101和输出差分对103均应用斩波技术，从而可以通过斩波技术消除输入差分对101和输出差分对103中各MOS管的闪烁噪声，由于主放大通路中采用斩波技术，因此无法通过输入差分对101校准输出失调电压，所以本申请提供的运算放大器设置有辅助通路105，该辅助通路105中没有应用斩波技术，因此可以通过该辅助通路105对输出失调电压进行校准，从而可以同时实现降低闪烁噪声和降低失调电压的效果。

在本申请实施例中，运算放大器包括主放大通路和辅助通路105，主放大通路采用斩波技术消除各输入差分对101和输出差分对103中各MOS管的闪烁噪声，辅助通路105可以校准输出失调电压，从而可以同时实现降低闪烁噪声和降低失调电压的效果，且由于主放大通路采取斩波技术，无需通过增大MOS管的面积降低闪烁噪声，从而使运算放大器的面积较小，适用于面积较小的芯片上，且该运算放大器的噪声较小，输出失调电压较小，因此具有较强的实用性。

图4是本申请实施例提供的一种运算放大器的电路图，如图4所示，输出差分对103包括第一输出差分对1031和第二输出差分对1032，辅助通路105包括第一MOS管M1和第二MOS管M2。第一MOS管M1和第二MOS管M2的栅极均与功率放大器的共模电压V_CM相连接，第一MOS管M1和第二MOS管M2的源极均与第一尾电流源W1相连接，第一尾电流源W1和电源相连接，第一MOS管M1和第二MOS管M2的漏极均与第二输出差分对1032相连接。

输出差分对103包括第一输出差分对1031和第二输出差分对1032，输入差分对101分别与第一输出差分对1031和第二输出差分对1032相连接，第一输出差分对1031和第二输出差分对1032相连接后与输出斩波电路104相连接。

在本申请实施例中，输出差分对103包括第一输出差分对1031和第二输出差分对1032，辅助通路105包括第一MOS管M1和第二MOS管M2，从而可以通过第一MOS管M1和第二MOS管M2输入等效输入失调电压至各输出差分对，从而可以通过辅助通路105校准该运算放大器中的输出失调电压，保证在使用斩波技术的同时具有较低的输出失调电压，因此具有较高的实用性。

在一种可能的实现方式中，第一MOS管M1和第二MOS管M2中的至少一个为可编程MOS管，第一MOS管M1和第二MOS管M2的跨导比例不同，产生不同的补偿失调电压，以校准功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

第一MOS管M1和/或第二MOS管M2为可编程的MOS管，即可以通过寄存器配置调整第一MOS管M1和第二MOS管M2的导通的比例，从而可以产生补偿失调电压，即输入失调电压，以校准输出失调电压。

需要说明的是，当第一MOS管M1和第二MOS管M2均为可编程的MOS管时，可以通过改变第一MOS管M1和第二MOS管M2的导通的比例，实现产生补偿失调电压，而第一MOS管M1或者第二MOS管M2仅有一个开关管为可编程的MOS管时，可以控制非可编程的MOS管全部导通，然后控制可编程的MOS管的导通数量，达到改变第一MOS管M1和第二MOS管M2的导通的比例的效果，具体控制方法本申请实施例不作限定。

应理解，可编程MOS管是由多个MOS管并联构成的MOS管阵列，通过寄存器配置可以调整MOS管阵列中导通的MOS管的数量，从而改变可编程MOS管的跨导。

应理解，跨导指输出端电流的变化值与输入端电压的变化值之间的比值，通过调整第一MOS管M1和/或第二MOS管M2的跨导，可以改变第一MOS管M1和第二MOS管M2的导通比例，从而产生补偿失调电压，以达到校准输出失调电压的目的。

在本申请实施例中，第一MOS管M1和第二MOS管M2中的至少一个为可编程MOS管，从而可以通过改变第一MOS管M1和第二MOS管M2的导通比例，产生补偿失调电压，从而可以降低该运算放大器的输出失调电压，解决了无法同时使用斩波技术和降低输出失调电压的问题，因此具有较高的实用性。

在一种可能的实现方式中，如图4所示，第一MOS管M1和第二MOS管M2均为PMOS管。

由于辅助通路105不使用斩波技术，即不包括斩波电路，因此为了降低辅助通路105的闪烁噪声，第一MOS管M1和第二MOS管M2均采用闪烁噪声较低的PMOS管，且第一MOS管M1和第二MOS管M2的热噪声等效运算放大器的输入为4kTγg_M1/g_Mn ²，其中，T用于表征开尔文温度，g_M1用于表征第一MOS管M1的跨导，g_Mn用于表征输入差分电路中各开关管的跨导，γ用于表征固定系数，k用于表征玻尔兹曼常数，由于g_Mn>>g_M1，所以第一MOS管M1和第二MOS管M2所产生的热噪声也可忽略不计，因此第一MOS管M1和第二MOS管M2产生的噪音很小。

在本申请实施例中，第一MOS管M1和第二MOS管M2均为PMOS管，因此辅助通路105的输出噪声较小，可以在带来较小噪声的同时达到校准失调电压的效果，从而可以运算放大器在消除噪声的同时，具有较低的输出失调电压，且无须增大MOS管的面积，因此该运算放大器实用性较高。

在一种可能的实现方式中，输入差分对101包括的两个MOS管中的至少一个为可编程MOS管，输入差分对101包括的两个MOS管的跨导比例不同，产生不同的补偿失调电压，以校准输入差分对101、第一输出差分对1031和第二输出差分对1032产生的失调电压。

输入差分对101包括第三MOS管和第四MOS管，第三MOS管和/或第四MOS管为可编程MOS管，即可以通过调整第三MOS管和第四MOS管的导通比例，形成输入失调电压。

在本申请实施例中，输入差分对101包括的两个MOS管中的至少一个为可编程MOS管从而可以通过改变输入差分对101包括的两个MOS管的导通比例，产生补偿失调电压，从而可以在关闭斩波电路的时候降低该运算放大器的输出失调电压，且在开启斩波的时候也会起到一定的降低输出失调电压的效果，因此具有较高的实用性。

在一种可能的实现方式中，如图4所示，输入差分对101包括第一NMOS管N1和第二NMOS管N2。输入斩波电路102的两个输入端连接至不同的输入电阻，输入斩波电路102的第一输出端与第一NMOS管N1的栅极相连接，输入斩波电路102的第二输出端与第二NMOS管N2的栅极相连接。第一NMOS管N1和第二NMOS管N2的漏极均与第一输出差分对1031相连接，第一NMOS管N1和第二NMOS管N2的源极均与第二尾电流源W2相连接，第二尾电流源W2接地。

由于NMOS管的导通电阻很小，且NMOS的电子迁移率比PMOS高，因此在驱动相同的电流时，NMOS管的面积更小，因此与输入差分对101采用POMS管相比较来说，采用NMOS管有效的降低了该输入差分对101的面积，因此应用该输入差分对101的运算放大器面积较小，从而可以应用于面积较小的芯片中。

在本申请实施例中，输入差分对101包括第一NMOS管N1和第二NMOS管N2，由于相同尺寸的NMOS管比PMOS管的驱动能力强，在实现相同跨导前提下NMOS管的面积比PMOS管的面积更小，因此相对比使用PMOS管来说，输入差分对101具有较小的面积，减小了运算放大器整体的体积，因此具有较高的实用性。

图5是本申请实施例提供的另一种运算放大器的电路图，如图5所示，输入差分对101包括第一PMOS管P1和第二PMOS管P2。输入斩波电路102的两个输入端连接至不同的输入电阻，输入斩波电路102的第一输出端与第二PMOS管P2的栅极相连接，输入斩波电路102的第二输出端与第一PMOS管P1的栅极相连接。第一PMOS管P1和第二PMOS管P2的源极均与第一输出差分对1031相连接，第一PMOS管P1和第二PMOS管P2的漏极均与第三尾电流源W3相连接，第三尾电流源W3与电源相连接。

在本申请实施例中，输出差分对101可以通过两个NMOS管实现，也可以通过两个PMOS管实现，可以满足不同用户的个性化需求，提高了该运算放大器的适用性。

如图4所示，运算放大器的第一输出差分对包括第三PMOS管P3和第四PMOS管P4，第二输出差分对包括第三NMOS管N3和第四NMOS管N4。

输出斩波电路104包括第一输出斩波电路1041和第二输出斩波电路1042，主放大通路包括第五PMOS管P5、第六PMOS管P6、第五NMOS管N5和第六NMOS管N6。

第一输出斩波电路1041的第一输入端分别与第一NMOS管N1的漏极和第三PMOS管P3的漏极相连接，第一输出斩波电路1041的第二输入端分别与第二NMOS管N2的漏极和第四PMOS管P4的漏极相连接。

第三PMOS管P3的源极和第四PMOS管P4的源极与电源相连接，第一MOS管M1的源极和第二MOS管M2的源极通过第一尾电流源W1与电源相连接。

第一输出斩波电路1041的第一输出端与第五PMOS管P5的源极相连接，第一输出斩波电路1041的第二输出端与第六PMOS管P6的源极相连接。

第五PMOS管P5的漏极与第一输出引脚L1相连接，第六PMOS管P6的漏极与第二输出引脚L2相连接。

第二输出斩波电路1042的第一输入端与第三NMOS管N3的漏极相连接，第二输出斩波电路1042的第二输入端与第四NMOS管N4的漏极相连接，第三NMOS管N3的源极和第四NMOS管N4的源极接地，第一NMOS管N1的源极和第二NMOS管N2的源极与第二尾电流源W2相连接，第二尾电流源W2接地。

第二输出斩波电路1042的第一输出端分别与第五NMOS管N5的源极和第一MOS管M1的漏极相连接，第二输出斩波电路1042的第二输出端分别与第六NMOS管N6的源极和第二MOS管M2的漏极相连接。

第五NMOS管N5的漏极与第一输出引脚L1相连接，第六NMOS管N6的漏极与第二输出引脚L2相连接。

第三PMOS管P3的栅极和第四PMOS管P4的栅极相连接，第三NMOS管N3的栅极和第四NMOS管N4的栅极相连接。

第五PMOS管P5的栅极和第六PMOS管P6的栅极相连接，第五NMOS管N5的栅极和第六NMOS管N6的栅极相连接。

需要说明的是，第一尾电流源W1所连接到的电源，与第三PMOS管P3的源极和第四PMOS管P4的源极连接到的电源可以是同一电源，也可以是不同的电源，图4中给出了连接至同一电源的一种示例。

在本申请实施例中，通过上述连接方法设置有两个输出斩波电路，减小了该运算放大器的输出噪声，且该运算放大器包括辅助通路，辅助通路中包括有第一MOS管M1和第二MOS管M2，可以通过第一MOS管M1和第二MOS管M2校准该运算放大器中的失调电压，使该运算放大器的失调电压较低，输出噪声较低，因此实用性较高。

如图5所示，运算放大器的第一输出差分对包括第七PMOS管P7和第八PMOS管P8，第二输出差分对包括第七NMOS管N7和第八NMOS管N8。

输出斩波电路104包括第三输出斩波电路1043和第四输出斩波电路1044，主放大通路包括第九PMOS管P9、第十PMOS管P10、第九NMOS管N9和第十NMOS管N10。

第三输出斩波电路1043的第一输入端与第七PMOS管P7的漏极相连接，第三输出斩波电路1043的第二输入端与第八PMOS管P8的漏极相连接。

第七PMOS管P7的源极和第八PMOS管P8的源极均与电源相连接后，第一MOS管M1的源极和第二MOS管M2的源极与第一尾电流源W1相连接，第一尾电流源W1与电源相连接，第一PMOS管P1的源极和第二PMOS管P2的源极与第三尾电流源W3相连接，第三尾电流源W3与电源相连接。

第三输出斩波电路1043的第一输出端与第九PMOS管P9的源极相连接，第三输出斩波电路1043的第二输出端与第十PMOS管P10的源极相连接。

第九PMOS管P9的漏极与第一输出引脚L1相连接，第十PMOS管P10的漏极与第二输出引脚L2相连接。

第四输出斩波电路1044的第一输入端分别与第七NMOS管N7的漏极和第二PMOS管P2的漏极相连接，第四输出斩波电路1044的第二输入端与第八NMOS管N8的漏极和第一PMOS管P1的漏极相连接，第七NMOS管N7的源极和第八NMOS管N8的源极接地。

第四输出斩波电路1044的第一输出端分别与第九NMOS管N9的源极和第一MOS管M1的漏极相连接，第四输出斩波电路的第二输出端分别与第十NMOS管N10的源极和第二MOS管M2的漏极相连接。

第九NMOS管N9的漏极与第一输出引脚L1相连接，第十NMOS管N10的漏极与第二输出引脚L2相连接。

第七PMOS管P7的栅极和第八PMOS管P8的栅极相连接，第七NMOS管N7的栅极和第八NMOS管N8的栅极相连接。

第九PMOS管P9的栅极和第十PMOS管P10的栅极相连接，第九NMOS管N9的栅极和第十NMOS管N10的栅极相连接。

在本申请实施例中，通过上述连接方法设置有两个输出斩波电路，减小了该运算放大器的输出噪声，且该运算放大器包括辅助通路，辅助通路中包括有第一MOS管M1和第二MOS管M2，输入差分对包括第一PMOS管P1和第二PMOS管P2，通过第一MOS管M1和第二MOS管M2可以校准功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压，通过第一PMOS管P1和第二PMOS管P2可以校准输入差分对、第一输出差分对和第二输出差分对产生的失调电压，使该运算放大器的失调电压较低。

需要说明的是，图4和图5中与输入斩波电路102相连接的V_IP和V_IN代表与输入电阻相连接的两个输入端。

图6是本申请实施例提供的另一种功率放大器的电路图，该功率放大器应用于芯片，如图6所示，功率放大器包括：第一输入电阻R1、第二输入电阻R2、第一反馈电阻R3、第二反馈电阻R4、第一级积分器INT1、第二级积分器INT2、第一比较器B1、第二比较器B2和输出功率电路O；

第一级积分器INT1包括上述任一实施例中的运算放大器；

第一输入电阻R1的第一端与第一输入引脚Q1相连接，第一输入电阻R1的第二端分别与第一反馈电阻R3的第一端和第一级积分器INT1的第一输入端相连接；

第二输入电阻R2的第一端与第二输入引脚Q2相连接，第二输入电阻R2的第二端分别与第二反馈电阻R4的第一端和第一级积分器INT1的第二输入端相连接；

第一级积分器INT1的第一输出端与第二级积分器INT2的第一输入端相连接，第一级积分器INT1的第二输出端与第二级积分器INT2的第二输入端相连接；

第二级积分器INT2的第一输出端与第一比较器B1的第一输入端相连接，第二级积分器INT2的第二输出端与第二比较器B2的第一输入端相连接，第一比较器B1的第二输入端和第二比较器B2的第二输入端与标准信号发生器相连接；

第一比较器B1的输出端与输出功率电路O的第一输入端相连接，第二比较器B2的输出端与输出功率电路O的第二输入端相连接，输出功率电路O的第一输出端分别与第一反馈电阻R3的第二端和第三输出引脚L3相连接，输出功率电路O的第二输出端分别与第二反馈电阻R4的第二端和第四输出引脚L4相连接。

第一级积分器INT1将数模转换器输出的信号和反馈信号的差量积分放大，经过第二级积分器INT2后和标准PWM信号比较，经一定的数字逻辑后转换成驱动输出功率电路O的控制信号，并根据该控制信号控制输出功率电路O驱动负载将该信号转换成声音信号，其中，该闭环D类放大器的放大倍数等于反馈电阻/输入电阻。

在本申请实施例中，第一级积分器INT1应用上述任一实施例中的运算放大器，从而应用该第一级积分器INT1的功率放大器可以在通过斩波技术消除闪烁噪声，且可以通过辅助通路来校准输出失调电压，因此不用通过增大各MOS管的面积减少输出噪声，从而可以降低该功率放大器的面积。由于该功率放大器的面积较小，输出噪声较低，输出失调电压较小，因此该功率放大器的性能较高，实用性较高。

本申请实施例还提供了一种芯片，其包括上述实施例中的功率放大器。

本申请实施例还提供了一种终端设备，该终端设备包括如上述实施例中的芯片。

图7是本申请实施例提供的一种失调校准方法的流程图，如图7所示，该方法包括如下步骤701至步骤704：

步骤701、将运算放大器的输入端短接至共模电压V_CM，并关闭输入斩波电路和输出斩波电路。

图8是本申请实施例提供的一种失调校准方法的连接示意图，如图8所示，将运算放大器短接至共模电压V_CM，并关闭所有的斩波电路。

步骤702、调整运算放大器中输入差分对包括的两个MOS管的导通比例，以校准运算放大器产生的失调电压。

通过调整运算放大器中输入差分对中的两个MOS管的导通比例，使运算放大器中的输入差分对产生补偿失调电压，从而可以通过补偿失调电压校准该运算放大器的本身的输出失调电压。

步骤703、将运算放大器的输入端通过第一输入电阻和第二输入电阻连接至数模转换器，并将第一反馈电阻的第二端和第二反馈电阻的第二端均连接至共模电压V_CM。

图9是本申请实施例提供的另一种失调校准方法的连接示意图，如图9所示，将输入端通过第一输入电阻R1和第二输入电阻R2连接至数模转换器的输出端Q1和Q2，并开启所有的斩波电路。且将第一反馈电阻R3的第二端和第二反馈电阻R4的第二端均连接至共模电压V_CM。

步骤704、调整运算放大器中辅助通路包括的两个MOS管的导通比例，以校准功率放大器中数模转换器、第一输入电阻、第二输入电阻、第一反馈电阻和第二反馈电阻产生的失调电压。

在保持步骤702的输入差分对中的两个MOS管的导通比例的前提下，调整辅助通路中的第一MOS管和第二MOS管的导通比例，从而产生另一个补偿失调电压，校准该运算放大器中的各部分产生的输出失调电压。

在本申请实施例中，通过调整输入差分对包括的两个MOS管的导通比例，从而降低关闭斩波电路时的运算放大器的输出失调电压，然后将运算放大器正常连接，将反馈电阻连接至共模电压，并调整辅助通路中的第一MOS管和第二MOS管的导通比例，从而消除各部分产生的输出失调电压，通过上述失调校准过程，可以在开启斩波电路的情况下，使该运算放大器具有较低的输出失调电压，从而在具有较低的输出失调电压的情况下，具有较低的输出噪声，因此该运算放大器的性能较高，实用性较高。

需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。

应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落在本申请的保护范围内。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种运算放大器，应用于芯片上功率放大器中的积分器，所述运算放大器包括：主放大通路和辅助通路；

所述主放大通路包括输入差分对和输出差分对，所述输入差分对与输入斩波电路相连接，所述输出差分对与输出斩波电路相连接；

所述输入斩波电路和所述输出斩波电路用于降低所述输入差分对和所述输出差分对产生的闪烁噪声；

所述辅助通路与所述主放大通路相连接，所述辅助通路用于校准所述功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

2.根据权利要求1所述的运算放大器，其中，所述输出差分对包括第一输出差分对和第二输出差分对，所述辅助通路包括第一MOS管和第二MOS管；

所述第一MOS管和所述第二MOS管的栅极均与所述功率放大器的共模电压相连接，所述第一MOS管和所述第二MOS管的源极均与第一尾电流源相连接，所述第一MOS管和所述第二MOS管的漏极均与所述第二输出差分对相连接。

3.根据权利要求2所述的运算放大器，其中，所述第一MOS管和所述第二MOS管中的至少一个为可编程MOS管，所述第一MOS管和所述第二MOS管的跨导比例不同，产生不同的补偿失调电压，以校准所述功率放大器中数模转换器、输入电阻和反馈电阻产生的失调电压。

4.根据权利要求3所述的运算放大器，其中，所述第一MOS管和所述第二MOS管均为PMOS管。

5.根据权利要求2所述的运算放大器，其中，所述输入差分对包括的两个MOS管中的至少一个为可编程MOS管，所述输入差分对包括的两个MOS管的跨导比例不同，产生不同的补偿失调电压，以校准所述输入差分对、所述第一输出差分对和所述第二输出差分对产生的失调电压。

6.根据权利要求5所述的运算放大器，其中，所述输入差分对包括第一NMOS管和第二NMOS管；

所述输入斩波电路的两个输入端连接至不同的所述输入电阻，所述输入斩波电路的第一输出端与所述第一NMOS管的栅极相连接，所述输入斩波电路的第二输出端与所述第二NMOS管的栅极相连接；

所述第一NMOS管和所述第二NMOS管的漏极均与所述第一输出差分对相连接，所述第一NMOS管和所述第二NMOS管的源极均与第二尾电流源相连接。

7.根据权利要求5所述的运算放大器，其中，所述输入差分对包括第一PMOS管和第二PMOS管；

所述输入斩波电路的两个输入端连接至不同的述输入电阻，所述输入斩波电路的第一输出端与所述第二PMOS管的栅极相连接，所述输入斩波电路的第二输出端与所述第一PMOS管的栅极相连接；

所述第一PMOS管和所述第二PMOS管的源极均与第三尾电流源相连接，所述第一PMOS管和所述第二PMOS管的漏极均与所述第二输出差分对相连接。

8.根据权利要求6所述的运算放大器，其中，所述第一输出差分对包括第三PMOS管和第四PMOS管，所述第二输出差分对包括第三NMOS管和第四NMOS管；

所述输出斩波电路包括第一输出斩波电路和第二输出斩波电路；

所述主放大通路包括第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管；

所述第一输出斩波电路的第一输入端分别与所述第一NMOS管的漏极和所述第三PMOS管的漏极相连接，所述第一输出斩波电路的第二输入端分别与所述第二NMOS管的漏极和所述第四PMOS管的漏极相连接；

所述第一输出斩波电路的第一输出端与所述第五PMOS管的源极相连接，所述第一输出斩波电路的第二输出端与所述第六PMOS管的源极相连接；

所述第五PMOS管的漏极与第一输出引脚相连接，所述第六PMOS管的漏极与第二输出引脚相连接；

所述第二输出斩波电路的第一输入端与所述第三NMOS管的漏极相连接，所述第二输出斩波电路的第二输入端与所述第四NMOS管的漏极相连接；

所述第二输出斩波电路的第一输出端分别与所述第五NMOS管的源极和所述第一MOS管的漏极相连接，所述第二输出斩波电路的第二输出端分别与所述第六NMOS管的源极和所述第二MOS管的漏极相连接；

所述第五NMOS管的漏极与所述第一输出引脚相连接，所述第六NMOS管的漏极与所述第二输出引脚相连接；

所述第三PMOS管的栅极和所述第四PMOS管的栅极相连接，所述第三NMOS管的栅极和所述第四NMOS管的栅极相连接；

所述第五PMOS管的栅极和所述第六PMOS管的栅极相连接，所述第五NMOS管的栅极和所述第六NMOS管的栅极相连接。

9.根据权利要求7所述的运算放大器，其中，所述第一输出差分对包括第七PMOS管和第八PMOS管，所述第二输出差分对包括第七NMOS管和第八NMOS管；

所述输出斩波电路包括第三输出斩波电路和第四输出斩波电路；

所述主放大通路包括第九PMOS管、第十PMOS管、第九NMOS管和第十NMOS管；

所述第三输出斩波电路的第一输入端与所述第七PMOS管的漏极相连接，所述第三输出斩波电路的第二输入端与所述第八PMOS管的漏极相连接；

所述第三输出斩波电路的第一输出端与所述第九PMOS管的源极相连接，所述第三输出斩波电路的第二输出端与所述第十PMOS管的源极相连接；

所述第九PMOS管的漏极与第一输出引脚相连接，所述第十PMOS管的漏极与第二输出引脚相连接；

所述第四输出斩波电路的第一输入端分别与所述第七NMOS管的漏极和所述第二PMOS管的漏极相连接，所述第四输出斩波电路的第二输入端与所述第八NMOS管的漏极和所述第一PMOS管的漏极相连接；

所述第四输出斩波电路的第一输出端分别与所述第九NMOS管的源极和所述第一MOS管的漏极相连接，所述第四输出斩波电路的第二输出端分别与所述第十NMOS管的源极和所述第二MOS管的漏极相连接；

所述第九NMOS管的漏极与所述第一输出引脚相连接，所述第十NMOS管的漏极与所述第二输出引脚相连接；

所述第七PMOS管的栅极和所述第八PMOS管的栅极相连接，所述第七NMOS管的栅极和所述第八NMOS管的栅极相连接；

所述第九PMOS管的栅极和所述第十PMOS管的栅极相连接，所述第九NMOS管的栅极和所述第十NMOS管的栅极相连接。

10.一种功率放大器，应用于芯片，所述功率放大器包括：第一输入电阻、第二输入电阻、第一反馈电阻、第二反馈电阻、第一级积分器、第二级积分器、第一比较器、第二比较器和输出功率电路；

所述第一级积分器包括权利要求1-9中任一所述的运算放大器；

所述第一输入电阻的第一端与第一输入引脚相连接，所述第一输入电阻的第二端分别与第一反馈电阻的第一端和所述第一级积分器的第一输入端相连接；

所述第二输入电阻的第一端与第二输入引脚相连接，所述第二输入电阻的第二端分别与第二反馈电阻的第一端和所述第一级积分器的第二输入端相连接；

所述第一级积分器的第一输出端与所述第二级积分器的第一输入端相连接，所述第一级积分器的第二输出端与所述第二级积分器的第二输入端相连接；

所述第二级积分器的第一输出端与所述第一比较器的第一输入端相连接，所述第二级积分器的第二输出端与所述第二比较器的第一输入端相连接，所述第一比较器的第二输入端和所述第二比较器的第二输入端与标准信号发生器相连接；

所述第一比较器的输出端与所述输出功率电路的第一输入端相连接，所述第二比较器的输出端与所述输出功率电路的第二输入端相连接，所述输出功率电路的第一输出端分别与所述第一反馈电阻的第二端和第三输出引脚相连接，所述输出功率电路的第二输出端分别与所述第二反馈电阻的第二端和第四输出引脚相连接。

11.一种芯片，其中，包括如上述权利要求10所述的功率放大器。

12.一种终端设备，其中，所述终端设备包括如上述权利要求11所述的芯片。

13.一种失调校准方法，应用于权利要求10所述的功率放大器，包括：

将所述运算放大器的输入端短接至共模电压，并关闭所述输入斩波电路和所述输出斩波电路；

调整所述运算放大器中输入差分对包括的两个MOS管的导通比例，以校准所述运算放大器产生的失调电压；

将所述运算放大器的输入端通过所述第一输入电阻和所述第二输入电阻连接至所述数模转换器，并将所述第一反馈电阻的第二端和所述第二反馈电阻的第二端均连接至所述共模电压；

调整所述运算放大器中辅助通路包括的两个MOS管的导通比例，以校准所述功率放大器中所述数模转换器、第一输入电阻、所述第二输入电阻、所述第一反馈电阻和所述第二反馈电阻产生的失调电压。

Images