CN116031269A - 图像传感器及其制备方法 - Google Patents

Abstract

本申请提供一种图像传感器及其制备方法，图像传感器沿衬底厚度方向依次设置有第一掺杂部、第二掺杂部和第三掺杂部。第三掺杂部中设置有沿第一方向间隔设置的多个第四掺杂部。第一掺杂部和第二掺杂部为第一掺杂类型，第三掺杂部和第四掺杂部为第二掺杂类型，第一掺杂类型和第二掺杂类型相反。各第四掺杂部的掺杂浓度均大于第三掺杂部的掺杂浓度，沿第一方向，多个第四掺杂部的掺杂浓度从远离传输晶体管的栅极的一侧向靠近该栅极的一侧依次增加，使得第三掺杂部内形成平行于衬底的电场，以加快光生电子向该栅极方向运动。因此，本申请提供的图像传感器及其制备方法，能够减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能。

Description

图像传感器及其制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种图像传感器及其制备方法。

背景技术

图像传感器是利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号。图像传感器具有体积小、重量轻、集成度高、分辨率高、功耗低等特点，从而被广泛应用于医疗探测、指纹识别、健康监测等领域。

相关技术中，图像传感器的像素区中形成有阵列排布的多个像素单元，各像素单元之间通过隔离结构隔离。像素单元包括光电二极管和像素读出电路，入射光照射在光电二极管时，光电二极管会形成光生电子，并将光生电子传输至像素读出电路。

然而，在高灵敏度场合，需要面积几十平方微米甚至几百上千平方微米的光电二极管，上述图像传感器容易产生信号延迟或者拖尾现象，从而影响图像传感器的性能。

发明内容

鉴于上述至少一个技术问题，本申请实施例提供一种图像传感器及其制备方法，能够减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例的第一方面提供一种图像传感器，包括衬底和传输晶体管的栅极，衬底中间隔设置有多个光电二极管，光电二极管和栅极对应设置，衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，栅极位于第一表面的一侧；光电二极管包括感光的第一掺杂部、第二掺杂部、第三掺杂部和沿第一方向间隔设置多个第四掺杂部，第一掺杂部靠近第一表面设置，第二掺杂部靠近第二表面设置，沿衬底的厚度方向，第三掺杂部位于第一掺杂部和第二掺杂部之间，第四掺杂部位于第三掺杂部中，且靠近第二掺杂部设置，第一掺杂部和第二掺杂部为第一掺杂类型，第三掺杂部和第四掺杂部为第二掺杂类型，第一掺杂类型和第二掺杂类型相反，第一方向与衬底的厚度方向不同；各第四掺杂部的掺杂浓度均大于第三掺杂部的掺杂浓度，沿第一方向，多个第四掺杂部的掺杂浓度从远离栅极的一侧向靠近栅极的一侧依次增加。

本申请实施例提供的图像传感器中，各第四掺杂部的掺杂浓度均大于第三掺杂部的掺杂浓度，沿第一方向，多个第四掺杂部的掺杂浓度从远离栅极的一侧向靠近栅极的一侧依次增加，从而使得第三掺杂部内形成平行于衬底的所在平面的电场，通过电场给位于第三掺杂部内光生电子施加额外的传输力，给光生电子附加一个漂移速度，使得光生电子更快的从远离栅极的一侧向靠近栅极的一侧运动，提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能，以应对大阵列大像元的的应用场合。

在一种可能的实施方式中，图像传感器还包括第一电极和第二电极，第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂，第一掺杂部与第一电极电连接，第二掺杂部与第二电极电连接，第一电极用于与第一电压电连接，第二电极用于与第二电压电连接，第一电压大于第二电压。

这样，有利于第四掺杂部的全耗尽。

在一种可能的实施方式中，相邻两个光电二极管之间的衬底中设置有隔离结构，隔离结构为第一掺杂类型。

这样，隔离结构用于隔离相邻两个光电二极管。

在一种可能的实施方式中，隔离结构中设置有阻挡掺杂部，阻挡掺杂部为第二掺杂类型，且靠近第二表面设置；

和/或，传输晶体管的漏极位于隔离结构中，且靠近第一表面设置。

这样，阻挡掺杂部可以防止第一电压和第二电压之间直接连通而出现较大的电流，防止降低传输晶体管栅氧化层的可靠性。

在一种可能的实施方式中，沿垂直于光电二极管的厚度方向，光电二极管的中心至边缘的距离大于或等于7μm。

在一种可能的实施方式中，第四掺杂部的厚度小于或等于1μm；

和/或，第四掺杂部的掺杂浓度范围为1×10¹⁵/cm³-1×10¹⁷/cm³；

和/或，沿衬底的厚度方向，第四掺杂部与第二掺杂部的距离小于或等于0.5μm；

和/或，沿第一方向，第四掺杂部的延伸长度的范围为1μm-6μm；

和/或，沿第一方向，相邻两个第四掺杂部的距离小于或等于1μm。

在一种可能的实施方式中，多个第四掺杂部包括第一子掺杂部、第二子掺杂部和第三子掺杂部，第二子掺杂部与栅极的距离小于第一子掺杂部与栅极的距离，且大于第三子掺杂部与栅极的距离；第二子掺杂部的掺杂浓度大于第一子掺杂部的掺杂浓度，且小于第三子掺杂部的掺杂浓度。

本申请实施例的第二方面提供一种图像传感器的制备方法，用于制备如上述权利要求1-7任一的图像传感器，制备方法包括：

提供衬底，衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，衬底具有间隔设置的多个感光区，感光区包括第一区域、第二区域、第三区域和沿第一方向间隔设置的多个第四区域，第一区域靠近第一表面设置，第二区域靠近第二表面设置，沿衬底的厚度方向，第三区域位于第一区域和第二区域之间，第四区域位于第三区域中，且靠近第二区域设置；

掺杂处理第三区域的衬底，以形成第三掺杂部；

掺杂处理第一区域的衬底，以形成第一掺杂部；

形成传输晶体管的栅极，栅极位于第一表面的一侧，感光区和栅极对应设置；

掺杂处理第四区域的衬底，以形成第四掺杂部；

掺杂处理第二区域的衬底，以形成第二掺杂部，位于同一感光区的第一掺杂部、第二掺杂部、第三掺杂部和多个第四掺杂部共同形成光电二极管；

其中，第一掺杂部和第二掺杂部为第一掺杂类型，第三掺杂部和第四掺杂部为第二掺杂类型，第一掺杂类型和第二掺杂类型相反，第一方向与衬底的厚度方向不同，第四掺杂部的掺杂浓度均大于第三掺杂部，沿第一方向，多个第四掺杂部从远离栅极的一侧向靠近栅极的一侧依次增加。

本申请实施例提供的图像传感器中的制备方法，制备出的图像传感器中，各第四掺杂部的掺杂浓度均大于第三掺杂部的掺杂浓度，沿第一方向，多个第四掺杂部的掺杂浓度从远离栅极的一侧向靠近栅极的一侧依次增加，从而使得第三掺杂部内形成平行于衬底的所在平面的电场，通过电场给位于第三掺杂部内光生电子施加额外的传输力，给光生电子附加一个漂移速度，使得光生电子更快的从远离栅极的一侧向靠近栅极的一侧运动，提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能，以应对大阵列大像元的的应用场合。

在一种可能的实施方式中，掺杂处理第四区域的衬底包括多次子掺杂处理，子掺杂处理的次数与第四区域的数量相同，每次子掺杂处理之前，均形成掩膜层，每次子掺杂处理之后，均去除掩膜层，掩膜层具有用于供掺杂材料穿过的掩膜开口；

相邻两次子掺杂处理中，前一次子掺杂处理之前，形成的掩膜层为前掩膜层，后一次子掺杂处理之前，形成的掩膜层为后掩膜层；

同一感光区中，前掩膜层的掩膜开口对应的第四区域的数量比后掩膜层的掩膜开口对应的第四区域的数量多一个，且多出的第四区域与栅极的距离大于后掩膜层的掩膜开口对应的第四区域与栅极的距离。

这样，可以避免相邻两个第四掺杂部之间的衬底由于注入横向分布导致的掺杂材料的浓度峰值。

在一种可能的实施方式中，同一感光区中，多个第四区域包括第一子区域、第二子区域和第三子区域，第二子区域与栅极的距离小于第一子区域与栅极的距离，且大于第三子区域与栅极的距离，掺杂处理第四区域的衬底包括：

形成第一掩膜层，第一掩膜层位于第二表面的一侧，第一掩膜层具有第一掩膜开口，第一掩膜开口对应第一子区域、第二子区域和第三子区域；

第一子掺杂处理第一子区域、第二子区域和第三子区域的衬底，第一子区域的衬底形成第一子掺杂部；

去除第一掩膜层；

形成第二掩膜层，第二掩膜层位于第二表面的一侧，第二掩膜层具有第二掩膜开口，第二掩膜开口对应第二子区域和第三子区域；

第二子掺杂处理第二子区域和第三子区域的衬底，第二子区域的衬底形成第二子掺杂部；

去除第二掩膜层；

形成第三掩膜层，第三掩膜层位于第二表面的一侧，第三掩膜层具有第三掩膜开口，第三掩膜开口对应第三子区域；

第三子掺杂处理第三子区域的衬底，以形成第三子掺杂部；

去除第三掩膜层。

本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种图像传感器的局部结构示意图；

图2为本申请实施例提供的图像传感器的局部结构示意图；

图3为本申请实施例提供的图像传感器的制备方法的流程示意图；

图4为本申请实施例提供的衬底的结构示意图；

图5为本申请实施例提供的形成初始掩膜层后的结构示意图；

图6为本申请实施例提供的形成第一子掺杂部后的结构示意图；

图7为本申请实施例提供的形成第二子掺杂部后的结构示意图；

图8为本申请实施例提供的形成第三子掺杂部后的结构示意图；

图9为本申请实施例提供的形成第二掺杂部后的结构示意图。

附图标记说明：

100：衬底；           100a：第一区域；      100b：第二区域；

100c：第三区域；      100d：第四区域；      101d：第一子区域；

102d：第二子区域；    103d：第三子区域；    100e：隔离区；

101e：阻挡区；        101：第一表面；       102：第二表面；

103：光电二极管；     110：第一掺杂部；     120：第二掺杂部；

130：第三掺杂部；     140：第四掺杂部；     141：第一子掺杂部；

142：第二子掺杂部；   143：第三子掺杂部；   150：隔离结构；

151：阻挡掺杂部；     211：栅极；           212：漏极；

213：栅氧化层；       214：沟道；           221：第一氧化物层；

222：第二氧化物层；   230：初始掩膜层；     231：第一掩膜层；

232：第二掩膜层；     233：第三掩膜层；     241：第一掩膜开口；

242：第二掩膜开口；   243：第三掩膜开口。

具体实施方式

相关技术中，图像传感器可以包括衬底，衬底中设置有光电二极管、传输晶体管的沟道和漏极(即悬浮漏极)。衬底包括沿厚度方向相对设置的顶部和底部，入射光从衬底的底部入射，悬浮漏极位于衬底的顶部。当光电二极管接收到入射光时，光电二极管会形成光生电子。当传输晶体管的栅极打开时，光生电子从光电二极管扩散漂移到悬浮漏极。

光生电子从光电二极管向传输晶体管的悬浮漏极运动时，远离传输晶体管的沟道的光生电子除了需要沿垂直于衬底的方向朝向传输晶体管的沟道运动，还需要沿平行于衬底的方向朝向传输晶体管的沟道的运动，才可以将光生电子传输至传输晶体管的悬浮漏极。

然而，在高灵敏度的场合，需要将光电二极管的PN结面积设置的较大，从而使得光电二极管沿平行于衬底的方向的尺寸较大。光生电子从光电二极管向传输晶体管的沟道运动时，光生电子需要沿平行于衬底的方向运动较长路径，才可以将光生电子传输至传输晶体管的沟道。距离传输晶体管的沟道越远的光生电子，传输的时间越长。另外，由于光生电子主要依靠扩散到达该沟道，再被悬浮漏极收集，使得扩散主导收集的时间，在高灵敏度需要大面积的场合会进一步导致光生电子在传输过程存在传输时间长、传输不充分的缺陷。因此，上述图像传感器容易产生信号延迟或者拖尾现象，从而影响图像传感器的性能，较难应对大阵列大像元的的应用场合。

基于上述的至少一个技术问题，本申请实施例提供一种图像传感器及其制备方法，图像传感器可以包括衬底和传输晶体管的栅极，衬底中间隔设置有多个光电二极管，光电二极管和栅极对应设置，衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，栅极位于第一表面的一侧。光电二极管包括感光的第一掺杂部、第二掺杂部、第三掺杂部和沿第一方向间隔设置多个第四掺杂部，第一掺杂部靠近第一表面设置，第二掺杂部靠近第二表面设置，沿衬底的厚度方向，第三掺杂部位于第一掺杂部和第二掺杂部之间，第四掺杂部位于第三掺杂部中，且靠近第二掺杂部设置，第一掺杂部和第二掺杂部为第一掺杂类型，第三掺杂部和第四掺杂部为第二掺杂类型，第一掺杂类型和第二掺杂类型相反，第一方向与衬底的厚度方向不同。各第四掺杂部的掺杂浓度均大于第三掺杂部的掺杂浓度，沿第一方向，多个第四掺杂部的掺杂浓度从远离栅极的一侧向靠近栅极的一侧依次增加，从而使得第三掺杂部内形成平行于衬底的所在平面的电场，通过电场给位于第三掺杂部内光生电子施加额外的传输力，给光生电子附加一个漂移速度，使得光生电子更快的从远离栅极的一侧向靠近栅极的一侧运动，提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能，以应对大阵列大像元的的应用场合。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下将结合图1-图9对本申请实施例提供的图像传感器进行说明。

本申请实施例提供一种图像传感器，该图像传感器可以为CMOS图像传感器。

如图1所示，图像传感器可以包括衬底100，例如，衬底100的材料可以是单晶硅、多晶硅、无定型硅、硅化锗、碳化硅、氮化镓等。衬底100可以为体硅(Bulk Silicon)衬底，也可以是绝缘体上硅(Silicon On Insulator，简称SOI)衬底。衬底100可以为衬底100上的其他结构层提供支撑基础。本申请实施例以衬底100为单晶硅为例进行说明。

其中，衬底100可以包括沿厚度方向相对且间隔设置的第一表面101和第二表面102。第二表面102可以为衬底100的入光侧(即图像传感器的入光侧)的表面，光线可以从外部照射到第二表面102，然后进入到衬底100中。第一表面101可以为衬底100的出光侧(即图像传感器的出光侧)的表面。

图像传感器中可以间隔排布有多个像素单元，例如，像素单元可以呈阵列排布。每个像素单元内包括设置在衬底100中的一个光电二极管103，且每个像素单元内均设置有与光电二极管103电连接的晶体管。相邻两个光电二极管103之间设置有隔离结构150。

衬底100的第二表面102的一侧可以层叠设置有滤光层和微透镜，滤光层位于衬底100和微透镜之间。滤光层中设置有间隔排布的多个滤光单元，多个滤光单元可呈阵列排布。相邻滤光单元之间可以设置有用于遮光的挡墙，挡墙可以防止相邻滤光单元之间漏光。挡墙可以与隔离结构150对应设置。

外界环境光从各角度照射至微透镜，通过微透镜将光线进行汇聚，汇聚后的光线照射至滤光层，依次经滤光层、第二表面102后进入衬底100，经各像素单元内的光电二极管103将光信号转换为电信号，电信号通过晶体管向外输出。

参见图1，衬底100的第二表面102和滤光层(图中未示出)之间还可以设置有第二氧化物层222，例如，第二氧化物层222可以为氧化硅层，氧化硅层可以用于减小暗电流。

一些实施例中，晶体管的金属布线设置在衬底100的第一表面101的一侧，图像传感器可以为背照式图像传感器。其中，在背照式图像传感器中，晶体管的金属布线设置在光电二极管103的出光侧，金属布线不会对光电二极管103的入光侧造成遮挡，不影响像素单元的开口率，因而，可以增大光电二极管103的进光量。当然的，晶体管的金属布线也可以设置在衬底100的第二表面102的一侧，从微透镜进入衬底100的光线，先经过晶体管的金属布线之后，再进入光电二极管103，本申请实施例对此不做限制。

本申请实施例以晶体管的金属布线设置于第一表面101的一侧为例进行说明。在图像传感器的制备过程中，可以先在衬底100中形成光电二极管103和隔离结构150；之后，在衬底100的第一表面101上形成晶体管，使晶体管与光电二极管103电连接；然后，在衬底100的第二表面102上依次形成第二氧化物层222、滤光层和微透镜。

示例性的，沿垂直于光电二极管103的厚度方向，光电二极管103的中心至边缘的距离大于或等于7μm。相当于，沿平行于衬底100的所在平面上，光电二极管103的尺寸大于或等于14μm，从而使得光电二极管103的尺寸较大，使得光电二极管103的PN结面积较大，以便于接收入射光。例如，光电二极管103的中心至边缘的距离可以为7μm、8μm、9μm、10μm或大于7μm的任意数值。可以实现的是，光电二极管103的中心至边缘的距离大于或等于10μm，以进一步有利于接收入射光。

衬底100中可以间隔设置有多个光电二极管103，例如，多个光电二极管103可以呈阵列排布。

以下对本申请实施例提供的每个光电二极管103进行说明。

如图1所示，每个光电二极管103可以包括感光的第一掺杂部110、第二掺杂部120和第三掺杂部130，第一掺杂部110靠近第一表面101设置，第二掺杂部120靠近第二表面102设置，沿衬底100的厚度方向，第三掺杂部130位于第一掺杂部110和第二掺杂部120之间。第一掺杂部110和第二掺杂部120可以为第一掺杂类型，第三掺杂部130可以为第二掺杂类型，第一掺杂类型和第二掺杂类型相反。

示例性的，第一掺杂类型可以为N型掺，其具有N型掺杂材料；第二掺杂类型可以为P型掺杂，其具有P型掺杂材料。或者，第一掺杂类型可以为P型掺杂，第二掺杂类型可以为N型掺杂。掺杂处理可以采用离子注入、扩散、等离子体掺杂等工艺。N型掺杂材料可以包括砷、磷、锑等。P型掺杂材料可以包括硼。

本申请实施例以第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂为例进行说明。

参见图2，在第三掺杂部130中，沿第一方向X可以间隔设置多个第四掺杂部140，第四掺杂部140位于第三掺杂部130靠近第二掺杂部120的一端，第三掺杂部130和第四掺杂部140的掺杂类型相同，即第四掺杂部140为第二掺杂类型。例如，第一掺杂部110和第二掺杂部120均可以为P型重掺杂层，第三掺杂部130可以为N型轻掺杂层。

其中，第一方向X与衬底100的厚度方向不同。一些示例中，第一方向X与衬底100的厚度方向垂直(即与衬底100的所在平面平行)，例如，第一方向X可以为衬底100的长度或宽度方向。另一些示例中，第一方向X也可以与衬底100的厚度方向倾斜相交。本申请实施例以第一方向X与衬底100的所在平面平行为例进行说明。

每一像素单元内的晶体管可以包括传输晶体管，传输晶体管被配置为将光生电子从光电二极管103传输至悬浮漏极(即传输晶体管的漏极212)。参见图2，传输晶体管的栅极211位于第一表面101的一侧，光电二极管103和传输晶体管的栅极211对应设置。传输晶体管的栅极211与衬底100之间设置有栅氧化层213，以隔离栅极211和衬底100。衬底100靠近第一表面101的部分形成有传输晶体管的沟道214和传输晶体管的漏极212，沟道214与栅极211沿衬底100的厚度方向相对设置，沟道214的一端与漏极212相连。传输晶体管的栅极211与传输信号端电性连接，传输信号端用于提供传输信号，传输晶体管在传输信号的控制下导通。其中，当入射光照射至光电二极管103后，光电二极管103产生光生电子。传输晶体管在传输信号的控制下导通。光电二极管103中积累的光生电子被传输至漏极212。例如，栅极211可以包括多晶硅和金属中的至少一者。

一些实施例中，各第四掺杂部140的掺杂浓度均可以大于第三掺杂部130的掺杂浓度，沿第一方向X(图2)，多个第四掺杂部140的掺杂浓度从远离栅极211的一侧向靠近栅极211的一侧依次增加，从而使得第三掺杂部130内形成平行于衬底100的所在平面的电场(即横向电场)，通过该电场给位于第三掺杂部130内光生电子施加额外的传输力，给光生电子附加一个漂移速度，使得光生电子更快的沿平行于衬底100的所在平面从远离栅极211的一侧向靠近栅极211的一侧运动(也即靠近沟道214运动)，提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能，以应对大阵列大像元的的应用场合。

示例性的，第四掺杂部140的数量可以为2个、3个、4个或5个及以上。随着光电二极管103的沿第一方向X的尺寸增大，第四掺杂部140的数量可以增多。

本申请实施例以第四掺杂部140的数量为三个为例进行说明。

参见图2，三个第四掺杂部140分别可以为第一子掺杂部141、第二子掺杂部142和第三子掺杂部143，第一子掺杂部141与栅极211的距离大于第二子掺杂部142与栅极211的距离，第二子掺杂部142与栅极211的距离大于第三子掺杂部143与栅极211的距离。从远离栅极211的一侧向靠近栅极211的一侧(相当于从第一子掺杂部141至第三子掺杂部143的方向)，第一子掺杂部141、第二子掺杂部142和第三子掺杂部143的掺杂浓度依次增加。

一些实施例中，图像传感器还可以包括第一电极和第二电极，第一掺杂部110可以与第一电极电连接，第二掺杂部120可以与第二电极电连接，第一电极用于与第一电压电连接，第二电极用于与第二电压电连接，第一电压大于第二电压。

示例性的，第一电压可以为零伏。复位时，悬浮漏极接高压从第三掺杂部130抽取电子，使第三掺杂部130完全耗尽。第二电压可以为负压，在负压的作用下，多个第四掺杂部140可以实现全耗尽。其中，第四掺杂部140可以用于提高第四掺杂部140上方的第三掺杂部130相对于第二掺杂部120的电势。多个第四掺杂部140均提供的正电荷，第四掺杂部140的掺杂浓度越大，第四掺杂部140提供的正电荷越多。第四掺杂部140上方(即第四掺杂部140与第一掺杂部110之间)的第三掺杂部130的电势随着第四掺杂部140掺杂浓度减少而降低，从而形成了一个大致平行于衬底100的所在平面的电势梯度，即形成从第三子掺杂部143指向第一子掺杂部141的电场。具体的，第三子掺杂部143上方的第三掺杂部130的电势高于第二子掺杂部142上方的第三掺杂部130的电势，第二子掺杂部142上方的第三掺杂部130的电势高于第一子掺杂部141上方的第三掺杂部130的电势，第一子掺杂部141上方的第三掺杂部130的电势高于第一子掺杂部141与相邻的隔离结构150之间的第三掺杂部130的电势，从而形成横向电场。通过该横向电场给位于第三掺杂部130内光生电子施加额外的传输力，给光生电子附加一个漂移速度，使得光生电子更快的沿第一方向X从远离栅极211的一侧向靠近栅极211的一侧运动，提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能。

可以实现的是，第二电极与第二掺杂部120可以直接电性连接，或者，也可以通过其他结构层间接电性连接，例如，第二电极可以与部分隔离结构150的第一表面101接触，并通过隔离结构150与第二掺杂部120电性连接。

示例性的，每个第四掺杂部140的厚度可以小于或等于1μm，从而使得第四掺杂部140较易实现全耗尽。例如，第四掺杂部140的厚度可以为0.2μm、0.4μm、0.6μm、0.8μm、1μm或小于1μm的任意数值。

示例性的，每个第四掺杂部140的掺杂浓度范围可以为1×10¹⁵/cm³-1×10¹⁷/cm³，从而可以避免第四掺杂部140的掺杂浓度过低，使得第四掺杂部140可以较好的提高第四掺杂部140上方的第三掺杂部130相对于第二掺杂部120的电势。又可以避免第四掺杂部140的掺杂浓度过高，使得第四掺杂部140可以较易实现全耗尽。例如，第四掺杂部140的掺杂浓度可以为1×10¹⁵/cm³、1×10¹⁶/cm³、1×10¹⁷/cm³或介于1×10¹⁵/cm³-1×10¹⁷/cm³之间的任意数值。

沿衬底100的厚度方向，第四掺杂部140与第二掺杂部120的距离过大时，第二电压需要设置的较高才可以使得第四掺杂部140实现全耗尽，过高的第二电压容易导致漏电。因此，每个第四掺杂部140与第二掺杂部120的距离可以小于或等于0.5μm，从而使得第四掺杂部140距离第二掺杂部120较近，无需将第二电压设置的过大即可实现第四掺杂部140的全耗尽。例如，第四掺杂部140与第二掺杂部120的距离可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm或小于0.5μm的任意数值。

示例性的，沿第一方向X(图2)，每个第四掺杂部140的延伸长度的范围可以为1μm-6μm，从而可以避免第四掺杂部140的延伸长度过小，可以降低制备难度。还可以避免第四掺杂部140的延伸长度过大(当第四掺杂部140的延伸长度过长时，容易导致第四掺杂部140中心区域上方的第三掺杂部130无横向电场)，避免对横向电场覆盖范围的影响。例如，第四掺杂部140的延伸长度可以为1μm、2μm、3μm、4μm、5μm、6μm或介于1μm-6μm的任意数值。可以实现的是，每个第四掺杂部140的延伸长度的范围可以为2μm-6μm，可以进一步降低第四掺杂部140的制备难度。

示例性的，沿第一方向X，相邻两个第四掺杂部140的距离小于或等于1μm，从而可以避免相邻两个第四掺杂部140的距离过大，以避免形成电子扩散势垒。相邻两个第四掺杂部140的距离可以为0.2μm、0.4μm、0.6μm、0.8μm、1μm或小于1μm的任意数值。

以下对本申请实施例提供的隔离结构150进行说明。

隔离结构150可以为第一掺杂类型，即隔离结构150可以为P型掺杂。参见图2，漏极212可以位于隔离结构150中，且漏极212靠近第一表面101设置。此时，隔离结构150可以作为漏极212的阱。漏极212可以为第二掺杂类型，即漏极212可以为N型掺杂(例如，N型重掺层)。

示例性的，隔离结构150中可以设置有阻挡掺杂部151，阻挡掺杂部151为第二掺杂类型，即阻挡掺杂部151可以为N型掺杂。阻挡掺杂部151可以靠近第二表面102设置。阻挡掺杂部151可以用于隔离第一掺杂部110上的第一电压以及第二掺杂部120上的第二电压，避免第二电压向漏极212的P阱和/或第一掺杂部110传导，防止第一电压和第二电压之间直接连通而出现较大的电流，防止降低传输晶体管栅氧化层213的可靠性。在第二电压(负压)的作用下，阻挡掺杂部151也可以全耗尽，从而可以避免阻挡掺杂部151中的电子扩散到光电二极管103，避免对光电二极管103造成影响。另外，最靠近栅极211的第四掺杂部140(例如，第三子掺杂部143)也可以用于隔离第一掺杂部110上的第一电压以及第二掺杂部120上的第二电压，避免第二电压向漏极212的P阱传导。

其中，沿第一方向X(图2)，阻挡掺杂部151与对应的隔离结构150的边缘距离不宜过大，阻挡掺杂部151与对应的隔离结构150的边缘距离小于或等于0.3μm，从而可以保证阻挡掺杂部151的隔离效果。

示例性的，在形成阻挡掺杂部151时可以采用离子注入，离子注入的剂量范围可以为5×10¹¹/cm²-5×10¹²/cm²，离子注入的能量范围可以为10keV-100keV。

一些实施例中，每一像素单元内的晶体管可以包括用于光电二极管103复位的复位晶体管。复位晶体管打开，为光电二极管103复位。复位晶体管关闭，光生电子经扩散和漂移到达漏极212被收集。本申请实施例通过多个第四掺杂部140，可以形成横向电场，从而附加了一个电子漂移电场，以缩短复位和收集的时间，为实现大像元大阵列(例如高敏感高量子效率近红外入射光场合，光电二极管103的PN结的厚度可以大于或等于3μm)提供解决方案。

本申请实施例还提供一种图像传感器的制备方法，该制备方法可以用于制备上述实施例中的图像传感器。参见图3，制备方法可以包括：

S100：提供衬底，衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，衬底具有间隔设置的多个感光区，感光区包括第一区域、第二区域、第三区域和沿第一方向间隔设置的多个第四区域，第一区域靠近第一表面设置，第二区域靠近第二表面设置，沿衬底的厚度方向，第三区域位于第一区域和第二区域之间，第四区域位于第三区域中，且靠近第二区域设置。

参见图4，首先，提供衬底100。衬底100可以包括沿厚度方向相对且间隔设置的5第一表面101和第二表面102，衬底100可以具有间隔设置的多个感光区，每个感光区

均可以包括第一区域100a、第二区域100b、第三区域100c和沿第一方向X间隔设置的多个第四区域100d(参见图4中左侧的第三区域100c)。第一区域100a靠近第一表面101设置，第二区域100b靠近第二表面102设置，沿衬底100的厚度方向，第三

区域100c位于第一区域100a和第二区域100b之间，第四区域100d位于第三区域100c0中，且靠近第二区域100b设置。其中，第一方向X与衬底100的厚度方向不同。

S200：掺杂处理第三区域的衬底，以形成第三掺杂部。

从第一表面101的一侧对第三区域100c的衬底100进行掺杂处理，以形成第三掺杂部130。例如，可以采用离子注入、扩散或等离子体掺杂等方式对第三区域100c的衬底100进行掺杂。本申请实施例的掺杂处理以离子注入为例进行说明。

5S300：掺杂处理第一区域的衬底，以形成第一掺杂部。

从第一表面101的一侧对第一区域100a的衬底100进行掺杂处理，以形成第一掺杂部110。

S400：形成传输晶体管的栅极，栅极位于第一表面的一侧，感光区和栅极对应设置。

0可以采用沉积方式形成栅极211，例如化学气相沉积、物理气相沉积或原子层沉积

等。在形成栅极211之前，还可以形成栅氧化层213，栅氧化层213位于栅极211和衬底100之间。

S500：掺杂处理第四区域的衬底，以形成第四掺杂部。

对第四区域100d进行掺杂处理之前，可以对第二表面102的衬底100进行减薄处5理。参见图4和图5，减薄处理之后，在第二表面102上形成第一氧化物层221，第一

氧化物层221可以防止离子注入时沾污第二表面102。然后，从第二表面102的一侧对第四区域100d进行掺杂处理，以形成第四掺杂部140。其中，相邻两个感光区之间设置有隔离区100e，隔离区100e与隔离结构150对应。隔离区100e中具有阻挡区101e，

对第四区域100d进行掺杂处理之前或之后，可以对阻挡区101e进行掺杂处理，以形0成阻挡掺杂部151。

以下对本申请实施例提供的掺杂处理第四区域100d的衬底100进行说明。

掺杂处理第四区域100d的衬底100可以包括多次子掺杂处理，子掺杂处理的次数与第四区域100d的数量相同，每次子掺杂处理之前，均形成掩膜层，掩膜层具有用于供掺杂材料穿过的掩膜开口。在子掺杂处理过程中，掺杂材料穿过掩膜开口而注入到对应的衬底100中。每次子掺杂处理之后，均去除掩膜层，以便于继续后续工艺。

每次子掺杂处理之前形成的掩膜层上的掩膜开口的大小均不同。相邻两次子掺杂处理中，前一次子掺杂处理之前，形成的掩膜层为前掩膜层，后一次子掺杂处理之前，形成的掩膜层为后掩膜层。同一感光区中，前掩膜层的掩膜开口对应的第四区域100d的数量比后掩膜层的掩膜开口对应的第四区域100d的数量多一个，且多出的第四区域100d与栅极211的距离大于后掩膜层的掩膜开口对应的第四区域100d与栅极211的距离，后掩膜层将遮挡该多出的第四区域100d对应的衬底100。

相邻两个第四区域100d中靠近栅极211的一者对应的衬底100被子掺杂处理的次数，比相邻两个第四区域100d中远离栅极211的一者对应的衬底100被子掺杂处理的次数多一次，以实现相邻两个第四掺杂部140中的靠近栅极211的一者的掺杂浓度，大于相邻两个第四掺杂部140中远离栅极211的一者的掺杂浓度，可以避免相邻两个第四掺杂部140之间的衬底100由于注入横向分布导致的掺杂材料的浓度峰值。

例如，子掺杂处理可以采用离子注入，离子注入的剂量范围可以为3×10¹¹/cm²-2×10¹²/cm²，离子注入的能量范围可以为10keV-100keV。

示例性的，第四区域100d的数量可以为2个、3个、4个或5个及以上。本申请实施例以第四区域100d的数量为三个为例进行说明。

参见图4，三个第四区域100d可以分别包括第一子区域101d、第二子区域102d和第三子区域103d，第二子区域102d与栅极211的距离小于第一子区域101d与栅极211的距离，且大于第三子区域103d与栅极211的距离，第一子区域101d、第二子区域102d和第三子区域103d分别对应第一子掺杂部141、第二子掺杂部142和第三子掺杂部143。由于第四区域100d的数量为三个，需要进行三次子掺杂处理，分别包括第一子掺杂处理、第二子掺杂处理和第三子掺杂处理。

在同一感光区中，掺杂处理第四区域100d的衬底100可以包括：

参见图6，在第二表面102的一侧形成第一掩膜层231，第一掩膜层231具有第一掩膜开口241，第一掩膜开口241对应第一子区域101d、第二子区域102d和第三子区域103d。第一子掺杂处理第一子区域101d、第二子区域102d和第三子区域103d的衬底100，第一子区域101d的衬底100形成第一子掺杂部141。第一子掺杂处理之后，去除第一掩膜层231。

例如，采用离子注入进行第一子掺杂处理，离子注入的剂量可以为0.6×10¹²/cm²，相当于，对第一子区域101d、第二子区域102d和第三子区域103d的衬底100均进行剂量为0.6×10¹²/cm²的离子注入。

参见图5和图6，形成第一掩膜层231可以包括：形成初始掩膜层230，去除部分初始掩膜层230以形成第一掩膜开口241，第一掩膜开口241暴露第一氧化物层221，剩余的初始掩膜层230形成第一掩膜层231。

参见图7，在第二表面102的一侧形成第二掩膜层232，第二掩膜层232具有第二掩膜开口242，第二掩膜开口242对应第二子区域102d和第三子区域103d，且第二掩膜层232遮挡第一子掺杂部141。第二子掺杂处理第二子区域102d和第三子区域103d的衬底100，第二子区域102d的衬底100形成第二子掺杂部142。第二子掺杂处理之后，去除第二掩膜层232。此时，第一子区域101d的衬底100进行了第一子掺杂处理，第二子区域102d以及第三子区域103d的衬底100均进行了第一子掺杂处理和第二子掺杂处理。

例如，采用离子注入进行第二子掺杂处理，离子注入的剂量可以为0.5×10¹²/cm²，第二子区域102d和第三子区域103d的衬底100均进行剂量为0.5×10¹²/cm²的离子注入和剂量为0.6×10¹²/cm²的离子注入，相当于，第二子区域102d和第三子区域103d的衬底100均进行剂量为1.1×10¹²/cm²的离子注入。

参见图8，在第二表面102的一侧形成第三掩膜层233，第三掩膜层233具有第三掩膜开口243，第三掩膜开口243对应第三子区域103d，且第三掩膜层233遮挡第一子掺杂部141和第二子掺杂部142。第三子掺杂处理第三子区域103d的衬底100，以形成第三子掺杂部143。第三子掺杂处理之后，去除第三掩膜层233。此时，第三子区域103d的衬底100进行了第一子掺杂处理、第二子掺杂处理和第三子掺杂处理。

例如，采用离子注入进行第三子掺杂处理，离子注入的剂量可以为0.4×10¹²/cm²，第三子区域103d的衬底100进行剂量为0.5×10¹²/cm²的离子注入、剂量为0.6×10¹²/cm²的离子注入、以及剂量为0.4×10¹²/cm²的离子注入，相当于，第三子区域103d的衬底100进行剂量为1.5×10¹²/cm²的离子注入。

S600：掺杂处理第二区域的衬底，以形成第二掺杂部，位于同一感光区的第一掺杂部、第二掺杂部、第三掺杂部和多个第四掺杂部共同形成光电二极管。

参见图9，掺杂处理第四区域100d之后，从第二表面102的一侧对第二区域100b进行掺杂处理，以形成第二掺杂部120，然后，退火处理衬底100。其中，位于同一感光区的第一掺杂部110、第二掺杂部120、第三掺杂部130和多个第四掺杂部140共同形成光电二极管103。其中，第一掺杂部110和第二掺杂部120为第一掺杂类型，第三掺杂部130和第四掺杂部140为第二掺杂类型，第一掺杂类型和第二掺杂类型相反，第四掺杂部140的掺杂浓度均大于第三掺杂部130，沿第一方向X(图2)，多个第四掺杂部140从远离栅极211的一侧向靠近栅极211的一侧依次增加，从而可以提高光生电子的收集速度，减轻图像传感器的信号延迟或者拖尾现象，进而提高图像传感器的性能，以应对大阵列大像元的的应用场合。

由于在离子注入过程中，第一氧化物层221被沾污且质量变差，因此可以去除第一氧化物层221。然后在第二表面102上可以形成第二氧化物层222。在第二氧化物层222上可以形成介电材料层，介电材料层可以用于对特定波长消光。在介电材料层上形成滤光层、挡墙、微透镜等。

这里需要说明的是，本申请实施例涉及的数值和数值范围为近似值，受制造工艺的影响，可能会存在一定范围的误差，这部分误差本领域技术人员可以认为忽略不计。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种图像传感器，其特征在于，包括衬底和传输晶体管的栅极，所述衬底中间隔设置有多个光电二极管，所述光电二极管和所述栅极对应设置，所述衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，所述栅极位于所述第一表面的一侧；

所述光电二极管包括感光的第一掺杂部、第二掺杂部、第三掺杂部和沿第一方向间隔设置多个第四掺杂部，所述第一掺杂部靠近所述第一表面设置，所述第二掺杂部靠近所述第二表面设置，沿所述衬底的厚度方向，所述第三掺杂部位于所述第一掺杂部和所述第二掺杂部之间，所述第四掺杂部位于所述第三掺杂部中，且靠近所述第二掺杂部设置，所述第一掺杂部和所述第二掺杂部为第一掺杂类型，所述第三掺杂部和所述第四掺杂部为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型相反，所述第一方向与所述衬底的厚度方向不同；

各所述第四掺杂部的掺杂浓度均大于所述第三掺杂部的掺杂浓度，沿所述第一方向，多个所述第四掺杂部的掺杂浓度从远离所述栅极的一侧向靠近所述栅极的一侧依次增加。

2.根据权利要求1所述的图像传感器，其特征在于，还包括第一电极和第二电极，所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂，所述第一掺杂部与所述第一电极电连接，所述第二掺杂部与所述第二电极电连接，所述第一电极用于与第一电压电连接，所述第二电极用于与第二电压电连接，所述第一电压大于所述第二电压。

3.根据权利要求1所述的图像传感器，其特征在于，相邻两个所述光电二极管之间的所述衬底中设置有隔离结构，所述隔离结构为所述第一掺杂类型。

4.根据权利要求3所述的图像传感器，其特征在于，所述隔离结构中设置有阻挡掺杂部，所述阻挡掺杂部为所述第二掺杂类型，且靠近所述第二表面设置；

和/或，所述传输晶体管的漏极位于所述隔离结构中，且靠近所述第一表面设置。

5.根据权利要求1-4任一所述的图像传感器，其特征在于，沿垂直于所述光电二极管的厚度方向，所述光电二极管的中心至边缘的距离大于或等于7μm。

6.根据权利要求1-4任一所述的图像传感器，其特征在于，所述第四掺杂部的厚度小于或等于1μm；

和/或，所述第四掺杂部的掺杂浓度范围为1×10¹⁵/cm³-1×10¹⁷/cm³；

和/或，沿所述衬底的厚度方向，所述第四掺杂部与所述第二掺杂部的距离小于或等于0.5μm；

和/或，沿所述第一方向，所述第四掺杂部的延伸长度的范围为1μm-6μm；

和/或，沿所述第一方向，相邻两个所述第四掺杂部的距离小于或等于1μm。

7.根据权利要求1-4任一所述的图像传感器，其特征在于，多个所述第四掺杂部包括第一子掺杂部、第二子掺杂部和第三子掺杂部，所述第二子掺杂部与所述栅极的距离小于所述第一子掺杂部与所述栅极的距离，且大于所述第三子掺杂部与所述栅极的距离；

所述第二子掺杂部的掺杂浓度大于所述第一子掺杂部的掺杂浓度，且小于所述第三子掺杂部的掺杂浓度。

8.一种图像传感器的制备方法，其特征在于，用于制备如上述权利要求1-7任一所述的图像传感器，所述制备方法包括：

提供衬底，所述衬底包括沿厚度方向相对且间隔设置的第一表面和第二表面，所述衬底具有间隔设置的多个感光区，所述感光区包括第一区域、第二区域、第三区域和沿第一方向间隔设置的多个第四区域，所述第一区域靠近所述第一表面设置，所述第二区域靠近所述第二表面设置，沿所述衬底的厚度方向，所述第三区域位于所述第一区域和所述第二区域之间，所述第四区域位于所述第三区域中，且靠近所述第二区域设置；

掺杂处理所述第三区域的所述衬底，以形成第三掺杂部；

掺杂处理所述第一区域的所述衬底，以形成第一掺杂部；

形成传输晶体管的栅极，所述栅极位于所述第一表面的一侧，所述感光区和所述栅极对应设置；

掺杂处理所述第四区域的所述衬底，以形成第四掺杂部；

掺杂处理所述第二区域的所述衬底，以形成第二掺杂部，位于同一所述感光区的所述第一掺杂部、所述第二掺杂部、所述第三掺杂部和多个所述第四掺杂部共同形成光电二极管；

其中，所述第一掺杂部和所述第二掺杂部为第一掺杂类型，所述第三掺杂部和所述第四掺杂部为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型相反，所述第一方向与所述衬底的厚度方向不同，所述第四掺杂部的掺杂浓度均大于所述第三掺杂部，沿所述第一方向，多个所述第四掺杂部从远离所述栅极的一侧向靠近所述栅极的一侧依次增加。

9.根据权利要求8所述的图像传感器的制备方法，其特征在于，掺杂处理所述第四区域的所述衬底包括多次子掺杂处理，所述子掺杂处理的次数与所述第四区域的数量相同，每次所述子掺杂处理之前，均形成掩膜层，每次所述子掺杂处理之后，均去除所述掩膜层，所述掩膜层具有用于供掺杂材料穿过的掩膜开口；

相邻两次所述子掺杂处理中，前一次所述子掺杂处理之前，形成的所述掩膜层为前掩膜层，后一次所述子掺杂处理之前，形成的所述掩膜层为后掩膜层；

同一所述感光区中，所述前掩膜层的所述掩膜开口对应的所述第四区域的数量比所述后掩膜层的所述掩膜开口对应的所述第四区域的数量多一个，且多出的所述第四区域与所述栅极的距离大于所述后掩膜层的所述掩膜开口对应的所述第四区域与所述栅极的距离。

10.根据权利要求9所述的图像传感器的制备方法，其特征在于，同一所述感光区中，多个所述第四区域包括第一子区域、第二子区域和第三子区域，所述第二子区域与所述栅极的距离小于所述第一子区域与所述栅极的距离，且大于所述第三子区域与所述栅极的距离，掺杂处理所述第四区域的所述衬底包括：

形成第一掩膜层，所述第一掩膜层位于所述第二表面的一侧，所述第一掩膜层具有第一掩膜开口，所述第一掩膜开口对应所述第一子区域、所述第二子区域和所述第三子区域；

第一子掺杂处理所述第一子区域、所述第二子区域和所述第三子区域的所述衬底，所述第一子区域的所述衬底形成第一子掺杂部；

去除所述第一掩膜层；

形成第二掩膜层，所述第二掩膜层位于所述第二表面的一侧，所述第二掩膜层具有第二掩膜开口，所述第二掩膜开口对应所述第二子区域和所述第三子区域；

第二子掺杂处理所述第二子区域和所述第三子区域的所述衬底，所述第二子区域的所述衬底形成第二子掺杂部；

去除所述第二掩膜层；

形成第三掩膜层，所述第三掩膜层位于所述第二表面的一侧，所述第三掩膜层具有第三掩膜开口，所述第三掩膜开口对应所述第三子区域；

第三子掺杂处理所述第三子区域的所述衬底，以形成第三子掺杂部；

去除所述第三掩膜层。

Images