CN116030763A - 显示面板及显示装置 - Google Patents

Abstract

本公开涉及一种显示面板及显示装置。显示面板的显示区包括M行在列方向上排列的像素行，像素行包括多个最小重复单元，每个最小重复单元包括一条侦测线和多个子像素，子像素包括发光器件及侦测模块，侦测模块具有控制端、第一端和第二端，侦测模块的第一端与发光器件的阳极连接，在最小重复单元中：侦测线与各子像素的侦测模块的第二端连接，其中，最小重复单元中多个子像素划分为Q组；像素行还可包括Q条侦测扫描线，Q条侦测扫描线能够在像素行的发光器件显示时依次进行扫描；其中，第q条侦测扫描线与最小重复单元中第q组所有子像素的侦测模块的控制端连接，1≤q≤Q，且1＜Q，1＜M。该方案能够提高侦测线传回数据的精确性。

Description

显示面板及显示装置

技术领域

本公开属于显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

目前，在常规的大尺寸有机发光显示屏幕（简称：OLED屏幕）中，其像素是由R（红）、G（绿）、B（蓝）、W（白）四个子像素组成，每个子像素有各自的数据信号线，而侦测线是由像素中的这4个子像素共享，这样侦测线侦测的数据就是4个子像素的混合状态，导致传回给时序控制器（简称TCON）的数据跟子像素的实际状态存在较大误差，从而影响显示画面。

发明内容

本公开的目的在于提供一种显示面板及显示装置，能够提高侦测线传回数据的精确性，从而可提高显示效果。

本公开第一方面提供了一种显示面板，所述显示面板的显示区包括M行在列方向上排列的像素行，所述像素行包括多个最小重复单元，每个所述最小重复单元包括一条侦测线和多个子像素，所述子像素包括发光器件及侦测模块，所述侦测模块具有控制端、第一端和第二端，所述侦测模块的第一端与所述发光器件的阳极连接，在所述最小重复单元中：所述侦测线与各所述子像素的侦测模块的第二端连接，其中，

所述最小重复单元中所述多个子像素划分为Q组；

所述像素行还包括Q条侦测扫描线，所述Q条侦测扫描线能够在所述像素行的发光器件显示时依次进行扫描；

其中，第q条侦测扫描线与所述最小重复单元中第q组所有子像素的侦测模块的控制端连接，1≤q≤Q，且1＜Q，1＜M。

在本公开的一种示例性实施例中，所述显示面板的非显示区设置有M行在列方向上排列的侦测扫描信号输出组，且每行所述侦测扫描信号输出组包括Q个相互独立的侦测扫描信号输出端，所述Q个侦测扫描信号输出端依次输出侦测扫描信号；其中，

第m行侦测扫描信号输出组中第q行侦测扫描信号输出端与第m行像素行中第q行侦测扫描线连接，其中，1≤m≤M。

在本公开的一种示例性实施例中，Q等于2，且所述显示面板的非显示区设置有一个侦测扫描信号触发端、M个侦测扫描信号输出端、M个第一逻辑门电路及连接相邻所述第一逻辑门电路的第二逻辑门电路，且所述M个侦测扫描信号输出端按照第1个至第M个的顺序依次输出侦测扫描信号，每个所述第一逻辑门电路包括第一与门、第二与门及连接所述第一与门和所述第二与门的第一非门，每个所述第二逻辑门电路包括第二非门；其中，

第m个第一逻辑门电路中第一与门的输出端与第m行像素行中第1行侦测扫描线连接，且在第m个第一逻辑门电路中：第一与门的输出端通过所述第一非门与第二与门的第一输入端连接；

第m个第一逻辑门电路中第二与门的输出端通过所述第二非门与第m+1个第一逻辑门电路中第一与门的第一输入端连接，并还与第m行像素行中第2行侦测扫描线连接，m+1≤M；

第m个侦测扫描信号输出端与第m个第一逻辑门电路的第一、第二与门的第二输入端连接；

第1个第一逻辑门电路中第一与门的第一输入端与所述侦测扫描信号触发端连接，所述侦测扫描信号触发端输出的触发信号位于第1个侦测扫描信号输出端输出的侦测扫描信号的范围内。

在本公开的一种示例性实施例中，所述侦测扫描信号触发端输出的触发信号的上升沿与第1个侦测扫描信号输出端输出的侦测扫描信号的上升沿相重合；

所述侦测扫描信号触发端输出的触发信号的时长与第1个侦测扫描信号输出端输出的侦测扫描信号的时长的比值为1/2；

所述M个侦测扫描信号输出端输出的侦测扫描信号的时长均相等。

在本公开的一种示例性实施例中，Q等于2，且所述最小重复单元中每组包括至少两个子像素；其中，

所述最小重复单元中多个子像素在行方向上依次排布，在所述像素行中，所述最小重复单元中位于奇数位的子像素的侦测模块的控制端与一条侦测扫描线连接，所述最小重复单元中位于偶数位的子像素的侦测模块的控制端与另一条侦测扫描线连接。

在本公开的一种示例性实施例中，所述最小重复单元中每组包括两个在行方向上排布且相邻的子像素。

在本公开的一种示例性实施例中，所述最小重复单元中任意两个在行方向上相邻的子像素的排布方式呈镜像设置。

在本公开的一种示例性实施例中，所述像素行还包括一条行驱动扫描线，所述最小重复单元还包括多条与所述子像素一一对应的数据线和一条电源线，且所述子像素还包括数据写入晶体管、驱动晶体管及存储电容，所述侦测模块为侦测晶体管，在所述最小重复单元中：每个子像素的数据写入晶体管的控制端均与其所在像素行的行驱动扫描线连接，每个子像素的数据写入晶体管的第一端分别与对应的一条所述数据线连接，每个子像素的数据写入晶体管的第二端与其驱动晶体管的控制端及存储电容的第一极连接，每个子像素的驱动晶体管的第一端均与同一条电源线连接，每个子像素的驱动晶体管的第二端及存储电容的第二极均与其发光器件的阳极连接。

在本公开的一种示例性实施例中，所述数据写入晶体管、所述驱动晶体管及所述侦测晶体管均为N型晶体管；和/或

位于同一列的最小重复单元共用同一条所述侦测线和所述电源线，位于同一列的子像素共用同一条所述数据线；和/或

所述最小重复单元包括四个颜色不同且在行方向上依次排布的子像素，所述四个颜色不同的子像素分别为红色子像素、绿色子像素、蓝色子像素及白色子像素。

本公开第二方面提供了一种显示装置，其中，包括时序控制器和如上述任一项所述的显示面板，所述时序控制器至少与所述侦测线和所述侦测扫描线连接。

本公开方案具有以下有益效果：

本公开通过在像素行中设置多条依次进行扫描的侦测扫描线，可以利用同一条侦测线对最小重复单元中的子像素进行分组侦测，也就是说，侦测线同时侦测的子像素减少了，这样相比于利用同一条侦测线同时侦测最小重复单元中所有子像素数据的方案，在不增加侦测线的情况下，侦测线侦测的数据增多了，因此，可提高侦测线传回的数据精确性，从而可提高显示效果。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提到的显示面板的结构示意图。

图2为本公开实施例提到的显示面板中显示区的结构示意图。

图3为本公开实施例一提到的显示面板中最小重复单元与行驱动扫描线及侦测扫描线的连接示意图。

图4为本公开实施例提到的显示面板中子像素与行驱动扫描线、侦测扫描线、侦测线、电源线及数据线的连接示意图。

图5为本公开实施例二提到的显示面板中最小重复单元与行驱动扫描线及侦测扫描线的连接示意图。

图6为本公开实施例三提到的显示面板中显示区和非显示区的结构示意图。

图7为本公开实施例四提到的显示面板中非显示区的部分结构示意图。

图8为本公开实施例四提到的显示面板中非显示区的前端系统对应的时序图。

图9为本公开实施例五提到的显示装置的结构示意图。

附图标记说明：

1、显示区；11、像素行；110、行驱动扫描线；111、侦测扫描线；112、侦测线；113、电源线；114、子像素；115、数据线；

2、非显示区；21、侦测扫描信号输出组；210、侦测扫描信号触发端；211、侦测扫描信号输出端；212、第一逻辑门电路；2121、第一与门；2122、第二与门；2123、第一非门；213、第二逻辑门电路；2131、第二非门；

3、时序控制器；

X、行方向；Y、列方向；T1、驱动晶体管；C、存储电容；L、发光器件；T2、数据写入模块；T3、侦测模块。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

下面结合附图和具体实施例对本公开作进一步详述。在此需要说明的是，下面所描述的本公开各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。

如图1所示，本公开实施例提供了一种显示面板，显示面板可包括显示区1和环绕显示区1设置的非显示区2。结合图2和图3所示，显示区1可包括M行在列方向Y上排列的像素行11，每个像素行11可包括一条行驱动扫描线110、至少一条侦测扫描线111及多个最小重复单元，每个最小重复单元可包括一条侦测线112、一条电源线113、多个子像素114和多条数据线115。

应当理解的是，如图2所示，行驱动扫描线110和侦测扫描线111整体可在行方向X上延伸，侦测线112、电源线113和数据线115整体可在列方向Y上延伸，在某个方向上延伸并非说这些结构是直线型，也可根据周围其他结构的排布做一些调整，视具体情况而定，也就是说，行驱动扫描线110、侦测扫描线111、侦测线112、电源线113和数据线115不限定为直线型。

结合图3和图4所示，子像素114可包括驱动晶体管T1、存储电容C、发光器件L、数据写入模块T2及侦测模块T3，驱动晶体管T1、数据写入模块T2及侦测模块T3均具有控制端、第一端和第二端，存储电容C具有第一极和第二极，其中，数据写入模块T2的控制端可与行驱动扫描线110连接，数据写入模块T2的第一端与数据线115连接，数据写入模块T2的第二端与驱动晶体管T1的控制端和存储电容C的第一极连接，驱动晶体管T1的第一端与电源线113连接，驱动晶体管T1的第二端、侦测模块T3的第一端及存储电容C的第二极均与发光器件L的阳极连接，且发光器件L的阴极接地VSS，此外，侦测模块T3的控制端与侦测扫描线111连接，侦测模块T3的第二端与侦测线112连接。

举例而言，此数据写入模块T2可为数据写入晶体管，侦测模块T3可为侦测晶体管，也就是说，本实施例的子像素114可采用3T1C电路，就是3个TFT（简称：晶体管）和一个电容组成，但应当理解的是，本实施例的子像素114不限于采用3T1C电路，也可为采用其他电路架构，视具体情况而定。

针对于前述提到的3T1C电路架构，本实施例子像素114工作原理可如下：

在数据写入阶段，数据写入晶体管响应行驱动扫描线110提供的信号而处于打开状态，并使得数据线115提供的数据存储到存储电容C中，此时，存储电容C处于充电过程中，而侦测晶体管响应侦测扫描线111提供的信号处于关闭状态；

在显示发光阶段时，数据写入晶体管响应行驱动扫描线110提供的信号处于关闭状态，此时，存储电容C处于放电过程，驱动晶体管T1打开，电源线113提供的工作电压输入至发光器件L的阳极，点亮发光器件L，实现显示发光，此外，侦测晶体管则响应侦测扫描线111提供的信号处于打开状态，以使侦测线112能够侦测到发光器件L的当前状态，并将当前状态回传给TCON，TCON根据回传的信号控制源极驱动芯片向数据线115提供与之匹配的数据。

在本实施例中，数据写入晶体管、驱动晶体管T1及侦测晶体管可为同类型晶体管，例如均为N型晶体管或均为P型晶体管，这样可简化工艺，降低成本。其中，数据写入晶体管、驱动晶体管T1及侦测晶体管均为N型晶体管，数据写入晶体管、驱动晶体管T1及侦测晶体管在其控制端响应高电平信号时处于打开状态，而响应低电平信号时处于关闭状态。

此外，本实施例的发光器件L可为OLED（有机发光二极管），也就是说，本实施例的显示面板可为OLED显示。

本实施例中，在最小重复单元中：子像素114的数量可与数据线115的数量相同，子像素114与数据线115为一一对应连接的关系，也就是说，每个子像素114的数据写入晶体管的第一端分别与对应的一条数据线115连接，且每个子像素114的数据写入晶体管的控制端均与其所在像素行11的行驱动扫描线110连接，每个子像素114的驱动晶体管T1的第一端均与同一条电源线113连接，每个子像素114的侦测晶体管均与同一条侦测线112连接。

进一步地，如图2所示，位于同一列的最小重复单元可共用同一条侦测线112和同一条电源线113，位于同一列的子像素114可共用同一条数据线115，此外，位于同一行的最小重复单元共用同一条行驱动扫描线110，以简化结构，降低成本。

下面结合附图对本申请的显示面板的侦测方式进行详细说明。

结合图2和图3所示，每个像素行11可包括Q条侦测扫描线111，Q条侦测扫描线111能够在像素行11的发光器件L显示时依次进行扫描，应当理解的是，Q条侦测扫描线111的扫描时间位于相邻两像素行11的行驱动扫描阶段之间，也就是说，当前像素行11的行驱动扫描线110提供完有效电平信号（控制数据写入晶体管打开的信号）之后，下一像素行11的行驱动扫描线110提供完有效电平信号（控制数据写入晶体管打开的信号）之前这一阶段为当前像素行11的Q条侦测扫描线111依次扫描的时间段。

其中，在每个像素行11包括Q条侦测扫描线111时，最小重复单元中多个子像素114可划分为Q组；其中，第q条侦测扫描线111与最小重复单元中第q组所有子像素114的侦测模块T3的控制端连接，1≤q≤Q，且1＜Q，1＜M，也就是说，每个像素行11包括至少2条侦测扫描线111，每个最小重复单元中多个子像素114至少划分为2组。

在本实施例中，通过在像素行11中设置多条依次进行扫描的侦测扫描线111，可以利用同一条侦测线112对最小重复单元中的子像素114进行分组侦测，也就是说，侦测线112同时侦测的子像素114减少了，这样相比于利用同一条侦测线112同时侦测最小重复单元中所有子像素114数据的方案，在不增加侦测线112的情况下，侦测线112侦测的数据增多了，因此，可提高侦测线112传回的数据精确性，从而可提高显示效果，此外，相比于像素行11中每个子像素114都配有一个单独的侦测线112的方案，本实施方案在能够提高侦测线112传回数据精确性的同时，使用了较少的侦测线112，因此，可节省源极驱动芯片和时序控制器的资源，从而降低成本。

示例地，如图3所示，最小重复单元中每组可包括两个在行方向X上排布且相邻的子像素114，即：在像素行11中：每条侦测扫描线111与最小重复单元中的两个相邻子像素114连接，也就是说，在每条侦测扫描线111进行扫描时，侦测线112同时对每个最小重复单元中的两个子像素114的显示进行侦测，这样相比于最小重复单元中每个子像素114分别匹配一条侦测扫描线111的方案，可减少侦测扫描线111的数量，从而实现高PPI（像素密度）、降低工艺成本的目的，同时，相比于利用同一条侦测线112同时侦测最小重复单元中所有子像素114数据的方案，在不增加侦测线112的情况下，侦测线112侦测的数据增多了，因此，可提高侦测线112传回的数据精确性，从而可提高显示效果。

进一步地，如图3所示，最小重复单元中任意两个在行方向X上相邻的子像素114的排布方式呈镜像设置，这样使得相邻两个子像素114的侦测模块T3之间的距离加大，在其与同一条侦测扫描线111连接时，由于信号在传递过程中会具有一定的延时型，因此，可适当使得这两个子像素114的侦测模块T3的响应时间错开，从而使得这两个子像素114的侦测模块T3回传数据至侦测线112的过程中有个错开的时间差，以降低这两个子像素114的侦测模块T3回传数据至侦测线112时的混合程度，从而可适当提高侦测线112传回的数据精确性，例如：侦测线112在侦测这两个子像素114的时间段，前半段获取的数据可为离其更近子像素114的回传数据，中间段获取的数据可为两个子像素114的回传混合数据，后半段获取的可为离其更远子像素114的回传数据，因此，前半段和后半段分别对应为两个子像素114更准的数据，从而使得传回至TCON的数据越精确，显示补偿越好。

在本实施例中，Q可等于2，也就是说，如图2和图3所示，像素行11包括2行侦测扫描线111，最小重复单元中多个子像素114划分为2组，其中，像素行11中第1行侦测扫描线111与最小重复单元中第1组所有子像素114的侦测模块T3的控制端连接，像素行11中第2行侦测扫描线111与最小重复单元中第2组所有子像素114的侦测模块T3的控制端连接，这样设计相比于利用同一条侦测线112同时侦测最小重复单元中所有子像素114数据的方案，每个像素行11仅多增加了一条侦测扫描线111即可提高侦测线112传回的数据精确性，这样使得显示装置在高PPI和侦测准确性两者中处于更好的平衡状态。

举例而言，最小重复单元可包括四个颜色不同且在行方向X上依次排布的子像素114，这四个颜色不同的子像素114分别为红色子像素、绿色子像素、蓝色子像素及白色子像素，若这四个颜色不同的子像素114在行方向X上排布方式依次为红色子像素、白色子像素、绿色子像素、蓝色子像素时，则红色子像素和白色子像素的侦测模块T3的控制端可与像素行11中的第1行侦测扫描线111连接，绿色子像素、蓝色子像素的侦测模块T3的控制端可与像素行11中的第2行侦测扫描线111连接。

实施例二

本实施例与实施例一的主要区别在于：最小重复单元中每组子像素114的划分方式不同，其他内容可参考实施例一的描述，在此不作重复限定。

其中，本实施例的具体划分方式如下：

如图5所示，Q可等于2，最小重复单元中每组包括至少两个子像素114；其中，最小重复单元中多个子像素114在行方向X上依次排布，在像素行11中，最小重复单元中位于奇数位的子像素114的侦测模块T3的控制端与一行侦测扫描线111连接，最小重复单元中位于偶数位的子像素114的侦测模块T3的控制端与另一行侦测扫描线111连接，也就是说，最小重复单元中多个子像素114划分为2组，第一组可为奇数位组，第二组可为偶数位组，这样使得同一行侦测扫描线111连接的相邻两个子像素114的侦测模块T3之间的距离加大，由于信号在传递过程中会具有一定的延时型，因此，可适当使得相邻两个子像素114的侦测模块T3的响应时间错开，从而使得相邻两个子像素114的侦测模块T3回传数据至侦测线112的过程中有个错开的时间差，以降低相邻两个子像素114的侦测模块T3回传数据至侦测线112时的混合程度，从而可适当提高侦测线112传回的数据精确性。

举例而言，最小重复单元可包括四个颜色不同且在行方向X上依次排布的子像素114，这四个颜色不同的子像素114分别为红色子像素、绿色子像素、蓝色子像素及白色子像素，若这四个颜色不同的子像素114在行方向X上排布方式依次为红色子像素、白色子像素、绿色子像素、蓝色子像素时，则红色子像素和绿色子像素的侦测模块T3的控制端可与像素行11中的第1行侦测扫描线111连接，白色子像素、蓝色子像素的侦测模块T3的控制端可与像素行11中的第2行侦测扫描线111连接。

在本实施例中，最小重复单元中任意两个在行方向X上相邻的子像素114的排布方式可呈镜像设置，但不限于此，也可为相同的排布方式，视具体情况而定。

实施例三

本实施例在实施例一或实施例二的基础上，对前端系统进行了具体限定，其余结构可实施例一或实施例二的描述，在此不作重复限定。

如图6所示，本实施例的前端系统可包括M行在列方向Y上排列的侦测扫描信号输出组21，具体地，M行在列方向Y上排列的侦测扫描信号输出组21可设置在显示面板的非显示区2，其中，每行侦测扫描信号输出组21可包括Q个相互独立的侦测扫描信号输出端211，Q个侦测扫描信号输出端211依次输出侦测扫描信号；其中，第m行侦测扫描信号输出组21中第q行侦测扫描信号输出端211与第m行像素行11中第q行侦测扫描线111连接，其中，1≤m≤M。

本实施例中，通过外部直接增加Q倍侦测扫描信号输入，以在不增加侦测线112的情况下，使得侦测的数据增多了Q倍，这种直接在外部增加对应倍数的侦测扫描信号输出端211通用性强，不限于适用Q等于2的这种架构，也可适用Q等于3、4、5等等的这种架构。

其中，若每行像素行11中侦测总时间为T，则每行像素行11中每行侦测扫描线111的扫描时间（即：侦测晶体管的开启时间）为t，t= T÷Q。

此外，需要说明的是，本实施例中侦测线112的侦测频率可以通过TCON控制。

实施例四

本实施例与实施例三的主要区别在于：前端系统的构成不同，其余结构可实施例一或实施例二的描述，在此不作重复限定。

在本实施例中，此前端系统适用与Q等于2的架构，具体地，如图7所示，前端系统可包括设于显示面板的非显示区2的一个侦测扫描信号触发端210、M个侦测扫描信号输出端211、M个第一逻辑门电路212及连接相邻第一逻辑门电路212的第二逻辑门电路213，且M个侦测扫描信号输出端211按照第1个至第M个的顺序依次输出侦测扫描信号，每个第一逻辑门电路212包括第一与门2121、第二与门2122及连接第一与门2121和第二与门2122的第一非门2123，每个第二逻辑门电路213包括第二非门2131。

其中，第m个第一逻辑门电路212中第一与门2121的输出端与第m行像素行11中第1行侦测扫描线111连接，且在第m个第一逻辑门电路212中：第一与门2121的输出端通过第一非门2123与第二与门2122的第一输入端连接；第m个第一逻辑门电路212中第二与门2122的输出端通过第二非门2131与第m+1个第一逻辑门电路212中第一与门2121的第一输入端连接，并与第m行像素行11中第2行侦测扫描线111连接，m+1≤M；第m个侦测扫描信号输出端211与第m个第一逻辑门电路212的第一与门2121、第二与门2122的第二输入端连接；第1个第一逻辑门电路212中第一与门2121的第一输入端与侦测扫描信号触发端210连接，侦测扫描信号触发端210输出的触发信号位于第1个侦测扫描信号输出端211输出的侦测扫描信号的范围内。

本实施例中，虽然显示区1中每行像素行11的侦测扫描线111的数量增多了，但是通过在非显示区2设置前述提到的逻辑门电路组合，前端系统只增加一个侦测扫描信号触发端210即可实现，这样在提高侦测线112传回数据精确性的同时，可节省PCBA（英文Printed Circuit Board Assembly 的简称，也就是说PCB空板经过SMT上件，或经过DIP插件的整个制程，简称PCBA）和COF（Chip On Flex，or，Chip On Film，常称覆晶薄膜）上的走线，降低成本。

可选地，如图8所示，侦测扫描信号触发端210输出的触发信号G的上升沿可与第1个侦测扫描信号输出端211输出的侦测扫描信号G1的上升沿相重合；侦测扫描信号触发端210输出的触发信号G的时长t与第1个侦测扫描信号输出端211输出的侦测扫描信号G1的时长T的比值为1/2，以保证每个像素行11中两行侦测扫描线111的扫描时间相同，从而保证最小重复单元中各组子像素114的数据侦测精准性。

进一步地，如图8所示，M个侦测扫描信号输出端211输出的侦测扫描信号的时长均相等，以保证各像素行11侦测时间相同，从而保证侦测更加均衡，侦测增加准确。

结合图2至图4、图7及图8所示，前端系统的工作原理如下：

侦测扫描信号触发端210输出的触发信号G与第1个侦测扫描信号输出端211输出的侦测扫描信号G1同时为H（高电平）时，第1个第一逻辑门电路212中第一与门2121的输出端所输出的信号G1_0为H，当侦测扫描信号触发端210输出的触发信号G为L（低电平）时，第1个第一逻辑门电路212中第一与门2121的输出端所输出的信号G1_0为L，第1个侦测扫描信号输出端211输出的侦测扫描信号G1的H时间为T，侦测扫描信号触发端210输出的触发信号G的H时间为t，第1个第一逻辑门电路212中第一与门2121的输出端所输出的信号G1_0的H时间为t，T=2t；当第1个第一逻辑门电路212中第一与门2121的输出端所输出的信号G1_0由H变为L时， 第1个侦测扫描信号输出端211输出的侦测扫描信号G1还是H，而第1个第一逻辑门电路212中第一与门2121的输出端所输出的信号G1_0通过第一非门2123也变为H，第1个第一逻辑门电路212中第二与门2122的输出端所输出的信号G1_1为H，当第1个侦测扫描信号输出端211输出的侦测扫描信号G1由H变为L时，第1个第一逻辑门电路212中第二与门2122的输出端所输出的信号G1_1为L，以此类推，直到第M个第一逻辑门电路212中第二与门2122的输出端输出GM_1为止。

实施例五

本公开实施例提供了一种显示装置，如图9所示，其包括时序控制器3和实施例一至实施例四中任一者所描述的显示面板，时序控制器3至少与前述提到的侦测线112和侦测扫描线111连接，以用于控制侦测扫描线111进行扫描，并接收侦测线112传回的数据。

应当理解的是，时序控制器3还可通过其他电路结构与前述提到的行驱动扫描线110、数据线115等连接，在此不作详细说明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

在本说明书的描述中，参考术语 “示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (10)

1.一种显示面板，所述显示面板的显示区包括M行在列方向上排列的像素行，所述像素行包括多个最小重复单元，每个所述最小重复单元包括一条侦测线和多个子像素，所述子像素包括发光器件及侦测模块，所述侦测模块具有控制端、第一端和第二端，所述侦测模块的第一端与所述发光器件的阳极连接，在所述最小重复单元中：所述侦测线与各所述子像素的侦测模块的第二端连接，其特征在于，

所述最小重复单元中所述多个子像素划分为Q组；

所述像素行还包括Q条侦测扫描线，所述Q条侦测扫描线能够在所述像素行的发光器件显示时依次进行扫描；

其中，第q条侦测扫描线与所述最小重复单元中第q组所有子像素的侦测模块的控制端连接，1≤q≤Q，且1＜Q，1＜M。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板的非显示区设置有M行在列方向上排列的侦测扫描信号输出组，且每行所述侦测扫描信号输出组包括Q个相互独立的侦测扫描信号输出端，所述Q个侦测扫描信号输出端依次输出侦测扫描信号；其中，

第m行侦测扫描信号输出组中第q个侦测扫描信号输出端与第m行像素行中第q行侦测扫描线连接，其中，1≤m≤M。

3.根据权利要求1所述的显示面板，其特征在于，Q等于2，且所述显示面板的非显示区设置有一个侦测扫描信号触发端、M个侦测扫描信号输出端、M个第一逻辑门电路及连接相邻所述第一逻辑门电路的第二逻辑门电路，且所述M个侦测扫描信号输出端按照第1个至第M个的顺序依次输出侦测扫描信号，每个所述第一逻辑门电路包括第一与门、第二与门及连接所述第一与门和所述第二与门的第一非门，每个所述第二逻辑门电路包括第二非门；其中，

第m个第一逻辑门电路中第一与门的输出端与第m行像素行中第1行侦测扫描线连接，且在第m个第一逻辑门电路中：第一与门的输出端通过所述第一非门与第二与门的第一输入端连接；

第m个第一逻辑门电路中第二与门的输出端通过所述第二非门与第m+1个第一逻辑门电路中第一与门的第一输入端连接，并还与第m行像素行中第2行侦测扫描线连接，m+1≤M；

第m个侦测扫描信号输出端与第m个第一逻辑门电路的第一、第二与门的第二输入端连接；

第1个第一逻辑门电路中第一与门的第一输入端与所述侦测扫描信号触发端连接，所述侦测扫描信号触发端输出的触发信号位于第1个侦测扫描信号输出端输出的侦测扫描信号的范围内。

4.根据权利要求3所述的显示面板，其特征在于，

所述侦测扫描信号触发端输出的触发信号的上升沿与第1个侦测扫描信号输出端输出的侦测扫描信号的上升沿相重合；

所述侦测扫描信号触发端输出的触发信号的时长与第1个侦测扫描信号输出端输出的侦测扫描信号的时长的比值为1/2；

所述M个侦测扫描信号输出端输出的侦测扫描信号的时长均相等。

5.根据权利要求1所述的显示面板，其特征在于，Q等于2，且所述最小重复单元中每组包括至少两个子像素；其中，

所述最小重复单元中多个子像素在行方向上依次排布，在所述像素行中，所述最小重复单元中位于奇数位的子像素的侦测模块的控制端与一条侦测扫描线连接，所述最小重复单元中位于偶数位的子像素的侦测模块的控制端与另一条侦测扫描线连接。

6.根据权利要求1所述的显示面板，其特征在于，所述最小重复单元中每组包括两个在行方向上排布且相邻的子像素。

7.根据权利要求6所述的显示面板，其特征在于，所述最小重复单元中任意两个在行方向上相邻的子像素的排布方式呈镜像设置。

8.根据权利要求1所述的显示面板，其特征在于，

所述像素行还包括一条行驱动扫描线，所述最小重复单元还包括多条与所述子像素一一对应的数据线和一条电源线，且所述子像素还包括数据写入晶体管、驱动晶体管及存储电容，所述侦测模块为侦测晶体管，在所述最小重复单元中：每个子像素的数据写入晶体管的控制端均与其所在像素行的行驱动扫描线连接，每个子像素的数据写入晶体管的第一端分别与对应的一条所述数据线连接，每个子像素的数据写入晶体管的第二端与其驱动晶体管的控制端及存储电容的第一极连接，每个子像素的驱动晶体管的第一端均与同一条电源线连接，每个子像素的驱动晶体管的第二端及存储电容的第二极均与其发光器件的阳极连接。

9.根据权利要求8所述的显示面板，其特征在于，

所述数据写入晶体管、所述驱动晶体管及所述侦测晶体管均为N型晶体管；和/或

位于同一列的最小重复单元共用同一条所述侦测线和所述电源线，位于同一列的子像素共用同一条所述数据线；和/或

所述最小重复单元包括四个颜色不同且在行方向上依次排布的子像素，所述四个颜色不同的子像素分别为红色子像素、绿色子像素、蓝色子像素及白色子像素。

10.一种显示装置，其特征在于，包括时序控制器和如权利要求1至9中任一项所述的显示面板，所述时序控制器至少与所述侦测线和所述侦测扫描线连接。

Images