CN116009633A - 反馈电路、电压控制方法、源极跟随器及介质 - Google Patents
反馈电路、电压控制方法、源极跟随器及介质 Download PDFInfo
- Publication number
- CN116009633A CN116009633A CN202211714399.0A CN202211714399A CN116009633A CN 116009633 A CN116009633 A CN 116009633A CN 202211714399 A CN202211714399 A CN 202211714399A CN 116009633 A CN116009633 A CN 116009633A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- node
- feedback circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 10
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种反馈电路、电压控制方法、源极跟随器及介质,通过当第一节点的电压存在变化时,第二节点的电压跟随第一节点的电压进行变化,当第二节点的电压存在变化时,第三节点的电压跟随第二节点的电压进行变化,当第三节点的电压存在变化时,第四节点的电压跟属于第三节点的电压进行变化,以此减小第四节点的电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,使得流经第一晶体管的电流趋近恒定于电流源的电流,以此保持第一晶体管的栅极‑源极电压的不变,即输入电压‑输出电压将保持不变,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
Description
技术领域
本发明涉及电子电路技术领域,尤其涉及一种反馈电路、电压控制方法、源极跟随器及介质。
背景技术
源极跟随器在集成电路芯片应用广泛,因其结构简单,输入阻抗大,输出阻抗小,所以经常充当负载的输入级电压缓冲器。
但当源极跟随器存在沟道调制效应较为明显时,源极跟随器中的PMOS管的输出端电压会明显增大,此时流经PMOS管的电流无法恒定为电流源的电流,流经PMOS管的电流除了受栅极-源极电压控制之外,还会受到源极-漏极电压的控制,因此栅极-源极电压将存在不稳定性,即输出电压不能完全跟随输入电压的变动而变动,此时输出电压的变动还存在源极-漏极电压的变动的影响,因此此时的输出电压的非线性和失真性存在明显的增加的情况。
上述内容仅用于辅助理解本发明的技术方案,并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种反馈电路、电压控制方法、源极跟随器及介质,旨在解决现有的源极跟随器存在沟道调制效应较为明显时,导致输出电压存在的非线性和失真度增加的技术问题。
为实现上述目的,本发明提供一种反馈电路,所述反馈电路接在开关电源和负载之间,所述开关电源用于向所述反馈电路输入输入电压,所述反馈电路根据所述开关电源向所述负载输出输出电压,所述反馈电路包括:第一晶体管和第二晶体管,所述第一晶体管的输入端与所述第二晶体管的控制端相接,所述第二晶体管的输出端与所述第一晶体管的输出端相接并接地信号;
所述第一晶体管的输出端电压随第一晶体管的控制端电压的变化而变化,其中,所述第一晶体管的控制端电压为所述输入电压。
可选地,所述反馈电路还包括第三晶体管和第四晶体管,所述第三晶体管的输入端、所述第四晶体管的控制端与所述第四晶体管的输出端相接,所述第四晶体管的输入端、所述第三晶体管的控制端与所述第三晶体管的输出端相接并接地信号;
所述第三晶体管与所述第四晶体管构成高阻模块。
可选地,所述反馈电路还包括电压源,所述电压源接在所述高阻模块和所述地信号之间;
所述电压源、所述第三晶体管和所述第四晶体管构成偏置电压模块;
所述偏置电压模块,用于给第二晶体管提供偏置电压。
可选地,所述反馈电路还包括第一电容,所述第一电容接在第一晶体管的输入端和所述第二晶体管的控制端之间,所述高阻模块接在所述第一电容和所述第二晶体管的控制端的连接点上;
所述第一电容、所述第三晶体管和所述第四晶体管构成高通滤波模块;
所述高通滤波模块,用于抑制低频信号。
可选地,所述反馈电路还包括第一电流源,所述第一电流源接在电源端和第一晶体管的输入端之间。
可选地,所述反馈电路还包括第二电流源,所述第二电流源接在所述第一晶体管与所述第二晶体管的连接处和所述地信号之间。
本发明还提供一种基于反馈电路的电压控制方法,所述电压控制方法包括以下步骤:
当第一节点的电压存在变化时,第二节点的电压跟随所述第一节点的电压进行变化,其中,所述第一节点为第一晶体管的控制端与开关电源的连接点,所述第二节点为所述第一晶体管的输入端与负载的连接点;
当所述第二节点的电压存在变化时,第三节点的电压跟随所述第二节点的电压进行变化,其中,所述第三节点为所述第一晶体管的输入端与高阻模块之间的连接点;
当所述第三节点的电压存在变化时,第四节点的电压跟属于所述第三节点的电压进行变化,其中,所述第四节点为所述第一晶体管的输出端与第二晶体管的输出端之间的连接点。
可选地,所述第四节点的电压等于所述第一晶体管的输出端电压等于所述第二晶体管的输出端电压。
为实现上述目的,本发明还提供一种源极跟随器,源极跟随器包括:存储器、处理器及存储在存储器上并可在处理器上运行的计算机处理程序,计算机处理程序被处理器执行时实现如上的电压控制方法的步骤。
此外,为实现上述目的,本发明还提出一种计算机可读存储介质,计算机可读存储介质上存储有计算机处理程序,计算机处理程序被处理器执行时实现如上的电压控制方法的步骤。
本发明中,通过当第一节点的电压存在变化时,第二节点的电压跟随第一节点的电压进行变化,其中,第一节点为第一晶体管的控制端与开关电源的连接点,第二节点为第一晶体管的输入端与负载的连接点,当第二节点的电压存在变化时,第三节点的电压跟随第二节点的电压进行变化,其中,第三节点为第一晶体管的输入端与高阻模块之间的连接点,当第三节点的电压存在变化时,第四节点的电压跟属于第三节点的电压进行变化,其中,第四节点为第一晶体管的输出端与第二晶体管的输出端之间的连接点,在本发明中,第二节点的电压和第四节点的电压都跟随第一节点的电压的变化而变化,以此避免第四节点的电压完全根据第一晶体管的沟道大小的变化而变化,以此减小第四节点的电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,使得流经第一晶体管的电流趋近恒定于电流源的电流,以此保持第一晶体管的栅极-源极电压的不变,即输入电压-输出电压将保持不变,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
附图说明
图1为本发明反馈电路的模块示意图;
图2为现有的源极跟随器的基本结构示意图;
图3为本发明反馈电路的结构示意图;
图4为本发明基于反馈电路的电压控制方法一实施例的流程示意图。
附图标号说明:
标号 | 名称 |
Q1-Q4 | 第一晶体管-第四晶体管 |
10 | 高阻模块 |
V1 | 电压源 |
20 | 偏置电压模块 |
C1 | 第一电容 |
30 | 高通滤波模块 |
I1-I2 | 第一电流源-第二电流源 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例提供了一种反馈电路,参照图1,图1为本发明一种反馈电路的模块示意图。反馈电路接在开关电源和负载之间,所述开关电源用于向所述反馈电路输入输入电压,所述反馈电路根据所述开关电源向所述负载输出输出电压,所述反馈电路包括:第一晶体管Q1和第二晶体管Q2,所述第一晶体管Q1的输入端与所述第二晶体管Q2的控制端相接,所述第二晶体管Q2的输出端与所述第一晶体管Q1的输出端相接并接地信号;
所述第一晶体管Q1的输出端电压随第一晶体管Q1的控制端电压的变化而变化。
首先,参照图2所示的现有的源极跟随器的基本结构,现有的源极跟随器常使用PMOS管(即图2中的M1,故以下称之为M1以示区分),原因是M1的衬底可以与源极连接,这样可以消除衬偏效应,以此降低输出电压的失真,获得更好的输出线性度。其中,M1的栅极是输入端口,接开关电源的输入电压(即图2中的VIN),源极用于接入电源电压(即图2中的VDDX)和电流源,以及向负载输出输出电压(即图2中饭的VOUT),漏极接地信号(即图2中的VSSX)。
当M1的沟道调制效应不明显时,此时流经M1的电流主要受栅极-源极电压控制,因为流经M1的电流恒定为电流源的电流,因此栅极-源极电压将保持不变,即输入电压-输出电压将保持不变,所以,输出电压只会随输入电压的变化而变化,当输入电压变动时,输出电压会对应输入电压而有同相的变化。
但当M1的沟道调制效应明显时,M1的漏极电压会明显增大,此时流经M1的电流无法恒定为电流源的电流,流经M1的电流除了受栅极-源极电压控制之外,还会受到源极-漏极电压的控制,因此栅极-源极电压将存在不稳定性,即输出电压不能完全跟随输入电压的变动而变动,此时输出电压的变动还存在源极-漏极电压的变动的影响,因此此时的输出电压的非线性和失真性存在明显的增加,使得接入该源极跟随器的负载所接收到的输出电压与开关电源输入源极跟随器的输入电压相比,存在明显变得差异,若该负载为扬声器,则此时通过扬声器播放的音频将存在明显的音频失真的情况。
基于上述情况,本实施例提出了对M1的漏极电压进行控制的方案,参照图3所示的本实施例的源极跟随器的基本结构,将现有的源极跟随器的基本结构设计成反馈电路的结构,即在原有的单个第一晶体管Q1(即图2中的PMOS管)的情况下,在第一晶体管Q1的输入端上接入第二晶体管Q2的控制端,在第二晶体管Q2的输出端上接入第一晶体管Q1的输出端,使第一晶体管Q1和第二晶体管Q2之间形成环路。
当第一晶体管Q1的沟道调制效应明显且输入电压(即图3中的VIN)发生变化时,此时输出电压(即图3中的VOUT)会跟随输入电压的变化而变化,而输出电压又通过第一电容C1与第一电压进行交流耦合,即第一电压(即图3中的VF1)会跟随输出电压的变化而变化。
第二晶体管Q2是一个由NMOS管组成的源极跟随器,其漏极接入电源电压(即图3中的VDDX),因此第二晶体管Q2的源极电压(即输出端电压)会随栅极电压(即输入端电压)的变化而变化,即第二电压(即图3中的VF2)会随第一电压的变化而变化。
由上述可得,输入电压、输出电压、第一电压和第二电压之间的变化关系为输入电压(变)=>输出电压(变)=>第一电压(变)=>第二电压,因为第二晶体管Q2的输出端与第一晶体管Q1的输出端直接相连,因此第二电压即为第一晶体管Q1的输出端电压,即第一晶体管Q1的输出端电压会跟随输入电压的变化而变化,在第一晶体管Q1处于沟道调制效应时,对第一晶体管Q1的输出端电压(即M1的漏极电压)进行控制,避免输出端电压完全根据沟道的大小进行变化,以此减小输出端电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,使得流经第一晶体管Q1的电流趋近恒定于电流源的电流,以此保持第一晶体管Q1的栅极-源极电压的不变,即输入电压-输出电压将保持不变,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
进一步地,所述反馈电路还包括第三晶体管Q3和第四晶体管Q4,所述第三晶体管Q3的输入端、所述第四晶体管Q4的控制端与所述第四晶体管Q4的输出端相接,所述第四晶体管Q4的输入端、所述第三晶体管Q3的控制端与所述第三晶体管Q3的输出端相接并接地信号;
所述第三晶体管Q3与所述第四晶体管Q4构成高阻模块10。
具体的,参照图3可知,本实施例还接入了第三晶体管Q3和第四晶体管Q4,需要说明的是,第三晶体管Q3和第四晶体管Q4都为PMOS管,单从第三晶体管Q3和第四晶体管Q4所构成的电路上看,其连接结构构成高阻模块10,用于减小接入的第二晶体管Q2对负载的影响。
进一步地,所述反馈电路还包括电压源V1,所述电压源V1接在所述高阻模块10和所述地信号之间;
所述电压源V1、所述第三晶体管Q3和所述第四晶体管Q4构成偏置电压模块20;
所述偏置电压模块20,用于给第二晶体管Q2提供偏置电压。
具体的,当从第三晶体管Q3、第四晶体管Q4和电压源V1上看,第三晶体管Q3、第四晶体管Q4和电压源V1构成第二晶体管Q2的偏置电压模块20,用于给第二晶体管Q2的栅极提供偏置电压,使得第二晶体管Q2无论何时都能够处于放大状态,使得输出电压和第一电压的直流电平能够分离,方便设置输出电压和第一电压的工作节点。
进一步地,所述反馈电路还包括第一电容C1,所述第一电容C1接在第一晶体管Q1的输入端和所述第二晶体管Q2的控制端之间,所述高阻模块10接在所述第一电容C1和所述第二晶体管Q2的控制端的连接点上;
所述第一电容C1、所述第三晶体管Q3和所述第四晶体管Q4构成高通滤波模块30;
所述高通滤波模块30,用于抑制低频信号。
具体的,从交流上分析,第三晶体管Q3、第四晶体管Q4和第一电容C1构成一个高通滤波模块30,因为第三晶体管Q3和第四晶体管Q4的等效电阻很大,因此该高通滤波模块30的截止频率很低,例如以-3dB的频率为高通滤波模块30的下限频率,通过高通滤波模块30能够有效过滤掉低频信号,从而提升输出电压的喜欢的抗干扰性和噪声比,提升其分析精度。
进一步地,所述反馈电路还包括第一电流源I1,所述第一电流源I1接在电源端和第一晶体管Q1的输入端之间。
具体的,第一电流源I1接在第一晶体管Q1的源极上,用于使得流经第一晶体管Q1的电流能够恒定为电流源的电流。
进一步地,所述反馈电路还包括第二电流源I2,所述第二电流源I2接在所述第一晶体管Q1与所述第二晶体管Q2的连接处和所述地信号之间。
具体的,第二电流源I2接在第一晶体管Q1的输出端和第二晶体管Q2的输出端的连接点上,用于保持连接点上的输出端电流的稳定。
本发明实施例提供了一种基于反馈电路的电压控制方法,参照图4,图4为本发明一种基于反馈电路的电压控制方法一实施例的流程示意图。需要说明的是,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。在本实施例中,电压控制方法包括以下步骤:
步骤S10,当第一节点的电压存在变化时,第二节点的电压跟随所述第一节点的电压进行变化,其中,所述第一节点为第一晶体管的控制端与开关电源的连接点,所述第二节点为所述第一晶体管的输入端与负载的连接点;
步骤S20,当所述第二节点的电压存在变化时,第三节点的电压跟随所述第二节点的电压进行变化,其中,所述第三节点为所述第一晶体管的输入端与高阻模块之间的连接点;
步骤S30,当所述第三节点的电压存在变化时,第四节点的电压跟属于所述第三节点的电压进行变化,其中,所述第四节点为所述第一晶体管的输出端与第二晶体管的输出端之间的连接点。
具体的,依据图3进行说明,第一节点即为第一晶体管的输入电压,第二节点即为输出电压,第三节点即为第一电压,第四节点即为第二电压。
当输入电压发生变化时,此时输出电压会跟随输入电压的变化而变化,而输出电压又通过第一电容C1与第一电压进行交流耦合,即第一电压会跟随输出电压的变化而变化。
第二晶体管是一个由NMOS管组成的源极跟随器,因此第二晶体管的源极电压(即输出端电压)会随栅极电压(即输入端电压)的变化而变化,即第二电压会随第一电压的变化而变化。
由上述可得,输入电压、输出电压、第一电压和第二电压之间的变化关系为输入电压(变)=>输出电压(变)=>第一电压(变)=>第二电压,因为第二晶体管的输出端与第一晶体管的输出端直接相连,因此第二电压即为第一晶体管的输出端电压,即第一晶体管的输出端电压会跟随输入电压的变化而变化,在第一晶体管处于沟道调制效应时,对第一晶体管的输出端电压(即M1的漏极电压)进行控制,避免输出端电压完全根据沟道的大小进行变化,以此减小输出端电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,使得流经第一晶体管的电流趋近恒定于电流源的电流,以此保持第一晶体管的栅极-源极电压的不变,即输入电压-输出电压将保持不变,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
在一实施例中,所述第四节点的电压等于所述第一晶体管的输出端电压等于所述第二晶体管的输出端电压,因此,第一晶体管的输出端电压会随输入电压的变化而变化,以此避免现有的第一晶体管的电压完全根据沟道大小的变化而变化,以此减小输出端电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
在本实施例中,通过当第一节点的电压存在变化时,第二节点的电压跟随第一节点的电压进行变化,其中,第一节点为第一晶体管的控制端与开关电源的连接点,第二节点为第一晶体管的输入端与负载的连接点,当第二节点的电压存在变化时,第三节点的电压跟随第二节点的电压进行变化,其中,第三节点为第一晶体管的输入端与高阻模块之间的连接点,当第三节点的电压存在变化时,第四节点的电压跟属于第三节点的电压进行变化,其中,第四节点为第一晶体管的输出端与第二晶体管的输出端之间的连接点,在本发明中,第二节点的电压和第四节点的电压都跟随第一节点的电压的变化而变化,以此避免第四节点的电压完全根据第一晶体管的沟道大小的变化而变化,以此减小第四节点的电压随沟道的大小而变化的变化量,降低沟道调制效应的影响,使得流经第一晶体管的电流趋近恒定于电流源的电流,以此保持第一晶体管的栅极-源极电压的不变,即输入电压-输出电压将保持不变,进而达到提升输出电压的线性度和降低输出电压的失真度的效果。
此外,本发明实施例还提出一种源极跟随器,源极跟随器包括结构壳体、通信模块、主控模块(例如微控制单元MCU)、扬声器、麦克风、存储器等组成。主控模块可包含微处理器、音频解码单元、电源及电源管理单元、系统所需的传感器和其他有源或无源器件等(可以根据实际功能进行更换、删减或增加),实现音频的接收与播放功能。源极跟随器可以通过通信模块与用户终端建立通信连接。源极跟随器的存储器中可以存储有计算机处理程序,微处理器可以用于调用存储器中存储的计算机处理程序,并执行以下操作:
当第一节点的电压存在变化时,第二节点的电压跟随所述第一节点的电压进行变化,其中,所述第一节点为第一晶体管的控制端与开关电源的连接点,所述第二节点为所述第一晶体管的输入端与负载的连接点;
当所述第二节点的电压存在变化时,第三节点的电压跟随所述第二节点的电压进行变化,其中,所述第三节点为所述第一晶体管的输入端与高阻模块之间的连接点;
当所述第三节点的电压存在变化时,第四节点的电压跟属于所述第三节点的电压进行变化,其中,所述第四节点为所述第一晶体管的输出端与第二晶体管的输出端之间的连接点。
进一步地,所述第四节点的电压等于所述第一晶体管的输出端电压等于所述第二晶体管的输出端电压。
本发明源极跟随器的各实施例,均可参照本发明棋盘格校正图卡的编码方法各个实施例,此处不再赘述。
此外,本发明实施例还提出一种计算机可读存储介质,存储介质上存储有计算机处理程序,计算机处理程序被处理器执行时实现如上的棋盘格校正图卡的编码方法的步骤。
本发明计算机可读存储介质的各实施例,均可参照本发明棋盘格校正图卡的编码方法各个实施例,此处不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种反馈电路,其特征在于,所述反馈电路接在开关电源和负载之间,所述开关电源用于向所述反馈电路输入输入电压,所述反馈电路根据所述开关电源向所述负载输出输出电压,所述反馈电路包括:第一晶体管和第二晶体管,所述第一晶体管的输入端与所述第二晶体管的控制端相接,所述第二晶体管的输出端与所述第一晶体管的输出端相接并接地信号;
所述第一晶体管的输出端电压随所述第一晶体管的控制端电压的变化而变化,其中,所述第一晶体管的控制端电压为所述输入电压。
2.如权利要求1所述的反馈电路,其特征在于,所述反馈电路还包括第三晶体管和第四晶体管,所述第三晶体管的输入端、所述第四晶体管的控制端与所述第四晶体管的输出端相接,所述第四晶体管的输入端、所述第三晶体管的控制端与所述第三晶体管的输出端相接并接地信号;
所述第三晶体管与所述第四晶体管构成高阻模块。
3.如权利要求2所述的反馈电路,其特征在于,所述反馈电路还包括电压源,所述电压源接在所述高阻模块和所述地信号之间;
所述电压源、所述第三晶体管和所述第四晶体管构成偏置电压模块;
所述偏置电压模块,用于给第二晶体管提供偏置电压。
4.如权利要求2所述的反馈电路,其特征在于,所述反馈电路还包括第一电容,所述第一电容接在第一晶体管的输入端和所述第二晶体管的控制端之间,所述高阻模块接在所述第一电容和所述第二晶体管的控制端的连接点上;
所述第一电容、所述第三晶体管和所述第四晶体管构成高通滤波模块;
所述高通滤波模块,用于抑制低频信号。
5.如权利要求1所述的反馈电路,其特征在于,所述反馈电路还包括第一电流源,所述第一电流源接在电源端和第一晶体管的输入端之间。
6.如权利要求1所述的反馈电路,其特征在于,所述反馈电路还包括第二电流源,所述第二电流源接在所述第一晶体管与所述第二晶体管的连接处和所述地信号之间。
7.一种基于反馈电路的电压控制方法,其特征在于,所述电压控制方法应用于如权利要求1至6中任一项所述的反馈电路,所述电压控制方法包括以下步骤:
当第一节点的电压存在变化时,第二节点的电压跟随所述第一节点的电压进行变化,其中,所述第一节点为第一晶体管的控制端与开关电源的连接点,所述第二节点为所述第一晶体管的输入端与负载的连接点;
当所述第二节点的电压存在变化时,第三节点的电压跟随所述第二节点的电压进行变化,其中,所述第三节点为所述第一晶体管的输入端与高阻模块之间的连接点;
当所述第三节点的电压存在变化时,第四节点的电压跟属于所述第三节点的电压进行变化,其中,所述第四节点为所述第一晶体管的输出端与第二晶体管的输出端之间的连接点。
8.如权利要求7所述的电压控制方法,其特征在于,所述第四节点的电压等于所述第一晶体管的输出端电压等于所述第二晶体管的输出端电压。
9.一种源极跟随器,其特征在于,所述源极跟随器包括:存储器、处理器及存储在存储器上并可在处理器上运行的计算机处理程序,所述处理器执行所述计算机处理程序时实现权利要求7至8任一项所述的电压控制方法。
10.一种存储介质,其特征在于,所述计算机可读存储介质上存储有计算机处理程序,所述计算机处理程序被处理器执行时实现如权利要求7至8任一项所述的电压控制方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211714399.0A CN116009633B (zh) | 2022-12-29 | 2022-12-29 | 反馈电路、电压控制方法、源极跟随器及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211714399.0A CN116009633B (zh) | 2022-12-29 | 2022-12-29 | 反馈电路、电压控制方法、源极跟随器及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116009633A true CN116009633A (zh) | 2023-04-25 |
CN116009633B CN116009633B (zh) | 2024-04-19 |
Family
ID=86033180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211714399.0A Active CN116009633B (zh) | 2022-12-29 | 2022-12-29 | 反馈电路、电压控制方法、源极跟随器及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116009633B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB809207A (en) * | 1956-10-23 | 1959-02-18 | John Somerset Murray | Improvements in and relating to transistor amplifiers |
JP2000134505A (ja) * | 1998-09-21 | 2000-05-12 | Samsung Electronics Co Ltd | 固体撮像装置 |
DE112005000994T5 (de) * | 2004-05-27 | 2007-04-19 | Allegro Microsystems, Inc., Worcester | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet |
CN101425745A (zh) * | 2007-11-01 | 2009-05-06 | 台达电子工业股份有限公司 | 适用于开关电源装置中的控制电路的电源供应组件 |
CN101881984A (zh) * | 2009-05-05 | 2010-11-10 | 华为技术有限公司 | 基准信号产生器及其方法和系统 |
CN105024653A (zh) * | 2014-05-02 | 2015-11-04 | 思睿逻辑国际半导体有限公司 | 用于mems电容性换能器的低噪声放大器 |
CN212588311U (zh) * | 2020-04-23 | 2021-02-23 | 深圳芯森微电子有限公司 | 一种可配置低频高通滤波器 |
-
2022
- 2022-12-29 CN CN202211714399.0A patent/CN116009633B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB809207A (en) * | 1956-10-23 | 1959-02-18 | John Somerset Murray | Improvements in and relating to transistor amplifiers |
JP2000134505A (ja) * | 1998-09-21 | 2000-05-12 | Samsung Electronics Co Ltd | 固体撮像装置 |
DE112005000994T5 (de) * | 2004-05-27 | 2007-04-19 | Allegro Microsystems, Inc., Worcester | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet |
CN101425745A (zh) * | 2007-11-01 | 2009-05-06 | 台达电子工业股份有限公司 | 适用于开关电源装置中的控制电路的电源供应组件 |
CN101881984A (zh) * | 2009-05-05 | 2010-11-10 | 华为技术有限公司 | 基准信号产生器及其方法和系统 |
CN105024653A (zh) * | 2014-05-02 | 2015-11-04 | 思睿逻辑国际半导体有限公司 | 用于mems电容性换能器的低噪声放大器 |
CN212588311U (zh) * | 2020-04-23 | 2021-02-23 | 深圳芯森微电子有限公司 | 一种可配置低频高通滤波器 |
Also Published As
Publication number | Publication date |
---|---|
CN116009633B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944303B2 (en) | Super source follower output impedance enhancement | |
US7271663B2 (en) | Operational amplifier output stage and method | |
US8228120B2 (en) | Negative capacitance synthesis for use with differential circuits | |
KR101607192B1 (ko) | 전력 증폭기 | |
US9455671B2 (en) | System and method for capacitive signal source amplifier | |
CN112260654B (zh) | 一种功率放大器系统 | |
US5963064A (en) | Linear transfer voltage to current circuit | |
EP0180875A2 (en) | Improved frequency response amplifier | |
CN116009633B (zh) | 反馈电路、电压控制方法、源极跟随器及介质 | |
US6784734B2 (en) | All digital transistor high gain operational amplifier using positive feedback technique | |
CN109309481B (zh) | 基于阻尼因子频率补偿和直流失调消除的三级运算放大器 | |
KR100864898B1 (ko) | Cmos 가변 이득 증폭기 | |
CN107222174B (zh) | 一种低损耗自适应偏置电路及无线发射系统 | |
JPH04307804A (ja) | 単位利得最終段 | |
US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
CN112448684B (zh) | 运算放大器 | |
CN114629456A (zh) | 输出级电路和ab类放大器 | |
US7049891B2 (en) | Amplifier bias enhancement technique | |
US7064611B2 (en) | IDSS RF amplifier | |
US20230307476A1 (en) | Source follower circuit | |
CN117713704B (zh) | 跨导增强的低噪声放大器及射频芯片 | |
EP4258547A1 (en) | Super source follower | |
US6774726B2 (en) | Amplifier with a MOS output stage | |
JP4028766B2 (ja) | インピーダンス変換回路 | |
JP2002151968A (ja) | 電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |