CN115996459B - 一种无人机集群时钟同步的方法 - Google Patents

Abstract

本申请公开了一种无人机集群时钟同步的方法，涉及无人机技术领域，解决了现有时钟同步方法不适应所有无人机集群构型的技术问题。该方法包括：各无人机根据飞行策略确定当前飞行构型；若飞行构型为主从式，各从无人机修改本地时钟，使本地时钟与集群主时钟同步；其中，集群主时钟为主无人机的时钟或地面终端的时钟；若飞行构型为分布式，各无人机将本地时钟与卫星导航系统的时钟同步。该方法实现了涵盖无人机集群不同构型下的时钟同步方法，在不同环境下都能够进行无人机时钟同步，且提高了时钟同步的精度。

Description

一种无人机集群时钟同步的方法

技术领域

本申请涉及无人机技术领域，尤其涉及一种无人机集群时钟同步的方法。

背景技术

随着人工智能、传感器以及通信技术的快速发展，无人机集群能够突破单个无人机在技术和性能上的限制，最大限度地发挥作战效能。无人机节点通常采用无线链路的方式接入网络，网络的各节点需要保持精确的同步。时钟同步技术对于提高无人机集群的网络稳定性、缩短其信息传输的响应时间以及提高整个无人机集群网络的运行效率都具有重要意义。

目前无人机集群自组网中采用的同步技术，主要有以下几种：采用临时群首作为时间主控节点来实现网络时钟同步；自组织网络的分布式同步技术；数据链终端相互校准时钟同步法。但是，以上的各个方法难以适应所有的无人机集群构型。

发明内容

本申请实施例通过提供一种无人机集群时钟同步的方法，解决了现有时钟同步方法不适应所有无人机集群构型的技术问题，实现了涵盖无人机集群不同构型下的时钟同步方法，在不同环境下都能够进行无人机时钟同步。

本发明实施例提供了一种无人机集群时钟同步的方法，该方法包括：

各无人机根据飞行策略确定当前飞行构型；

若飞行构型为主从式，各从无人机修改本地时钟，使本地时钟与集群主时钟同步；其中，所述集群主时钟为主无人机的时钟或地面终端的时钟；

若飞行构型为分布式，各所述无人机将本地时钟与卫星导航系统的时钟同步。

在一种可能的实现方式中，所述各从无人机修改本地时钟，使本地时钟与集群主时钟同步，包括：

与所述主无人机或所述地面终端进行报文交互；

计算本地时钟与所述集群主时钟的时间偏差；

根据所述时间偏差修改本地时钟，使本地时钟与所述集群主时钟同步。

在一种可能的实现方式中，各无人机所搭载的同步时钟包括处理器、FPGA、DAC、PLL和OCXO；

所述处理器、所述DAC和所述OCXO均与所述FPGA连接，且所述DAC和所述PLL均与所述OCXO连接；

所述处理器被配置为收发报文和计算所述时间偏差，并根据所述时间偏差修改本地时钟；

所述FPGA被配置为：接收所述时间偏差，并根据所述时间偏差计算频率差；将所述频率差转换为相位差后计算相应电压值，并控制所述DAC输出所述相应电压；

所述OCXO被配置为根据所述DAC的输入电压修改本地时钟的频率并进行保持；

所述PLL电路被配置为依据本地时钟输出其余所需时钟。

在一种可能的实现方式中，所述各所述无人机将本地时钟与卫星导航系统的时钟同步，包括：

对比本地PP1S和所述卫星导航系统的PP1S，获得相位差；

根据所述相位差计算频率差，并根据所述频率差计算时间偏差；

根据所述时间偏差修改本地时钟，使本地时钟与所述卫星导航系统的时钟同步。

在一种可能的实现方式中，各无人机所搭载的同步时钟包括处理器、FPGA、DAC、PLL和OCXO；

所述处理器、所述DAC和所述OCXO均与所述FPGA连接，且所述DAC和所述PLL均与所述OCXO连接；

所述FPGA被配置为：根据所述OCXO的输出时钟得到所述本地PP1S，并采用鉴相器对比所述本地PP1S和所述卫星导航系统的PP1S获得所述相位差；根据所述相位差计算频率差，并根据所述频率差计算时间偏差；根据所述频率差计算得到相应电压值，并控制所述DAC输出所述相应电压；

所述处理器被配置为根据所述时间偏差修改本地时钟；

所述OCXO被配置为根据所述DAC的输入电压修改本地时钟的频率并进行保持；

所述PLL电路被配置为依据本地时钟输出其余所需时钟。

在一种可能的实现方式中，当无人机集群进入链路或所述卫星导航系统的拒止环境中时，所述方法还包括：

若飞行构型为主从式，配置有卫星接收机的所述从无人机将本地时钟与所述卫星导航系统的时钟同步，未配置有卫星接收机的所述从无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步；

若飞行构型为分布式，各所述无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请提供了一种无人机集群时钟同步的方法，该方法包括：各无人机根据飞行策略确定当前飞行构型；判断无人机的飞行构型，在进行时钟同步时采用不同的方法，准确快捷的对无人机进行时钟同步；若飞行构型为主从式，各从无人机修改本地时钟，使本地时钟与集群主时钟同步；其中，集群主时钟为主无人机的时钟或地面终端的时钟；若飞行构型为分布式，各无人机将本地时钟与卫星导航系统的时钟同步。以上步骤能够保持在通信链路畅通的条件下对无人机集群进行时钟同步，可以补偿时钟偏移，有效滤除延迟抖动以及时间戳带来的误差，实现无人机集群时钟同步精度在10^-9S量级，较目前10^-3S量级的同步精度有极大的提升。该方法有效解决了现有时钟同步方法不适应所有无人机集群构型的问题，实现了涵盖无人机集群不同构型下的时钟同步方法，在不同环境下都能够进行无人机时钟同步，且提高了时钟同步的精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的无人机集群时钟同步的方法步骤流程图；

图2为本申请实施例提供的主从式构型时钟同步方式步骤流程图；

图3为从无人机与主无人机或地面终端进行报文交互的示意图；

图4为本申请实施例提供的分布式构型时钟同步方式步骤流程图；

图5为本申请实施例提供的时钟同步电路的电路图；

图6为本申请实施例提供的无人机集群时钟同步的方法一个具体的实施步骤流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请实例中提及的电学方面的缩写解释如下：

现场可编程逻辑门阵列（简称：FPGA，全称：Field Programmable Gate Array）；

数模转换器（简称：DAC，全称：Digital to analog converter）；

锁相环（简称：PLL，全称：phase locked loop），在本申请中是指利用锁相环电路进行频率转换的时钟电路；

恒温晶体振荡器（简称：OCXO，全称：oven controlled crystal oscillator）；

网络测量和控制系统的精密时钟同步协议（简称：IEEE 1588，全称：PrecisionClock Synchronization Protocol for Networked Measurement and ControlSystems）。

针对现有技术的不足，本发明实施例提供了一种无人机集群时钟同步的方法，如图1所示包括以下步骤S101至S103。在执行本方法之前，先对无人机进行地面上电。

S101，各无人机根据飞行策略确定当前飞行构型。

若飞行构型为主从式，执行S102，各从无人机修改本地时钟，使本地时钟与集群主时钟同步。其中，集群主时钟为主无人机的时钟或地面终端的时钟。

如图2所示，在步骤S102中，各从无人机修改本地时钟，使本地时钟与集群主时钟同步，具体包括以下步骤S201至S203。

S201，与主无人机或地面终端进行报文交互。

示例性地，如图3所示，从无人机与主无人机或地面终端依据IEEE1588协议进行报文交互。主无人机或地面终端定时向从无人机发送SYNC报文，携带报文发送时间戳t₁。从无人机收到SYNC报文，生成该报文的接收时间戳t₂。从无人机向主无人机或地面终端发送Delay_Req报文，本地保存发送时间戳t₃。主无人机或地面终端收到Delay_Req报文，生成该报文的接收时间戳t₄，时间戳t₄随Delay_Resp应答报文返回给从无人机。

S202，计算本地时钟与集群主时钟的时间偏差。

继续以图3为例，从无人机得到了一组时间戳（t₁，t₂，t₃，t₄），进行从无人机可以计算得到从无人机的本地时钟相对集群主时钟的时间偏差为[(t₂-t₁)-(t₄-t₃)]/2。

S203，根据时间偏差修改本地时钟，使本地时钟与集群主时钟同步。具体地，从无人机通过所搭载的时钟同步电路，根据从无人机的本地时钟相对集群主时钟的时间偏差对从无人机的本地时钟进行修改，使从无人机与集群主时钟同步。

当飞行构型为主从式，当卫星导航系统可以正常工作时，从无人机通过接收的报文可得到从无人机与主无人机或地面终端时钟的传输延时，从而得到本地时钟与主时钟的时间差，经过转换得到本地时钟集群主时钟的频率差，根据无人机上搭建的时钟同步电路进行时钟同步，精度达到10^-9S量级。

若飞行构型为分布式，执行S103，各无人机将本地时钟与卫星导航系统的时钟同步。

在步骤S103中，各无人机将本地时钟与卫星导航系统的时钟同步，如图4所示，具体包括以下步骤S401至S402。

S401，对比本地PP1S和卫星导航系统的PP1S，获得相位差。

S402，根据相位差计算频率差，并根据频率差计算时间偏差。

S403，根据时间偏差修改本地时钟，使本地时钟与卫星导航系统的时钟同步。

在飞行构型为分布式构型时，各无人机获取卫星导航系统的PP1S，在通过各无人机上的时钟同步电路，使各无人机上的本地时钟与卫星导航系统的时钟保持同步，在集群内各无人机完成与卫星导航系统的时钟同步后，集群完成时钟同步，精度可达到10^-9S量级。

本申请实施例中各无人机所搭载的时钟同步电路如图5所示。具体地，同步时钟包括处理器、FPGA、DAC、PLL和OCXO；处理器、DAC和OCXO均与FPGA连接，且DAC和PLL均与OCXO连接。

当飞行构型为主从式时，时钟同步电路的各部件进行如下操作。处理器收发报文和计算时间偏差，并根据时间偏差修改本地时钟。FPGA接收时间偏差，并根据时间偏差计算频率差；将频率差转换为相位差后计算相应电压值，并控制DAC输出相应电压。OCXO根据DAC的输入电压修改本地时钟的频率并进行保持。PLL电路依据本地时钟输出其余所需时钟。

在飞行构型为分布式构型时，时钟同步电路的各部件进行如下操作。FPGA根据OCXO的输出时钟得到本地PP1S，并采用鉴相器对比本地PP1S和卫星导航系统的PP1S获得相位差；根据相位差计算频率差，并根据频率差计算时间偏差；根据频率差计算得到相应电压值，并控制DAC输出相应电压。处理器根据时间偏差修改本地时钟。OCXO根据DAC的输入电压修改本地时钟的频率并进行保持。PLL电路依据本地时钟输出其余所需时钟。

当无人机集群进入链路或卫星导航系统的拒止环境中时，本申请实施例还提供的方法还包括如下步骤。

若飞行构型为主从式，配置有卫星接收机的从无人机将本地时钟与卫星导航系统的时钟同步，未配置有卫星接收机的从无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步。

若飞行构型为分布式，各无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步。

如图6所示，为本申请实施例提供的一个具体的实施流程图。各无人机判断是否能收到SYNC报文，若能收到SYNC报文，则将SYNC报文送入处理器中，处理器进行SYNC报文解析，得到延迟时间；再送入FPGA中，在FPGA中进行鉴相，计算得到时间偏差值，并转换为电压改变量并传入DAC中。若未收到SYNC报文，则判断是否收到卫星导航系统的PP1S信息，若收到则将卫星导航系统的PP1S信息送入FPGA中，在FPGA中进行鉴相，计算得到时间偏差值，并转换为电压改变量并传入DAC中。DAC根据电压改变量输出改变后的电压值，并将电压值传入OCXO中，OCXO根据改变后的电压值，输出新的基准时钟到FPGA和PLL。处理器判断时钟同步是否达标，如达标，则PLL输出无人机所述的各类时钟。如不达标则继续上述的时钟同步方法。若不能接收到SYNC报文且不能接收到卫星导航系统的PP1S时进行报警。

虽然本申请提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。本实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照本实施例或者附图所示的方法顺序执行或者并行执行（例如并行处理器或者多线程处理的环境）。

以上实施例仅用以说明本申请的技术方案，而非对本申请限制；尽管参照前述实施例对本申请进行了详细的说明，本领域普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请技术方案的范围。

Claims (6)

1.一种无人机集群时钟同步的方法，其特征在于，包括：各无人机根据飞行策略确定当前飞行构型；

若飞行构型为主从式，各从无人机通过接收的报文可得到从无人机与主无人机或地面终端时钟的传输延时，从而得到本地时钟与主时钟的时间差，经过转换得到本地时钟集群主时钟的频率差，根据无人机上搭建的时钟同步电路修改本地时钟，进行时钟同步，使本地时钟与集群主时钟同步；其中，所述集群主时钟为主无人机的时钟或地面终端的时钟；

若飞行构型为分布式，各所述无人机将本地时钟与卫星导航系统的时钟同步。

2.根据权利要求1所述的方法，其特征在于，所述各从无人机修改本地时钟，使本地时钟与集群主时钟同步，包括：

与所述主无人机或所述地面终端进行报文交互；计算本地时钟与所述集群主时钟的时间偏差；

根据所述时间偏差修改本地时钟，使本地时钟与所述集群主时钟同步。

3.根据权利要求2所述的方法，其特征在于，各无人机所搭载的同步时钟包括处理器、FPGA、DAC、PLL和OCXO；

所述处理器、所述DAC和所述OCXO均与所述FPGA连接，且所述DAC和所述PLL均与所述OCXO连接；

所述处理器被配置为收发报文和计算所述时间偏差，并根据所述时间偏差修改本地时钟；

所述FPGA被配置为：接收所述时间偏差，并根据所述时间偏差计算频率差；将所述频率差转换为相位差后计算相应电压值，并控制所述DAC输出所述相应电压；

所述OCXO被配置为根据所述DAC的输入电压修改本地时钟的频率并进行保持；所述PLL电路被配置为依据本地时钟输出其余所需时钟。

4.根据权利要求1所述的方法，其特征在于，所述各所述无人机将本地时钟与卫星导航系统的时钟同步，包括：

对比本地PP1S和所述卫星导航系统的PP1S，获得相位差；

根据所述相位差计算频率差，并根据所述频率差计算时间偏差；

根据所述时间偏差修改本地时钟，使本地时钟与所述卫星导航系统的时钟同步。

5.根据权利要求4所述的方法，其特征在于，各无人机所搭载的同步时钟包括处理器、FPGA、DAC、PLL和OCXO；

所述处理器、所述DAC和所述OCXO均与所述FPGA连接，且所述DAC和所述PLL均与所述OCXO连接；

所述FPGA被配置为：根据所述OCXO的输出时钟得到所述本地PP1S，并采用鉴相器对比所述本地PP1S和所述卫星导航系统的PP1S获得所述相位差；根据所述相位差计算频率差，并根据所述频率差计算时间偏差；根据所述频率差计算得到相应电压值，并控制所述DAC输出所述相应电压；

所述处理器被配置为根据所述时间偏差修改本地时钟；

所述OCXO被配置为根据所述DAC的输入电压修改本地时钟的频率并进行保持；所述PLL电路被配置为依据本地时钟输出其余所需时钟。

6.根据权利要求1所述的方法，其特征在于，当无人机集群进入链路或所述卫星导航系统的拒止环境中时，所述方法还包括：

若飞行构型为主从式，配置有卫星接收机的所述从无人机将本地时钟与所述卫星导航系统的时钟同步，未配置有卫星接收机的所述从无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步；

若飞行构型为分布式，各所述无人机依靠自身搭载的时钟同步电路的OCXO维持本地时钟同步。

Images