CN115996059A - 用于线性化的具有频率控制开关电容器反馈的vco-adc - Google Patents

用于线性化的具有频率控制开关电容器反馈的vco-adc Download PDF

Info

Publication number
CN115996059A
CN115996059A CN202211284432.0A CN202211284432A CN115996059A CN 115996059 A CN115996059 A CN 115996059A CN 202211284432 A CN202211284432 A CN 202211284432A CN 115996059 A CN115996059 A CN 115996059A
Authority
CN
China
Prior art keywords
adc
vco
fdr
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211284432.0A
Other languages
English (en)
Inventor
L·赫南德兹
R·加维·希门尼斯-奥尔蒂斯
A·韦斯鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115996059A publication Critical patent/CN115996059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及用于线性化的具有频率控制开关电容器反馈的VCO‑ADC。一种模数转换器(ADC)包括：第一控制振荡器(CO)，用于生成至少一个相位信号，并且其中所述至少一个相位信号生成所述ADC的第一输出信号；以及至少一个第一频率控制电阻器(FDR)，用于接收由第一CO生成的至少一个相位信号，其中第一CO和至少一个第一FDR在ADC的第一减法节点处耦合在一起，并且其中第一减法节点接收第一输入信号。

Description

用于线性化的具有频率控制开关电容器反馈的VCO-ADC
技术领域
本发明一般地涉及一种用于线性化的具有开关电容器反馈的电压控制振荡器(VCO)模数转换器(ADC)，并且在特定实施例中，涉及一种系统和用于操作具有提高的线性度的VCO的方法。
背景技术
数字麦克风可以被容纳在半导体封装件中，该半导体封装件包括MEMS电容传感器、模数转换器(ADC)、用以偏置MEMS传感器并提供数字接口的支持电路。
经典麦克风ADC可以被实施为开关电容器累加增量调制器(sigma-deltamodulator)。市场趋势要求这些ADC的功耗和动态范围提高，以促进在移动和物联网(IoT)设备中的新应用，诸如始终在线的语音监测。另外，这些新应用包括将麦克风连同其他数字计算密集型功能，嵌入在高密度片上系统(SoC)中。这些SoC组件被理想地实施在深亚微米CMOS工艺中，该深亚微米CMOS工艺可能与开关电容器累加增量调制器ADC不完全兼容。
发明内容
根据实施例，一种模数转换器(ADC)包括：第一控制振荡器(CO)，被配置用于生成至少一个相位信号，并且其中至少一个相位信号被配置用于生成ADC的第一输出信号；以及至少一个第一频率控制电阻器(FDR)，被配置用于接收由第一CO生成的至少一个相位信号，其中第一CO和至少一个第一FDR在ADC的第一减法节点处耦合在一起，并且其中第一减法节点被配置用于接收第一输入信号。
附图说明
为了更完整地理解本发明及其优点，现在结合附图参考以下描述，在附图中：
图1是示例性数字麦克风的框图；
图2A是根据实施例的开环VCO-ADC的框图；
图2B是根据实施例的闭环VCO-ADC的框图；
图3A是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的示意图；
图3B是根据另一实施例的用于在VCO-ADC使用中的、包括模拟反馈环路的VCO的示意图；
图4是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的高级示意图；
图5是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的晶体管级示意图；
图6是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的另一晶体管级示意图；
图7A是示例性VCO的电压频率特性的曲线图；
图7B是根据实施例的包括模拟反馈环路的VCO的电压频率特性的曲线图；
图8是根据另一实施例的包括模拟反馈环路并且还包括MEMS装置和偏置电路的VCO的框图；以及
图9是根据实施例的操作具有提高的线性度的VCO的方法的框图。
具体实施方式
在下面详细讨论了当前优选的实施例的制造和使用。然而，应该了解的是，本发明提供了许多适用的发明概念，这些发明概念可以被体现在各种具体上下文中。所讨论的具体实施例仅说明制造和使用本发明的具体方式，并且不限制本发明的范围。
在以下详细描述中，参考了附图，附图形成详细描述的一部分并且通过图示的方式示出可以在其中实践本发明的具体实施例。要理解的是，在不脱离本发明的范围的情况下，可以使用其他实施例，并且可以进行结构或逻辑的变化。例如，针对一个实施例图示或描述的特征可以在其他实施例上使用或者与其他实施例结合使用，以产生又一实施例。本发明旨在包括这种修改和变化。这些示例是使用具体语言描述的，该具体语言不应被解释为限制所附权利要求的范围。附图未按比例绘制，并且仅用于说明性目的。为了清晰起见，如果没有另外规定，则相同或类似的元件在不同的附图中由对应的附图标记指定。
本发明的各实施例包括VCO，该VCO包括具有提高的线性度特性的模拟反馈环路。在一个示例中，VCO包括振荡器，该振荡器的频率与在输入节点处提供的电压成比例。与振荡器的振荡频率成比例的反馈电流经由频率相关电阻器从输入节点被减去。因此，当输入电压经由电阻器被施加到输入节点时，电流反馈用于对VCO的输出频率与施加的输入电压特性进行线性化。在具体实施方式中，VCO使用环形振荡器(RO)来实施，该环形振荡器(RO)具有以环形配置耦合的多个反相器级。环形振荡器的一个或多个级的输出耦合至与多个反相器级并联耦合的对应频率相关电阻器(FDR)的控制节点。在一些实施例中，频率相关电阻器可以使用开关电容器电阻器来实施。然而，为了更好地理解，数字麦克风、开环VCO-ADC和闭环VCO-ADC的框图将在下面立即描述。
图1是包括MEMS装置102和专用集成电路(ASIC)104的示例性数字麦克风100的框图。MEMS装置102包括在BLACKPLATE1引脚和BLACKPLATE 2引脚上生成模拟电压的电容装置103，并且在MEMRABNE引脚上接收偏置电压。MEMS装置102可以使用高欧姆电阻器(图1中未示出)来进行偏置。ASIC 104包括集成电路，该集成电路包括用于生成偏置电压的MEMS偏置电荷泵106、用于向各种ASIC组件供应经调节的电源电压的电压调节器108、用于接收从MEMS装置102接收的放大模拟电压的放大器(AMP)110、以及用于将放大的模拟电压转换为数字信号的ADC 112。ASIC 104还包括用于处理数字信号的其他数字信号处理组件114、以及耦合至DATA引脚、SELECT引脚和CLOCK引脚的一位脉冲密度调制(PDM)接口116。附加数字电路和存储装置被包括在数字核心组件118中，数字核心组件118耦合至功率模式检测器120的和校准系数组件122。在数字麦克风100的框图中，可以使用附加组件或者可以省略一些组件。也可以使用不同的组件。例如，MEMS装置102可以包括膜和背板的不同配置。
在一些实施例中，ADC 112可以包括VCO-ADC，VCO-ADC可以包括开环VCO-ADC或闭环VCO-ADC。下面描述的图2A是开环VCO-ADC 112A的框图，并且下面描述的图2B是闭环VCO-ADC112B的框图。
VCO-ADC 112A包括用于接收模拟输入电压的输入x(t)和用于提供“M”位数字输出信号的输出y[n]，其中M是大于1的整数。在实施例中，第一放大器202A向模拟输入电压提供1/2的增益，并且第二放大器202B向模拟输入电压提供-1/2的增益。标出为VCOp的第一VCO204A耦合至第一放大器202A，用于生成对应的第一多个相位信号wp(t)。标出为VCOn的第二VCO 204B耦合至第二放大器202B，用于生成对应的第二多个相位信号wn(t)。第一计数器206A生成第一多个相位信号的第一计数。第二计数器206B生成第二多个相位信号的第二计数。第一开关208A被用于在采样频率fs的控制下切换第一计数。第二开关208B被用于在采样频率fs的控制下切换第二计数。第一开关208A的输出耦合至第一逆Z变换组件210A，以生成yp[n]信号。第二开关208B的输出耦合至第二逆Z变换组件210B，以生成yn[n]信号。从yp[n]信号中减去yn[n]信号，以生成y[n]数字输出信号。第一计数器206A、第二计数器206B、第一开关208A、第二开关208B、第一逆Z变换组件210A和第二逆Z变换组件210B包括“频率到数字”转换器(或“F2D”转换器)，该“频率到数字”转换器用于将由第一VCO 204A和第二VCO204B生成的相位信号转换为数字输出信号。其他F2D转换器在本领域中是已知的，并且任何适当的F2D转换器可以被用于不同实施例中。
VCO-ADC 112B包括用于接收模拟输入电压的输入x(t)和用于提供“M”位数字输出信号的输出y[n]，以及内部信号u[t]和y[t]，其中M是大于1的整数。在实施例中，第一放大器202A向内部信号u[t]提供1/2的增益，并且第二放大器202B向内部信号u[t]提供-1/2的增益。标出为VCOp的第一VCO 204A耦合至第一放大器202A，用于生成对应的第一多个相位信号wp(t)。标出为VCOn的第二VCO 204B耦合至第二放大器202B，用于生成对应的第二多个相位信号wn(t)。第一计数器206A生成第一多个相位信号的第一计数。第二计数器206B生成第二多个相位信号的第二计数。第一计数和第二计数被加和在一起以形成M位计数。开关208被用于在采样频率fs的控制下切换M位计数。开关208的输出生成数字输出信号。开关208的输出耦合至数模转换器(DAC)212的输入，数模转换器(DAC)212包括反馈环路。DAC212的输出生成内部信号y(t)。从输入x(t)中减去y(t)内部信号，以生成u(t)内部信号。第一计数器206A、第二计数器206B和开关208包括“频率到数字”转换器(或“F2D”转换器)，该“频率到数字”转换器用于将由第一VCO 204A和第二VCO 204B生成的相位信号转换为数字输出信号。其他F2D转换器在本领域中是已知的，并且任何适当的F2D转换器可以被用于不同实施例中。
图2A和图2B所示的ADC架构基于电压控制振荡器(VCO)。在这些类型的转换器中，由电容MEMS装置提供的低电平电压被施加到用由数字反相器制成的环形振荡器(RO)实施的VCO，如将在下面进一步详细解释的。如先前解释的，这些类型的转换器被标出为VCO-ADC。VCO-ADC的一个优点在于主要使用数字电路(诸如RO反相器)的其实施方式，这允许使用数字工具对电路进行部分合成，并且能够在深亚微米CMOS工艺中实施。
如图2A和图2B所示，存在两种类型的VCO-ADC，开环和闭环。开环VCO-ADC用输入信号调制VCO，并且用频率到数字转换器测量输出频率。闭环VCO-ADC使用VCO作为一阶累加增量调制器的积分器，并且在VCO周围放置采样反馈环路。
在实施例中，VCO-ADC数字麦克风使用开环或闭环VCO-ADC来制作。在一些实施例中，开环拓扑被选择，由于它非常大的动态范围、简单性、抖动不敏感性、以及在无需任何前置放大器的情况下连接至MEMS装置的可能性。然而，开环VCO-ADC受到由VCO的非线性调谐曲线引起的失真的强烈影响，该非线性调谐曲线使输出频率与输入电压相关。另外，开环VCO-ADC使它们对VCO中的闪烁噪声(flicker noise)敏感。在一些情况下，闪烁噪声可以通过增加RO中的反相器数目来减轻，这可能会使数字麦克风中使用的数字电路复杂化。
实施例有利地采用一种新颖的VCO架构，该VCO架构使用由围绕VCO实施模拟反馈环路的振荡器计时的开关电容器电路。失真和噪声如在反馈放大器中那样通过环路增益得到改进，在这种情况下，环路增益采用VCO增益常数KVCO。在一些实施例中，本文描述的VCO架构有利地不需要运算放大器，并且与开环VCO-ADC一样具有抖动容限性。在其他实施例中，中间级可以被用于提高KVCO，在其他实施例中，中间级可以包括运算放大器。本文描述的VCO架构有利地与深亚微米CMOS半导体工艺兼容，还可以有利地适应RO中减少的抽头(tap)数目(更少的反相器)，因为闪烁噪声被环路增益衰减。实施例架构的另一优点是它允许KVCO在温度和压力上的稳定性以及在其他外部环境因素上的稳定性。
图3A是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO电路的示意图。为了清晰起见，频率到数字转换器被省略。VCO电路300A包括RO-VCO 302，RO-VCO 302通过二极管配置中的MOS晶体管M1(耦合至晶体管M1的漏极的晶体管M1的栅极)而被偏置。RO-VCO 302耦合在节点308处的晶体管M1的漏极与参考电压(接地)之间，节点308是虚拟接地节点。节点308也是反馈节点或减法节点，如将在下面进一步详细解释的。晶体管M1的源极耦合至模拟电源电压源VDDA。VCO电路300的输入电压VIN被施加到串联耦合的输入电容器Cin和输入电阻器Rin。电阻器Rin耦合至节点308。VCO电路300的模拟反馈环路包括频率相关电阻器(FDR)306，频率相关电阻器(FDR)306耦合在节点308和接地与数字分频器304之间。数字分频器304被示出为“N”分频器，其将输入频率除以“N”因子，在一些实施例中，该因子可以是大于1的整数。RO-VCO 302的输出耦合至数字分频器304的输入，并且数字分频器304的输出耦合至FDR 306的控制输入。
图3A的左上部分示出了FDR 306的细节，其中电阻器组件耦合在节点“a”与“b”之间。FDR的控制输入被标记为节点“f”。FDR306的门级(gate-level)实施方式被示出为包括反相器310，其中反相器310的输入耦合至节点“f”。在实施例中，反相器310包括CMOS反相器，该CMOS反相器包括PMOS晶体管和NMOS晶体管。CMOS反相器的示例在图5和图6中最好地示出，并且在下面详细描述。反相器310的电源端子耦合在节点“a”与“b”之间。电容器312耦合至反相器310的输出。在操作中，流过节点“a”与“b”之间的FDR306的平均电流与在节点“f”处的控制输入处的频率成正比，假设节点“a”与“b”之间的电压具有很小的变化。
在操作中，RO-VCO 302通过MOS二极管(或电流源)被偏置，诸如先前描述的二极管连接的晶体管M1。VCO电路300的频率由频率相关电阻器(FDR)306转换为电流，频率相关电阻器(FDR)306的电路是负载有先前描述的固定电容器的反相器。FDR 306的使用创建了虚拟接地节点308，因为电流源(晶体管M1)的电流在RO-VCO302的电流与通过FDR 306的电流之间分流。如果RO-VCO 302的频率增大，则通过FDR 306的电流增大，这会减小来自RO-VCO302的电流，这然后会降低频率。这种操作方式会创建负反馈环路。输入信号VIN被施加作为电流通过跨导器(下面进一步详细描述)或通过电阻器Rin作为电压。可选地，数字分频器304可以被插入，以适应使用不同分频常数“N”的不同反馈比率。由于采样发生在VCO输出上，因此在一些实施例中，图2B所示的与采样时钟同步的专用DAC可以被省略。
在图3A中，输入电阻器RIN和/或输入电容器CIN耦合在节点308之间，并且接收可以由实施例中的AC输入电压发生器提供的输入电压VIN。在图3A的示例中，输入电阻器RIN和/或输入电容器CIN是固定值组件。在另一实施例中，如图3B的VCO电路300B所示，输入电阻器RIN和/或输入电容器CIN可以是传感器314的组件，传感器314耦合在节点308与用于生成VBIAS偏置电压的偏置电压发生器之间。在实施例中，传感器314的输出可以是电压或电流。图3B的VCO电路300B所示的其他组件与图3A所示的相同，并且都是先前已经描述的。为了清晰起见，频率到数字转换器也在图3B中被省略。传感器314可以包括可变输入电阻器RIN和/或可变输入电容器CIN，其中可变电阻器RIN和/或可变电容器CIN的值响应于到传感器的外部输入而改变。在一些实施例中，传感器314可以包括MEMS麦克风(MIC-MEMS)、压敏MEMS装置、或温度相关电阻器。也可以使用其他传感器。在实施例中，传感器314从偏置电压VBIAS的恒定源接收一个或多个偏置电压。
图4示出了实施例VCO电路400，VCO电路400的操作原理适用于本文描述的其他实施例。例如，图3A的VCO电路300可以根据相对于图4的VCO电路400描述的原理来理解。VCO电路400被表示为反相配置中的运算放大器414，其中运算放大器的输出以频率(fo)编码，输入被配置为感测电压，并且其中运算放大器的开环增益等于KVCO。
图4因此示出了包括反相放大器414的VCO电路400，反相放大器414具有耦合在负输入416与反相放大器的输出之间的RO-VCO402。FDR 406耦合在负输入416与反相放大器414的输出之间。负输入416是减法节点。输入电压VIN被施加到输入电阻器Rin，输入电阻器Rin继而耦合至反相放大器414的负输入416。反相放大器414的正输入418耦合至偏置电压源Vb。通过输入电阻器Rin的输入电流被标出为Iin，并且流过FDR 406的电流部分被标出为Ifb(反馈电流)。在操作中，图3A和图3B以及图4所示的具有“N”个反相器的环形振荡器具有N个相位Φ1至ΦN。振荡器相位中的每个振荡器相位连接至与环形振荡器并联的另一反相器(包括FDR)，如先前描述的，(反相器)负载有电容器C(图3A和3B中的电容器312)。以下分析假设环形振荡器和FDR处于共同的电源电压VVCO，电源电压VVCO是虚拟接地节点。每次振荡器相位Φi切换时，相当于VVCO*C库仑的电荷从节点VVCO被汲取到接地。如果振荡器频率为fo，则由FDR阵列从节点VVCO汲取的总平均电流为Ifb＝VVCO·N·C·f0。假设振荡器是线性的，振荡器频率由以下等式给出：fo＝Kvco·Ibias，其中Ibias是通过环形振荡器的电流，并且Kvco是振荡器的电流到频率转换常数。输入电流Iin可以被计算为：
Figure BDA0003892614160000091
假设Kvco非常大，VVCO将几乎是恒定的，并且输出频率fo由以下等式给出：
Figure BDA0003892614160000092
其中frest是VCO的静止频率。电容Cdecouping有助于使VVCO的残余纹波电压衰减，该残余纹波电压是由于流过FDR的不连续电流引起的。去耦电容器以及其他电路实施细节在下面参照图5和图6的晶体管级示意图示出和描述。
VCO的调谐曲线中的失真由FDR所产生的负反馈进行校正。VCO的调谐曲线的校正量与Kvco增益值相关。在一些实施例中，相位噪声(尤其是闪烁)被补偿，因为在FDR中传送的电荷是通过在三极管区域中操作的开关发生的。任何数目的反相器可以被用于振荡器中。在一些实施例中，少量奇数数目的反相器被使用。在一些实施例中，多个FDR中的分组级(grouping stage)被使用。使用多个FDR有利地允许VVCO中的纹波小得多，并且还有利地允许使用更小的去耦电容器和更小的FDR电容器C。使用多个FDR减少了流过每个FDR电容器C的电流量，这因此减少了VVCO中的纹波。尽管在本文中示出和描述了多相VCO，但单相实施例仍然可以被用于一些应用中。
尽管图3A、图3B和4示出了包括模拟反馈路径的VCO的高级表示，但是根据实施例，其他这样的高级表示是可能的。在图5和图6中示出了包括模拟反馈的VCO的晶体管级示意图，并且在下面描述。
图5是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的晶体管级示意图。VCO电路500包括RO-VCO，该RO-VCO包括以环形振荡器配置耦合的多个反相器，其中反相器的输出耦合至反相器环中的后续反相器的输入。RO-VCO包括：第一反相器，包括PMOS晶体管M3和NMOS晶体管M7；第二反相器，包括PMOS晶体管M4和NMOS晶体管M8；第三反相器，包括PMOS晶体管M5和NMOS晶体管M9；以及第四(第N)反相器，包括PMOS晶体管M6和NMOS晶体管M10。虽然为了图示的简单性，在图5中示出了四个反相器，但是本领域技术人员将了解的是，可以使用任何数目的反相器。然而，在一些实施例中，少的数目的反相器仍然可以被使用，同时维持可接受的线性度水平。第一反相器的输出生成第一相位信号phi1，第二反相器的输出生成第二相位信号phi2，第三反相器的输出生成第三相位信号phi3，并且第四(第N)反相器的输出生成第四相位信号phiN。在实施例中，相位信号的数目等于反相器的数目。
在图5中，多个FDR 502、504、506和508各自接收用于控制FDR的电阻值的相位信号中的一个相位信号。例如，FDR 502由phi1相位信号控制，FDR 504由phi2相位信号控制，FDR506由phi3相位信号控制，并且FDR 508由phiN相位信号控制。在实施例中，相位信号的数目、反相器的数目和FDR的数目都相等。
上述反相器和FDR包括VCO单元510。VCO单元510耦合在节点512(VVCO)与接地之间。节点512在本文中被多个方面地描述为虚拟接地节点、反馈节点或减法节点。VCO单元510接收参考电流Iref和输入电流Iin。如先前描述的，Iref加上Iin的总电流被分流为VCO电流IVCO和FDR电流Ifb(反馈电流)。参考电流Iref由电流镜配置中的、包括PMOS晶体管M1和M2的电流镜生成。电流镜的输出生成Iref参考电流，并且电流镜的输入接收IBias偏置电流。在实施例中，包括晶体管M1和M2的电流镜可以具有单位增益。在实施例中，晶体管M1和M2的源极耦合至模拟电源电压源VDDA。输入电流Iin由输入电压VIN与在节点512处的VVCO电压之间的电压差生成，该电压差在输入电阻器Rin两端。最后，去耦电容器Cdecoupling耦合在节点512与接地之间。
图6是根据实施例的用于在VCO-ADC中使用的、包括模拟反馈环路的VCO的另一晶体管级示意图。VCO电路600包括两个VCO单元510A和510B，VCO单元510A和510B两者都类似于先前描述的VCO单元510。为了清晰起见，相位信号、晶体管和其他标记被省略。VCO单元510A包括第一去耦电容器602，并且VCO单元510B包括第二去耦电容器608。VCO电路600被配置为伪差分配置，其中第一输入电压INp2被施加到第一输入电阻器604以生成到VCO单元510A的第一输入电流。第二输入电压Inn2被施加到第二输入电阻器606以生成到VCO单元510B的第二输入电流。偏置电流由包括PMOS晶体管M11、M12和M13的多输出电流镜提供给VCO单元510A和VCO单元510B。在实施例中，晶体管M11、M12和M13的源极都耦合至模拟电源电压源VDDA。电流镜的输入接收偏置电流610，电流镜的第一输出(晶体管M11的漏极)向VCO单元510A提供第一偏置电流，并且电流镜的第二输出(晶体管M12的漏极)向VCO单元510B提供第二偏置电流。在实施例中，第一偏置电流和第二偏置电流的值可以等于偏置电流610。
图5和图6的晶体管级示意图示出了为在深亚微米CMOS半导体技术中实施而设计的VCO电路。图5的VCO电路已经使用单端配置进行设计。图6的VCO电路已经使用伪差分配置进行设计，该伪差分配置具有两个相同路径以容纳差分输入信号，这进一步提高了VCO电路的电源抑制比(PSRR)和失真。
图7A是示例性RO-VCO的电压频率特性702的曲线图，该示例性RO-VCO不包括实施例的基于FDR的模拟反馈路径，而仅包括环形振荡器。在图7A中可以看出，电压频率特性702包括非线性度，尤其是在较低输入电压处。
图7B是根据图3、图4、图5和图6所示类型的实施例的包括模拟反馈环路(包括FDR)的RO-VCO的电压频率特性704的曲线图。可以在图7B中看出，针对所有输入电压，电压频率特性704有利地比电压频率特性702更线性。一些实施例RO-VCO可以有利地具有基本上线性电压-频率特性。
图8是根据另一实施例的包括模拟反馈环路并且还包括MEMS装置和偏置电路的RO-VCO 800的框图。在相关部分中，RO-VCO包括跨导放大器(GM)808，放大器808用于将由MEMS装置806生成的电压直接转换为由VCO单元使用的电流，该VCO单元包括FDR810和VCO812以及VCO 814和FDR 816。MEMS装置806被“偏置”电压偏置，并且电压输出耦合至高欧姆电阻器802和804，高欧姆电阻器802和804继而耦合至“VBIAS”偏置电压。在实施例中，MEMS装置806的电压输出还耦合至跨导放大器808的输入，跨导放大器808生成两个输出电流。例如，第一输出电流I1被分流为由VCO812接收的第二电流I2和由FDR 810接收的第三电流I3。另一电流在VCO 814和FDR 816之间类似地被生成和分流。虽然在图8中示出了伪差分实施例，但也可以使用单端实施例。许多跨导放大器在本领域中是已知的。任何合适的跨导放大器都可以被用于跨导放大器808。
图9是根据实施例的操作具有提高的线性度的VCO的方法900的框图。该方法包括：在步骤902处，响应于第一输入电压，在第一控制振荡器(VCO)中生成第一多个相位信号；在步骤904处，用由第一VCO生成的相位信号，控制第一多个频率相关电阻器(FDR)；在步骤906处，将第一VCO和第一多个FDR耦合至第一反馈节点；以及在步骤908处，用第一多个相位信号中的至少一个相位信号，生成第一输出电压。
总之，与仅包括振荡器环的RO-VCO相比，包括FDR模拟反馈的RO-VCO具有提高的线性度。根据各实施例，本文描述的RO-VCO可以被用于VCO-ADC中，该VCO-ADC继而可以被用于也具有提高的线性度特性的数字麦克风中。包括实施例VCO-ADC的数字麦克风的仿真结果预测在107dBspl(分贝声压级)处的峰值信噪比(Signal-to-Noise Distortion Ratio，SNDR)为82dB，在94dBspl处的SNDR为70dB，并且动态范围接近100dB处于1.5V的功耗为80μA。如先前描述的，与现有技术的RO-VCO相比，实施例RO-VCO可以在深亚微米半导体工艺中制作，具有提高的线性度，并且具有功率和大小节省。
虽然本发明的ADC的实施例已经相对于基于VCO的实施例进行了描述，但本文示出和描述的任何VCO(诸如VCO 302、VCO 402和VCO单元510A和510B)都可以用控制振荡器(CO)代替，诸如在一些实施例中的电流控制振荡器(CCO)。
本发明的示例实施例在此处概述。其他实施例也可以从本说明书的全部内容以及本文提交的权利要求理解。
示例1.根据一个实施例，一种模数转换器(ADC)包括：第一控制振荡器(CO)，被配置用于生成至少一个相位信号，并且其中该至少一个相位信号被配置用于生成ADC的第一输出信号；以及至少一个第一频率控制电阻器(FDR)，被配置用于接收由第一CO生成的至少一个相位信号，其中第一CO和至少一个第一FDR在ADC的第一减法节点处耦合在一起，并且其中第一减法节点被配置用于接收第一输入信号。
示例2.根据示例1的ADC，还包括：第二控制振荡器(CO)，被配置用于生成至少一个相位信号，并且其中该至少一个相位信号被配置用于生成ADC的第二输出信号；以及至少一个第二频率控制电阻器(FDR)，被配置用于接收由第二CO生成的至少一个相位信号，其中第二CO和至少一个第二FDR在ADC的第二减法节点处耦合在一起，并且其中第二减法节点被配置用于接收第二输入信号。
示例3.根据先前示例中任何一个示例的ADC，还包括耦合至第一减法节点的第一偏置电流发生器。
示例4.根据先前示例中任何一个示例的ADC，还包括耦合至第二减法节点的第二偏置电流发生器。
示例5.根据先前示例中任何一个示例的ADC，其中第一偏置电流发生器和第二偏置电流发生器包括电流镜，该电流镜被配置用于接收参考偏置电流。
示例6.根据先前示例中任何一个示例的ADC，还包括：在第一输入信号的源与第一减法节点之间的第一输入电阻器和/或第一电容器。
示例7.根据先前示例中任何一个示例的ADC，其中第一输入信号由传感器生成。
示例8.根据先前示例中任何一个示例的ADC，还包括分频器，该分频器插置于第一CO与至少一个第一FDR之间。
示例9.根据先前示例中任何一个示例的ADC，其中至少一个第一FDR包括负载有电容器的反相器。
示例10.根据先前示例中任何一个示例的ADC，其中第一CO和至少一个第一FDR耦合在第一减法节点与参考节点之间。
示例11.根据一个实施例，一种数字麦克风包括：微机电系统(MEMS)装置；专用集成电路(ASIC)，其中ASIC包括耦合至MEMS装置的模数转换器(ADC)、以及耦合至ADC的至少一个数字信号处理组件，其中ADC包括第一控制振荡器(CO)，第一CO耦合至第一多个频率控制电阻器(FDR)，第一多个FDR被配置用于接收由第一CO生成的相位信号，并且其中第一CO和第一多个FDR耦合至ADC的第一减法节点。
示例12.根据示例11的数字麦克风，其中ADC还包括耦合至第二多个FDR的第二CO。
示例13.根据先前示例中任何一个示例的数字麦克风，其中第一CO包括多个反相器。
示例14.根据先前示例中任何一个示例的数字麦克风，其中第一多个FDR各自分别负载有电容器的多个反相器。
示例15.根据先前示例中任何一个示例的数字麦克风，其中MEMS装置和ASIC被制作在半导体封装件中。
示例16.根据一个实施例，一种方法包括：响应于第一输入信号，在第一控制振荡器(CO)中生成第一多个相位信号；用由第一CO生成的相位信号，控制第一多个频率相关电阻器(FDR)；将第一CO和第一多个FDR耦合至第一反馈节点；以及用第一多个相位信号中的至少一个相位信号，生成第一输出信号。
示例17.根据示例16的方法，还包括：响应于第二输入信号，在第二控制振荡器(CO)中生成第二多个相位信号；用由第二CO生成的相位信号，控制第二多个频率相关电阻器(FDR)；将第二CO和第二多个FDR耦合至第二反馈节点；以及用第二多个相位信号中的至少一个相位信号，生成第二输出信号。
示例18.根据先前示例中任何一个示例的方法，其中第一CO包括多个反相器。
示例19.根据先前示例中任何一个示例的方法，其中第一多个FDR包括各自负载有电容器的多个反相器。
示例20.根据先前示例中任何一个示例的方法，其中第一CO包括电压控制振荡器(VCO)或电流控制振荡器(CCO)。
虽然本发明已经参照说明性实施例描述，但是该描述并不旨在以限制意义来解释。在参照描述时，说明性实施例的各种修改和组合以及本发明的其他实施例，对于本领域技术人员来说是显而易见的。因此，所附权利要求旨在涵盖任何这种修改或实施例。

Claims (20)

1.一种模数转换器ADC，包括：
第一控制振荡器CO，被配置用于生成至少一个相位信号，并且其中该至少一个相位信号被配置用于生成所述ADC的第一输出信号；以及
至少一个第一频率控制电阻器FDR，被配置用于接收由所述第一CO生成的至少一个相位信号，
其中所述第一CO和所述至少一个第一FDR在所述ADC的第一减法节点处耦合在一起，并且其中所述第一减法节点被配置用于接收第一输入信号。
2.根据权利要求1所述的ADC，还包括：
第二控制振荡器CO，被配置用于生成至少一个相位信号，并且其中该至少一个相位信号被配置用于生成所述ADC的第二输出信号；以及
至少一个第二频率控制电阻器FDR，被配置用于接收由所述第二CO生成的至少一个相位信号，
其中所述第二CO和所述至少一个FDR在所述ADC的第二减法节点处耦合在一起，并且其中所述第二减法节点被配置用于接收第二输入信号。
3.根据权利要求2所述的ADC，还包括第一偏置电流发生器，所述第一偏置电流发生器耦合至所述第一减法节点。
4.根据权利要求3所述的ADC，还包括第二偏置电流发生器，所述第二偏置电流发生器耦合至所述第二减法节点。
5.根据权利要求4所述的ADC，其中所述第一偏置电流发生器和所述第二偏置电流发生器包括电流镜，所述电流镜被配置用于接收参考偏置电流。
6.根据权利要求1所述的ADC，还包括在所述第一输入信号的源与所述第一减法节点之间的第一输入电阻器和/或第一电容器。
7.根据权利要求1所述的ADC，其中所述第一输入信号由传感器生成。
8.根据权利要求1所述的ADC，还包括分频器，所述分频器插置于所述第一CO与所述至少一个第一FDR之间。
9.根据权利要求1所述的ADC，其中所述至少一个第一FDR包括负载有电容器的反相器。
10.根据权利要求1所述的ADC，其中所述第一CO和所述至少一个FDR耦合在所述第一减法节点与参考节点之间。
11.一种数字麦克风，包括：
微机电系统MEMS装置；
专用集成电路ASIC，其中所述ASIC包括耦合至所述MEMS装置的模数转换器ADC、以及耦合至所述ADC的至少一个数字信号处理组件，其中所述ADC包括第一控制振荡器CO，所述第一CO耦合至第一多个频率控制电阻器FDR，所述第一多个FDR被配置用于接收由所述第一CO生成的相位信号，并且其中所述第一CO和所述第一多个FDR耦合至所述ADC的第一减法节点。
12.根据权利要求11所述的数字麦克风，其中所述ADC还包括第二CO，所述第二CO耦合至第二多个FDR。
13.根据权利要求11所述的数字麦克风，其中所述第一CO包括多个反相器。
14.根据权利要求11所述的数字麦克风，其中所述第一多个FDR包括各自负载有电容器的多个反相器。
15.根据权利要求11所述的数字麦克风，其中所述MEMS装置和所述ASIC被制作在半导体封装件中。
16.一种方法，包括：
响应于第一输入信号，在第一控制振荡器CO中生成第一多个相位信号；
用由所述第一CO生成的所述相位信号，控制第一多个频率相关电阻器FDR；
将所述第一CO和所述第一多个FDR耦合至第一反馈节点；以及
用所述第一多个相位信号中的至少一个相位信号，生成第一输出信号。
17.根据权利要求16所述的方法，还包括：
响应于第二输入信号，在第二控制振荡器CO中生成第二多个相位信号；
用由所述第二CO生成的所述相位信号，控制第二多个频率相关电阻器FDR；
将所述第二CO和所述第二多个FDR耦合至第二反馈节点；以及
用所述第二多个相位信号中的至少一个相位信号，生成第二输出信号。
18.根据权利要求16所述的方法，其中所述第一CO包括多个反相器。
19.根据权利要求16所述的方法，其中所述第一多个FDR包括各自负载有电容器的多个反相器。
20.根据权利要求16所述的方法，其中所述第一CO包括电压控制振荡器VCO或电流控制振荡器CCO。
CN202211284432.0A 2021-10-18 2022-10-17 用于线性化的具有频率控制开关电容器反馈的vco-adc Pending CN115996059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/451,234 US11962316B2 (en) 2021-10-18 2021-10-18 VCO-ADC with frequency-controlled switched-capacitor feedback for linearization
US17/451,234 2021-10-18

Publications (1)

Publication Number Publication Date
CN115996059A true CN115996059A (zh) 2023-04-21

Family

ID=83362417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211284432.0A Pending CN115996059A (zh) 2021-10-18 2022-10-17 用于线性化的具有频率控制开关电容器反馈的vco-adc

Country Status (4)

Country Link
US (1) US11962316B2 (zh)
EP (1) EP4167489A1 (zh)
KR (1) KR20230055368A (zh)
CN (1) CN115996059A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392236B (zh) * 2010-12-22 2013-04-01 Ind Tech Res Inst 時脈產生電路、晶片與時脈產生方法
US9182295B1 (en) * 2011-09-09 2015-11-10 Sitime Corporation Circuitry and techniques for resistor-based temperature sensing
US9379731B1 (en) * 2015-09-23 2016-06-28 Qualcomm Incorporated Closed loop linearized VCO-based ADC
US11791833B2 (en) * 2021-03-08 2023-10-17 Infineon Technologies Ag Power and signal-to-noise ratio regulation in a VCO-ADC

Also Published As

Publication number Publication date
US11962316B2 (en) 2024-04-16
EP4167489A1 (en) 2023-04-19
US20230123370A1 (en) 2023-04-20
KR20230055368A (ko) 2023-04-25

Similar Documents

Publication Publication Date Title
Gulati et al. A low-power reconfigurable analog-to-digital converter
Li et al. A ratio-independent algorithmic analog-to-digital conversion technique
US9748969B1 (en) Method of operation for an oversampled data converter
GB2253754A (en) High order switched-capacitor filter with dac input.
CN107872229B (zh) 模数转换器的方法和设备
JP2011130248A (ja) 信号処理回路
US12081178B2 (en) Amplifier with VCO-based ADC
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
Garvi et al. VCO-ADC linearization by switched capacitor frequency-to-current conversion
US6859158B2 (en) Analog-digital conversion circuit
US10123103B1 (en) Sigma delta modulator for sensors
CN115996059A (zh) 用于线性化的具有频率控制开关电容器反馈的vco-adc
Zou et al. Sigma-delta ADC based adaptive readout ASIC for digital audio sensor
US5016012A (en) Technique for compensating switched capacitor circuits having gain-setting resistors
JP3731334B2 (ja) 変調器およびオーバサンプル形ａ／ｄ変換器
JP5236390B2 (ja) デジタルマイク
JP2023506449A (ja) 微小な電気信号の正確な測定を実現する増幅回路
Lim et al. A digital readout IC with digital offset canceller for capacitive sensors
JP2010045639A (ja) デジタルマイク
Polesakova et al. A high speed middle accuracy 9-bit SAR-ADC in 0.35-μm CMOS for sensor application in automotive industry
JP2019220780A (ja) コンパレータ及びａｄ変換器
Saeed et al. Design of a high precision CMOS programmable gain and data rate delta sigma ADC
US11431346B2 (en) Devices and methods for analog-to-digital conversion
Sauervrey et al. Ultra low voltage switched opamp/spl Sigma//spl Delta/modulator for portable applications
US20230421172A1 (en) Interface circuit and method for providing dc bias voltage correction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination